arch/arm64/boot/dts/freescale/fsl-ls1043a-rdb.dts

   1 /*
   2  * Device Tree Include file for Freescale Layerscape-1043A family SoC.
   3  *
   4  * Copyright 2014-2015 Freescale Semiconductor, Inc.
   5  *
   6  * Mingkai Hu <Mingkai.hu@freescale.com>
   7  *
   8  * This file is dual-licensed: you can use it either under the terms
   9  * of the GPLv2 or the X11 license, at your option. Note that this dual
  10  * licensing only applies to this file, and not this project as a
  11  * whole.
  12  *
  13  *  a) This library is free software; you can redistribute it and/or
  14  *     modify it under the terms of the GNU General Public License as
  15  *     published by the Free Software Foundation; either version 2 of the
  16  *     License, or (at your option) any later version.
  17  *
  18  *     This library is distributed in the hope that it will be useful,
  19  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  *     GNU General Public License for more details.
  22  *
  23  * Or, alternatively,
  24  *
  25  *  b) Permission is hereby granted, free of charge, to any person
  26  *     obtaining a copy of this software and associated documentation
  27  *     files (the "Software"), to deal in the Software without
  28  *     restriction, including without limitation the rights to use,
  29  *     copy, modify, merge, publish, distribute, sublicense, and/or
  30  *     sell copies of the Software, and to permit persons to whom the
  31  *     Software is furnished to do so, subject to the following
  32  *     conditions:
  33  *
  34  *     The above copyright notice and this permission notice shall be
  35  *     included in all copies or substantial portions of the Software.
  36  *
  37  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  38  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  39  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  40  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  41  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  42  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  43  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  44  *     OTHER DEALINGS IN THE SOFTWARE.
  45  */
  46
  47 /dts-v1/;
  48 #include "fsl-ls1043a.dtsi"
  49
  50 / {
  51         model = "LS1043A RDB Board";
  52
  53         aliases {
  54                 crypto = &crypto;
  55                 serial0 = &duart0;
  56                 serial1 = &duart1;
  57                 serial2 = &duart2;
  58                 serial3 = &duart3;
  59         };
  60
  61         chosen {
  62                 stdout-path = "serial0:115200n8";
  63         };
  64 };
  65
  66 &i2c0 {
  67         status = "okay";
  68         ina220@40 {
  69                 compatible = "ti,ina220";
  70                 reg = <0x40>;
  71                 shunt-resistor = <1000>;
  72         };
  73         adt7461a@4c {
  74                 compatible = "adi,adt7461";
  75                 reg = <0x4c>;
  76         };
  77         eeprom@52 {
  78                 compatible = "atmel,24c512";
  79                 reg = <0x52>;
  80         };
  81         eeprom@53 {
  82                 compatible = "atmel,24c512";
  83                 reg = <0x53>;
  84         };
  85         rtc@68 {
  86                 compatible = "pericom,pt7c4338";
  87                 reg = <0x68>;
  88         };
  89 };
  90
  91 &ifc {
  92         status = "okay";
  93         #address-cells = <2>;
  94         #size-cells = <1>;
  95         /* NOR, NAND Flashes and FPGA on board */
  96         ranges = <0x0 0x0 0x0 0x60000000 0x08000000
  97                   0x1 0x0 0x0 0x7e800000 0x00010000
  98                   0x2 0x0 0x0 0x7fb00000 0x00000100>;
  99
 100                 nor@0,0 {
 101                         compatible = "cfi-flash";
 102                         #address-cells = <1>;
 103                         #size-cells = <1>;
 104                         reg = <0x0 0x0 0x8000000>;
 105                         bank-width = <2>;
 106                         device-width = <1>;
 107                 };
 108
 109                 nand@1,0 {
 110                         compatible = "fsl,ifc-nand";
 111                         #address-cells = <1>;
 112                         #size-cells = <1>;
 113                         reg = <0x1 0x0 0x10000>;
 114                 };
 115
 116                 cpld: board-control@2,0 {
 117                         compatible = "fsl,ls1043ardb-cpld";
 118                         reg = <0x2 0x0 0x0000100>;
 119                 };
 120 };
 121
 122 &dspi0 {
 123         bus-num = <0>;
 124         status = "okay";
 125
 126         flash@0 {
 127                 #address-cells = <1>;
 128                 #size-cells = <1>;
 129                 compatible = "n25q128a13", "jedec,spi-nor";  /* 16MB */
 130                 reg = <0>;
 131                 spi-max-frequency = <1000000>; /* input clock */
 132         };
 133 };
 134
 135 &duart0 {
 136         status = "okay";
 137 };
 138
 139 &duart1 {
 140         status = "okay";
 141 };
 142
 143 #include "fsl-ls1043-post.dtsi"
 144
 145 &fman0 {
 146         ethernet@e0000 {
 147                 phy-handle = <&qsgmii_phy1>;
 148                 phy-connection-type = "qsgmii";
 149         };
 150
 151         ethernet@e2000 {
 152                 phy-handle = <&qsgmii_phy2>;
 153                 phy-connection-type = "qsgmii";
 154         };
 155
 156         ethernet@e4000 {
 157                 phy-handle = <&rgmii_phy1>;
 158                 phy-connection-type = "rgmii-id";
 159         };
 160
 161         ethernet@e6000 {
 162                 phy-handle = <&rgmii_phy2>;
 163                 phy-connection-type = "rgmii-id";
 164         };
 165
 166         ethernet@e8000 {
 167                 phy-handle = <&qsgmii_phy3>;
 168                 phy-connection-type = "qsgmii";
 169         };
 170
 171         ethernet@ea000 {
 172                 phy-handle = <&qsgmii_phy4>;
 173                 phy-connection-type = "qsgmii";
 174         };
 175
 176         ethernet@f0000 { /* 10GEC1 */
 177                 phy-handle = <&aqr105_phy>;
 178                 phy-connection-type = "xgmii";
 179         };
 180
 181         mdio@fc000 {
 182                 rgmii_phy1: ethernet-phy@1 {
 183                         reg = <0x1>;
 184                 };
 185
 186                 rgmii_phy2: ethernet-phy@2 {
 187                         reg = <0x2>;
 188                 };
 189
 190                 qsgmii_phy1: ethernet-phy@4 {
 191                         reg = <0x4>;
 192                 };
 193
 194                 qsgmii_phy2: ethernet-phy@5 {
 195                         reg = <0x5>;
 196                 };
 197
 198                 qsgmii_phy3: ethernet-phy@6 {
 199                         reg = <0x6>;
 200                 };
 201
 202                 qsgmii_phy4: ethernet-phy@7 {
 203                         reg = <0x7>;
 204                 };
 205         };
 206
 207         mdio@fd000 {
 208                 aqr105_phy: ethernet-phy@1 {
 209                         compatible = "ethernet-phy-ieee802.3-c45";
 210                         interrupts = <0 132 4>;
 211                         reg = <0x1>;
 212                 };
 213         };
 214 };