arch/mips/pci/pci-legacy.c

   1 /*
   2  * This program is free software; you can redistribute  it and/or modify it
   3  * under  the terms of  the GNU General  Public License as published by the
   4  * Free Software Foundation;  either version 2 of the  License, or (at your
   5  * option) any later version.
   6  *
   7  * Copyright (C) 2003, 04, 11 Ralf Baechle (ralf@linux-mips.org)
   8  * Copyright (C) 2011 Wind River Systems,
   9  *   written by Ralf Baechle (ralf@linux-mips.org)
  10  */
  11 #include <linux/bug.h>
  12 #include <linux/kernel.h>
  13 #include <linux/mm.h>
  14 #include <linux/bootmem.h>
  15 #include <linux/export.h>
  16 #include <linux/init.h>
  17 #include <linux/types.h>
  18 #include <linux/pci.h>
  19 #include <linux/of_address.h>
  20
  21 #include <asm/cpu-info.h>
  22
  23 /*
  24  * If PCI_PROBE_ONLY in pci_flags is set, we don't change any PCI resource
  25  * assignments.
  26  */
  27
  28 /*
  29  * The PCI controller list.
  30  */
  31 static LIST_HEAD(controllers);
  32
  33 static int pci_initialized;
  34
  35 /*
  36  * We need to avoid collisions with `mirrored' VGA ports
  37  * and other strange ISA hardware, so we always want the
  38  * addresses to be allocated in the 0x000-0x0ff region
  39  * modulo 0x400.
  40  *
  41  * Why? Because some silly external IO cards only decode
  42  * the low 10 bits of the IO address. The 0x00-0xff region
  43  * is reserved for motherboard devices that decode all 16
  44  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
  45  * but we want to try to avoid allocating at 0x2900-0x2bff
  46  * which might have be mirrored at 0x0100-0x03ff..
  47  */
  48 resource_size_t
  49 pcibios_align_resource(void *data, const struct resource *res,
  50                        resource_size_t size, resource_size_t align)
  51 {
  52         struct pci_dev *dev = data;
  53         struct pci_controller *hose = dev->sysdata;
  54         resource_size_t start = res->start;
  55
  56         if (res->flags & IORESOURCE_IO) {
  57                 /* Make sure we start at our min on all hoses */
  58                 if (start < PCIBIOS_MIN_IO + hose->io_resource->start)
  59                         start = PCIBIOS_MIN_IO + hose->io_resource->start;
  60
  61                 /*
  62                  * Put everything into 0x00-0xff region modulo 0x400
  63                  */
  64                 if (start & 0x300)
  65                         start = (start + 0x3ff) & ~0x3ff;
  66         } else if (res->flags & IORESOURCE_MEM) {
  67                 /* Make sure we start at our min on all hoses */
  68                 if (start < PCIBIOS_MIN_MEM + hose->mem_resource->start)
  69                         start = PCIBIOS_MIN_MEM + hose->mem_resource->start;
  70         }
  71
  72         return start;
  73 }
  74
  75 static void pcibios_scanbus(struct pci_controller *hose)
  76 {
  77         static int next_busno;
  78         static int need_domain_info;
  79         LIST_HEAD(resources);
  80         struct pci_bus *bus;
  81
  82         if (hose->get_busno && pci_has_flag(PCI_PROBE_ONLY))
  83                 next_busno = (*hose->get_busno)();
  84
  85         pci_add_resource_offset(&resources,
  86                                 hose->mem_resource, hose->mem_offset);
  87         pci_add_resource_offset(&resources,
  88                                 hose->io_resource, hose->io_offset);
  89         pci_add_resource_offset(&resources,
  90                                 hose->busn_resource, hose->busn_offset);
  91         bus = pci_scan_root_bus(NULL, next_busno, hose->pci_ops, hose,
  92                                 &resources);
  93         hose->bus = bus;
  94
  95         need_domain_info = need_domain_info || pci_domain_nr(bus);
  96         set_pci_need_domain_info(hose, need_domain_info);
  97
  98         if (!bus) {
  99                 pci_free_resource_list(&resources);
 100                 return;
 101         }
 102
 103         next_busno = bus->busn_res.end + 1;
 104         /* Don't allow 8-bit bus number overflow inside the hose -
 105            reserve some space for bridges. */
 106         if (next_busno > 224) {
 107                 next_busno = 0;
 108                 need_domain_info = 1;
 109         }
 110
 111         /*
 112          * We insert PCI resources into the iomem_resource and
 113          * ioport_resource trees in either pci_bus_claim_resources()
 114          * or pci_bus_assign_resources().
 115          */
 116         if (pci_has_flag(PCI_PROBE_ONLY)) {
 117                 pci_bus_claim_resources(bus);
 118         } else {
 119                 struct pci_bus *child;
 120
 121                 pci_bus_size_bridges(bus);
 122                 pci_bus_assign_resources(bus);
 123                 list_for_each_entry(child, &bus->children, node)
 124                         pcie_bus_configure_settings(child);
 125         }
 126         pci_bus_add_devices(bus);
 127 }
 128
 129 #ifdef CONFIG_OF
 130 void pci_load_of_ranges(struct pci_controller *hose, struct device_node *node)
 131 {
 132         struct of_pci_range range;
 133         struct of_pci_range_parser parser;
 134
 135         pr_info("PCI host bridge %s ranges:\n", node->full_name);
 136         hose->of_node = node;
 137
 138         if (of_pci_range_parser_init(&parser, node))
 139                 return;
 140
 141         for_each_of_pci_range(&parser, &range) {
 142                 struct resource *res = NULL;
 143
 144                 switch (range.flags & IORESOURCE_TYPE_BITS) {
 145                 case IORESOURCE_IO:
 146                         pr_info("  IO 0x%016llx..0x%016llx\n",
 147                                 range.cpu_addr,
 148                                 range.cpu_addr + range.size - 1);
 149                         hose->io_map_base =
 150                                 (unsigned long)ioremap(range.cpu_addr,
 151                                                        range.size);
 152                         res = hose->io_resource;
 153                         break;
 154                 case IORESOURCE_MEM:
 155                         pr_info(" MEM 0x%016llx..0x%016llx\n",
 156                                 range.cpu_addr,
 157                                 range.cpu_addr + range.size - 1);
 158                         res = hose->mem_resource;
 159                         break;
 160                 }
 161                 if (res != NULL) {
 162                         res->name = node->full_name;
 163                         res->flags = range.flags;
 164                         res->start = range.cpu_addr;
 165                         res->end = range.cpu_addr + range.size - 1;
 166                         res->parent = res->child = res->sibling = NULL;
 167                 }
 168         }
 169 }
 170
 171 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
 172 {
 173         struct pci_controller *hose = bus->sysdata;
 174
 175         return of_node_get(hose->of_node);
 176 }
 177 #endif
 178
 179 static DEFINE_MUTEX(pci_scan_mutex);
 180
 181 void register_pci_controller(struct pci_controller *hose)
 182 {
 183         struct resource *parent;
 184
 185         parent = hose->mem_resource->parent;
 186         if (!parent)
 187                 parent = &iomem_resource;
 188
 189         if (request_resource(parent, hose->mem_resource) < 0)
 190                 goto out;
 191
 192         parent = hose->io_resource->parent;
 193         if (!parent)
 194                 parent = &ioport_resource;
 195
 196         if (request_resource(parent, hose->io_resource) < 0) {
 197                 release_resource(hose->mem_resource);
 198                 goto out;
 199         }
 200
 201         INIT_LIST_HEAD(&hose->list);
 202         list_add(&hose->list, &controllers);
 203
 204         /*
 205          * Do not panic here but later - this might happen before console init.
 206          */
 207         if (!hose->io_map_base) {
 208                 printk(KERN_WARNING
 209                        "registering PCI controller with io_map_base unset\n");
 210         }
 211
 212         /*
 213          * Scan the bus if it is register after the PCI subsystem
 214          * initialization.
 215          */
 216         if (pci_initialized) {
 217                 mutex_lock(&pci_scan_mutex);
 218                 pcibios_scanbus(hose);
 219                 mutex_unlock(&pci_scan_mutex);
 220         }
 221
 222         return;
 223
 224 out:
 225         printk(KERN_WARNING
 226                "Skipping PCI bus scan due to resource conflict\n");
 227 }
 228
 229 static int __init pcibios_init(void)
 230 {
 231         struct pci_controller *hose;
 232
 233         /* Scan all of the recorded PCI controllers.  */
 234         list_for_each_entry(hose, &controllers, list)
 235                 pcibios_scanbus(hose);
 236
 237         pci_fixup_irqs(pci_common_swizzle, pcibios_map_irq);
 238
 239         pci_initialized = 1;
 240
 241         return 0;
 242 }
 243
 244 subsys_initcall(pcibios_init);
 245
 246 static int pcibios_enable_resources(struct pci_dev *dev, int mask)
 247 {
 248         u16 cmd, old_cmd;
 249         int idx;
 250         struct resource *r;
 251
 252         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 253         old_cmd = cmd;
 254         for (idx=0; idx < PCI_NUM_RESOURCES; idx++) {
 255                 /* Only set up the requested stuff */
 256                 if (!(mask & (1<<idx)))
 257                         continue;
 258
 259                 r = &dev->resource[idx];
 260                 if (!(r->flags & (IORESOURCE_IO | IORESOURCE_MEM)))
 261                         continue;
 262                 if ((idx == PCI_ROM_RESOURCE) &&
 263                                 (!(r->flags & IORESOURCE_ROM_ENABLE)))
 264                         continue;
 265                 if (!r->start && r->end) {
 266                         printk(KERN_ERR "PCI: Device %s not available "
 267                                "because of resource collisions\n",
 268                                pci_name(dev));
 269                         return -EINVAL;
 270                 }
 271                 if (r->flags & IORESOURCE_IO)
 272                         cmd |= PCI_COMMAND_IO;
 273                 if (r->flags & IORESOURCE_MEM)
 274                         cmd |= PCI_COMMAND_MEMORY;
 275         }
 276         if (cmd != old_cmd) {
 277                 printk("PCI: Enabling device %s (%04x -> %04x)\n",
 278                        pci_name(dev), old_cmd, cmd);
 279                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 280         }
 281         return 0;
 282 }
 283
 284 int pcibios_enable_device(struct pci_dev *dev, int mask)
 285 {
 286         int err;
 287
 288         if ((err = pcibios_enable_resources(dev, mask)) < 0)
 289                 return err;
 290
 291         return pcibios_plat_dev_init(dev);
 292 }
 293
 294 void pcibios_fixup_bus(struct pci_bus *bus)
 295 {
 296         struct pci_dev *dev = bus->self;
 297
 298         if (pci_has_flag(PCI_PROBE_ONLY) && dev &&
 299             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 300                 pci_read_bridge_bases(bus);
 301         }
 302 }
 303
 304 char * (*pcibios_plat_setup)(char *str) __initdata;
 305
 306 char *__init pcibios_setup(char *str)
 307 {
 308         if (pcibios_plat_setup)
 309                 return pcibios_plat_setup(str);
 310         return str;
 311 }