arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5 #include <linux/pm.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/cpufeature.h>
   9 #include <asm/apicdef.h>
  10 #include <linux/atomic.h>
  11 #include <asm/fixmap.h>
  12 #include <asm/mpspec.h>
  13 #include <asm/msr.h>
  14 #include <asm/idle.h>
  15 #include <asm/hardirq.h>
  16
  17 #define ARCH_APICTIMER_STOPS_ON_C3      1
  18
  19 /*
  20  * Debugging macros
  21  */
  22 #define APIC_QUIET   0
  23 #define APIC_VERBOSE 1
  24 #define APIC_DEBUG   2
  25
  26 /* Macros for apic_extnmi which controls external NMI masking */
  27 #define APIC_EXTNMI_BSP         0 /* Default */
  28 #define APIC_EXTNMI_ALL         1
  29 #define APIC_EXTNMI_NONE        2
  30
  31 /*
  32  * Define the default level of output to be very little
  33  * This can be turned up by using apic=verbose for more
  34  * information and apic=debug for _lots_ of information.
  35  * apic_verbosity is defined in apic.c
  36  */
  37 #define apic_printk(v, s, a...) do {       \
  38                 if ((v) <= apic_verbosity) \
  39                         printk(s, ##a);    \
  40         } while (0)
  41
  42
  43 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  44 extern void generic_apic_probe(void);
  45 #else
  46 static inline void generic_apic_probe(void)
  47 {
  48 }
  49 #endif
  50
  51 #ifdef CONFIG_X86_LOCAL_APIC
  52
  53 extern int apic_verbosity;
  54 extern int local_apic_timer_c2_ok;
  55
  56 extern int disable_apic;
  57 extern unsigned int lapic_timer_frequency;
  58
  59 #ifdef CONFIG_SMP
  60 extern void __inquire_remote_apic(int apicid);
  61 #else /* CONFIG_SMP */
  62 static inline void __inquire_remote_apic(int apicid)
  63 {
  64 }
  65 #endif /* CONFIG_SMP */
  66
  67 static inline void default_inquire_remote_apic(int apicid)
  68 {
  69         if (apic_verbosity >= APIC_DEBUG)
  70                 __inquire_remote_apic(apicid);
  71 }
  72
  73 /*
  74  * With 82489DX we can't rely on apic feature bit
  75  * retrieved via cpuid but still have to deal with
  76  * such an apic chip so we assume that SMP configuration
  77  * is found from MP table (64bit case uses ACPI mostly
  78  * which set smp presence flag as well so we are safe
  79  * to use this helper too).
  80  */
  81 static inline bool apic_from_smp_config(void)
  82 {
  83         return smp_found_config && !disable_apic;
  84 }
  85
  86 /*
  87  * Basic functions accessing APICs.
  88  */
  89 #ifdef CONFIG_PARAVIRT
  90 #include <asm/paravirt.h>
  91 #endif
  92
  93 extern int setup_profiling_timer(unsigned int);
  94
  95 static inline void native_apic_mem_write(u32 reg, u32 v)
  96 {
  97         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  98
  99         alternative_io("movl %0, %P1", "xchgl %0, %P1", X86_BUG_11AP,
 100                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
 101                        ASM_OUTPUT2("0" (v), "m" (*addr)));
 102 }
 103
 104 static inline u32 native_apic_mem_read(u32 reg)
 105 {
 106         return *((volatile u32 *)(APIC_BASE + reg));
 107 }
 108
 109 extern void native_apic_wait_icr_idle(void);
 110 extern u32 native_safe_apic_wait_icr_idle(void);
 111 extern void native_apic_icr_write(u32 low, u32 id);
 112 extern u64 native_apic_icr_read(void);
 113
 114 static inline bool apic_is_x2apic_enabled(void)
 115 {
 116         u64 msr;
 117
 118         if (rdmsrl_safe(MSR_IA32_APICBASE, &msr))
 119                 return false;
 120         return msr & X2APIC_ENABLE;
 121 }
 122
 123 extern void enable_IR_x2apic(void);
 124
 125 extern int get_physical_broadcast(void);
 126
 127 extern int lapic_get_maxlvt(void);
 128 extern void clear_local_APIC(void);
 129 extern void disconnect_bsp_APIC(int virt_wire_setup);
 130 extern void disable_local_APIC(void);
 131 extern void lapic_shutdown(void);
 132 extern void sync_Arb_IDs(void);
 133 extern void init_bsp_APIC(void);
 134 extern void setup_local_APIC(void);
 135 extern void init_apic_mappings(void);
 136 void register_lapic_address(unsigned long address);
 137 extern void setup_boot_APIC_clock(void);
 138 extern void setup_secondary_APIC_clock(void);
 139 extern void lapic_update_tsc_freq(void);
 140 extern int APIC_init_uniprocessor(void);
 141
 142 #ifdef CONFIG_X86_64
 143 static inline int apic_force_enable(unsigned long addr)
 144 {
 145         return -1;
 146 }
 147 #else
 148 extern int apic_force_enable(unsigned long addr);
 149 #endif
 150
 151 extern int apic_bsp_setup(bool upmode);
 152 extern void apic_ap_setup(void);
 153
 154 /*
 155  * On 32bit this is mach-xxx local
 156  */
 157 #ifdef CONFIG_X86_64
 158 extern int apic_is_clustered_box(void);
 159 #else
 160 static inline int apic_is_clustered_box(void)
 161 {
 162         return 0;
 163 }
 164 #endif
 165
 166 extern int setup_APIC_eilvt(u8 lvt_off, u8 vector, u8 msg_type, u8 mask);
 167
 168 #else /* !CONFIG_X86_LOCAL_APIC */
 169 static inline void lapic_shutdown(void) { }
 170 #define local_apic_timer_c2_ok          1
 171 static inline void init_apic_mappings(void) { }
 172 static inline void disable_local_APIC(void) { }
 173 # define setup_boot_APIC_clock x86_init_noop
 174 # define setup_secondary_APIC_clock x86_init_noop
 175 static inline void lapic_update_tsc_freq(void) { }
 176 #endif /* !CONFIG_X86_LOCAL_APIC */
 177
 178 #ifdef CONFIG_X86_X2APIC
 179 static inline void native_apic_msr_write(u32 reg, u32 v)
 180 {
 181         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 182             reg == APIC_LVR)
 183                 return;
 184
 185         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 186 }
 187
 188 static inline void native_apic_msr_eoi_write(u32 reg, u32 v)
 189 {
 190         wrmsr(APIC_BASE_MSR + (APIC_EOI >> 4), APIC_EOI_ACK, 0);
 191 }
 192
 193 static inline u32 native_apic_msr_read(u32 reg)
 194 {
 195         u64 msr;
 196
 197         if (reg == APIC_DFR)
 198                 return -1;
 199
 200         rdmsrl(APIC_BASE_MSR + (reg >> 4), msr);
 201         return (u32)msr;
 202 }
 203
 204 static inline void native_x2apic_wait_icr_idle(void)
 205 {
 206         /* no need to wait for icr idle in x2apic */
 207         return;
 208 }
 209
 210 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 211 {
 212         /* no need to wait for icr idle in x2apic */
 213         return 0;
 214 }
 215
 216 static inline void native_x2apic_icr_write(u32 low, u32 id)
 217 {
 218         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 219 }
 220
 221 static inline u64 native_x2apic_icr_read(void)
 222 {
 223         unsigned long val;
 224
 225         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 226         return val;
 227 }
 228
 229 extern int x2apic_mode;
 230 extern int x2apic_phys;
 231 extern void __init check_x2apic(void);
 232 extern void x2apic_setup(void);
 233 static inline int x2apic_enabled(void)
 234 {
 235         return boot_cpu_has(X86_FEATURE_X2APIC) && apic_is_x2apic_enabled();
 236 }
 237
 238 #define x2apic_supported()      (boot_cpu_has(X86_FEATURE_X2APIC))
 239 #else /* !CONFIG_X86_X2APIC */
 240 static inline void check_x2apic(void) { }
 241 static inline void x2apic_setup(void) { }
 242 static inline int x2apic_enabled(void) { return 0; }
 243
 244 #define x2apic_mode             (0)
 245 #define x2apic_supported()      (0)
 246 #endif /* !CONFIG_X86_X2APIC */
 247
 248 #ifdef CONFIG_X86_64
 249 #define SET_APIC_ID(x)          (apic->set_apic_id(x))
 250 #else
 251
 252 #endif
 253
 254 /*
 255  * Copyright 2004 James Cleverdon, IBM.
 256  * Subject to the GNU Public License, v.2
 257  *
 258  * Generic APIC sub-arch data struct.
 259  *
 260  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 261  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 262  * James Cleverdon.
 263  */
 264 struct apic {
 265         char *name;
 266
 267         int (*probe)(void);
 268         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 269         int (*apic_id_valid)(int apicid);
 270         int (*apic_id_registered)(void);
 271
 272         u32 irq_delivery_mode;
 273         u32 irq_dest_mode;
 274
 275         const struct cpumask *(*target_cpus)(void);
 276
 277         int disable_esr;
 278
 279         int dest_logical;
 280         unsigned long (*check_apicid_used)(physid_mask_t *map, int apicid);
 281
 282         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask,
 283                                          const struct cpumask *mask);
 284         void (*init_apic_ldr)(void);
 285
 286         void (*ioapic_phys_id_map)(physid_mask_t *phys_map, physid_mask_t *retmap);
 287
 288         void (*setup_apic_routing)(void);
 289         int (*cpu_present_to_apicid)(int mps_cpu);
 290         void (*apicid_to_cpu_present)(int phys_apicid, physid_mask_t *retmap);
 291         int (*check_phys_apicid_present)(int phys_apicid);
 292         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 293
 294         unsigned int (*get_apic_id)(unsigned long x);
 295         unsigned long (*set_apic_id)(unsigned int id);
 296
 297         int (*cpu_mask_to_apicid_and)(const struct cpumask *cpumask,
 298                                       const struct cpumask *andmask,
 299                                       unsigned int *apicid);
 300
 301         /* ipi */
 302         void (*send_IPI)(int cpu, int vector);
 303         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 304         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 305                                          int vector);
 306         void (*send_IPI_allbutself)(int vector);
 307         void (*send_IPI_all)(int vector);
 308         void (*send_IPI_self)(int vector);
 309
 310         /* wakeup_secondary_cpu */
 311         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 312
 313         void (*inquire_remote_apic)(int apicid);
 314
 315         /* apic ops */
 316         u32 (*read)(u32 reg);
 317         void (*write)(u32 reg, u32 v);
 318         /*
 319          * ->eoi_write() has the same signature as ->write().
 320          *
 321          * Drivers can support both ->eoi_write() and ->write() by passing the same
 322          * callback value. Kernel can override ->eoi_write() and fall back
 323          * on write for EOI.
 324          */
 325         void (*eoi_write)(u32 reg, u32 v);
 326         u64 (*icr_read)(void);
 327         void (*icr_write)(u32 low, u32 high);
 328         void (*wait_icr_idle)(void);
 329         u32 (*safe_wait_icr_idle)(void);
 330
 331 #ifdef CONFIG_X86_32
 332         /*
 333          * Called very early during boot from get_smp_config().  It should
 334          * return the logical apicid.  x86_[bios]_cpu_to_apicid is
 335          * initialized before this function is called.
 336          *
 337          * If logical apicid can't be determined that early, the function
 338          * may return BAD_APICID.  Logical apicid will be configured after
 339          * init_apic_ldr() while bringing up CPUs.  Note that NUMA affinity
 340          * won't be applied properly during early boot in this case.
 341          */
 342         int (*x86_32_early_logical_apicid)(int cpu);
 343 #endif
 344 };
 345
 346 /*
 347  * Pointer to the local APIC driver in use on this system (there's
 348  * always just one such driver in use - the kernel decides via an
 349  * early probing process which one it picks - and then sticks to it):
 350  */
 351 extern struct apic *apic;
 352
 353 /*
 354  * APIC drivers are probed based on how they are listed in the .apicdrivers
 355  * section. So the order is important and enforced by the ordering
 356  * of different apic driver files in the Makefile.
 357  *
 358  * For the files having two apic drivers, we use apic_drivers()
 359  * to enforce the order with in them.
 360  */
 361 #define apic_driver(sym)                                        \
 362         static const struct apic *__apicdrivers_##sym __used            \
 363         __aligned(sizeof(struct apic *))                        \
 364         __section(.apicdrivers) = { &sym }
 365
 366 #define apic_drivers(sym1, sym2)                                        \
 367         static struct apic *__apicdrivers_##sym1##sym2[2] __used        \
 368         __aligned(sizeof(struct apic *))                                \
 369         __section(.apicdrivers) = { &sym1, &sym2 }
 370
 371 extern struct apic *__apicdrivers[], *__apicdrivers_end[];
 372
 373 /*
 374  * APIC functionality to boot other CPUs - only used on SMP:
 375  */
 376 #ifdef CONFIG_SMP
 377 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 378 #endif
 379
 380 #ifdef CONFIG_X86_LOCAL_APIC
 381
 382 static inline u32 apic_read(u32 reg)
 383 {
 384         return apic->read(reg);
 385 }
 386
 387 static inline void apic_write(u32 reg, u32 val)
 388 {
 389         apic->write(reg, val);
 390 }
 391
 392 static inline void apic_eoi(void)
 393 {
 394         apic->eoi_write(APIC_EOI, APIC_EOI_ACK);
 395 }
 396
 397 static inline u64 apic_icr_read(void)
 398 {
 399         return apic->icr_read();
 400 }
 401
 402 static inline void apic_icr_write(u32 low, u32 high)
 403 {
 404         apic->icr_write(low, high);
 405 }
 406
 407 static inline void apic_wait_icr_idle(void)
 408 {
 409         apic->wait_icr_idle();
 410 }
 411
 412 static inline u32 safe_apic_wait_icr_idle(void)
 413 {
 414         return apic->safe_wait_icr_idle();
 415 }
 416
 417 extern void __init apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v));
 418
 419 #else /* CONFIG_X86_LOCAL_APIC */
 420
 421 static inline u32 apic_read(u32 reg) { return 0; }
 422 static inline void apic_write(u32 reg, u32 val) { }
 423 static inline void apic_eoi(void) { }
 424 static inline u64 apic_icr_read(void) { return 0; }
 425 static inline void apic_icr_write(u32 low, u32 high) { }
 426 static inline void apic_wait_icr_idle(void) { }
 427 static inline u32 safe_apic_wait_icr_idle(void) { return 0; }
 428 static inline void apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v)) {}
 429
 430 #endif /* CONFIG_X86_LOCAL_APIC */
 431
 432 static inline void ack_APIC_irq(void)
 433 {
 434         /*
 435          * ack_APIC_irq() actually gets compiled as a single instruction
 436          * ... yummie.
 437          */
 438         apic_eoi();
 439 }
 440
 441 static inline unsigned default_get_apic_id(unsigned long x)
 442 {
 443         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 444
 445         if (APIC_XAPIC(ver) || boot_cpu_has(X86_FEATURE_EXTD_APICID))
 446                 return (x >> 24) & 0xFF;
 447         else
 448                 return (x >> 24) & 0x0F;
 449 }
 450
 451 /*
 452  * Warm reset vector position:
 453  */
 454 #define TRAMPOLINE_PHYS_LOW             0x467
 455 #define TRAMPOLINE_PHYS_HIGH            0x469
 456
 457 #ifdef CONFIG_X86_64
 458 extern void apic_send_IPI_self(int vector);
 459
 460 DECLARE_PER_CPU(int, x2apic_extra_bits);
 461
 462 extern int default_cpu_present_to_apicid(int mps_cpu);
 463 extern int default_check_phys_apicid_present(int phys_apicid);
 464 #endif
 465
 466 extern void generic_bigsmp_probe(void);
 467
 468
 469 #ifdef CONFIG_X86_LOCAL_APIC
 470
 471 #include <asm/smp.h>
 472
 473 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 474
 475 static inline const struct cpumask *default_target_cpus(void)
 476 {
 477 #ifdef CONFIG_SMP
 478         return cpu_online_mask;
 479 #else
 480         return cpumask_of(0);
 481 #endif
 482 }
 483
 484 static inline const struct cpumask *online_target_cpus(void)
 485 {
 486         return cpu_online_mask;
 487 }
 488
 489 DECLARE_EARLY_PER_CPU_READ_MOSTLY(u16, x86_bios_cpu_apicid);
 490
 491
 492 static inline unsigned int read_apic_id(void)
 493 {
 494         unsigned int reg;
 495
 496         reg = apic_read(APIC_ID);
 497
 498         return apic->get_apic_id(reg);
 499 }
 500
 501 static inline int default_apic_id_valid(int apicid)
 502 {
 503         return (apicid < 255);
 504 }
 505
 506 extern int default_acpi_madt_oem_check(char *, char *);
 507
 508 extern void default_setup_apic_routing(void);
 509
 510 extern struct apic apic_noop;
 511
 512 #ifdef CONFIG_X86_32
 513
 514 static inline int noop_x86_32_early_logical_apicid(int cpu)
 515 {
 516         return BAD_APICID;
 517 }
 518
 519 /*
 520  * Set up the logical destination ID.
 521  *
 522  * Intel recommends to set DFR, LDR and TPR before enabling
 523  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 524  * document number 292116).  So here it goes...
 525  */
 526 extern void default_init_apic_ldr(void);
 527
 528 static inline int default_apic_id_registered(void)
 529 {
 530         return physid_isset(read_apic_id(), phys_cpu_present_map);
 531 }
 532
 533 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 534 {
 535         return cpuid_apic >> index_msb;
 536 }
 537
 538 #endif
 539
 540 static inline int
 541 flat_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 542                             const struct cpumask *andmask,
 543                             unsigned int *apicid)
 544 {
 545         unsigned long cpu_mask = cpumask_bits(cpumask)[0] &
 546                                  cpumask_bits(andmask)[0] &
 547                                  cpumask_bits(cpu_online_mask)[0] &
 548                                  APIC_ALL_CPUS;
 549
 550         if (likely(cpu_mask)) {
 551                 *apicid = (unsigned int)cpu_mask;
 552                 return 0;
 553         } else {
 554                 return -EINVAL;
 555         }
 556 }
 557
 558 extern int
 559 default_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 560                                const struct cpumask *andmask,
 561                                unsigned int *apicid);
 562
 563 static inline void
 564 flat_vector_allocation_domain(int cpu, struct cpumask *retmask,
 565                               const struct cpumask *mask)
 566 {
 567         /* Careful. Some cpus do not strictly honor the set of cpus
 568          * specified in the interrupt destination when using lowest
 569          * priority interrupt delivery mode.
 570          *
 571          * In particular there was a hyperthreading cpu observed to
 572          * deliver interrupts to the wrong hyperthread when only one
 573          * hyperthread was specified in the interrupt desitination.
 574          */
 575         cpumask_clear(retmask);
 576         cpumask_bits(retmask)[0] = APIC_ALL_CPUS;
 577 }
 578
 579 static inline void
 580 default_vector_allocation_domain(int cpu, struct cpumask *retmask,
 581                                  const struct cpumask *mask)
 582 {
 583         cpumask_copy(retmask, cpumask_of(cpu));
 584 }
 585
 586 static inline unsigned long default_check_apicid_used(physid_mask_t *map, int apicid)
 587 {
 588         return physid_isset(apicid, *map);
 589 }
 590
 591 static inline void default_ioapic_phys_id_map(physid_mask_t *phys_map, physid_mask_t *retmap)
 592 {
 593         *retmap = *phys_map;
 594 }
 595
 596 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 597 {
 598         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 599                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 600         else
 601                 return BAD_APICID;
 602 }
 603
 604 static inline int
 605 __default_check_phys_apicid_present(int phys_apicid)
 606 {
 607         return physid_isset(phys_apicid, phys_cpu_present_map);
 608 }
 609
 610 #ifdef CONFIG_X86_32
 611 static inline int default_cpu_present_to_apicid(int mps_cpu)
 612 {
 613         return __default_cpu_present_to_apicid(mps_cpu);
 614 }
 615
 616 static inline int
 617 default_check_phys_apicid_present(int phys_apicid)
 618 {
 619         return __default_check_phys_apicid_present(phys_apicid);
 620 }
 621 #else
 622 extern int default_cpu_present_to_apicid(int mps_cpu);
 623 extern int default_check_phys_apicid_present(int phys_apicid);
 624 #endif
 625
 626 #endif /* CONFIG_X86_LOCAL_APIC */
 627
 628 #ifdef CONFIG_SMP
 629 bool apic_id_is_primary_thread(unsigned int id);
 630 #else
 631 static inline bool apic_id_is_primary_thread(unsigned int id) { return false; }
 632 #endif
 633
 634 extern void irq_enter(void);
 635 extern void irq_exit(void);
 636
 637 static inline void entering_irq(void)
 638 {
 639         irq_enter();
 640         exit_idle();
 641         kvm_set_cpu_l1tf_flush_l1d();
 642 }
 643
 644 static inline void entering_ack_irq(void)
 645 {
 646         entering_irq();
 647         ack_APIC_irq();
 648 }
 649
 650 static inline void ipi_entering_ack_irq(void)
 651 {
 652         irq_enter();
 653         ack_APIC_irq();
 654         kvm_set_cpu_l1tf_flush_l1d();
 655 }
 656
 657 static inline void exiting_irq(void)
 658 {
 659         irq_exit();
 660 }
 661
 662 static inline void exiting_ack_irq(void)
 663 {
 664         ack_APIC_irq();
 665         irq_exit();
 666 }
 667
 668 extern void ioapic_zap_locks(void);
 669
 670 #endif /* _ASM_X86_APIC_H */