arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <asm/kvm_emulate.h>
  26 #include <linux/stringify.h>
  27 #include <asm/debugreg.h>
  28 #include <asm/nospec-branch.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32 #include "mmu.h"
  33 #include "pmu.h"
  34
  35 /*
  36  * Operand types
  37  */
  38 #define OpNone             0ull
  39 #define OpImplicit         1ull  /* No generic decode */
  40 #define OpReg              2ull  /* Register */
  41 #define OpMem              3ull  /* Memory */
  42 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  43 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  44 #define OpMem64            6ull  /* Memory, 64-bit */
  45 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  46 #define OpDX               8ull  /* DX register */
  47 #define OpCL               9ull  /* CL register (for shifts) */
  48 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  49 #define OpOne             11ull  /* Implied 1 */
  50 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  51 #define OpMem16           13ull  /* Memory operand (16-bit). */
  52 #define OpMem32           14ull  /* Memory operand (32-bit). */
  53 #define OpImmU            15ull  /* Immediate operand, zero extended */
  54 #define OpSI              16ull  /* SI/ESI/RSI */
  55 #define OpImmFAddr        17ull  /* Immediate far address */
  56 #define OpMemFAddr        18ull  /* Far address in memory */
  57 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  58 #define OpES              20ull  /* ES */
  59 #define OpCS              21ull  /* CS */
  60 #define OpSS              22ull  /* SS */
  61 #define OpDS              23ull  /* DS */
  62 #define OpFS              24ull  /* FS */
  63 #define OpGS              25ull  /* GS */
  64 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  65 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  66 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  67 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  68 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  69
  70 #define OpBits             5  /* Width of operand field */
  71 #define OpMask             ((1ull << OpBits) - 1)
  72
  73 /*
  74  * Opcode effective-address decode tables.
  75  * Note that we only emulate instructions that have at least one memory
  76  * operand (excluding implicit stack references). We assume that stack
  77  * references and instruction fetches will never occur in special memory
  78  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  79  * not be handled.
  80  */
  81
  82 /* Operand sizes: 8-bit operands or specified/overridden size. */
  83 #define ByteOp      (1<<0)      /* 8-bit operands. */
  84 /* Destination operand type. */
  85 #define DstShift    1
  86 #define ImplicitOps (OpImplicit << DstShift)
  87 #define DstReg      (OpReg << DstShift)
  88 #define DstMem      (OpMem << DstShift)
  89 #define DstAcc      (OpAcc << DstShift)
  90 #define DstDI       (OpDI << DstShift)
  91 #define DstMem64    (OpMem64 << DstShift)
  92 #define DstMem16    (OpMem16 << DstShift)
  93 #define DstImmUByte (OpImmUByte << DstShift)
  94 #define DstDX       (OpDX << DstShift)
  95 #define DstAccLo    (OpAccLo << DstShift)
  96 #define DstMask     (OpMask << DstShift)
  97 /* Source operand type. */
  98 #define SrcShift    6
  99 #define SrcNone     (OpNone << SrcShift)
 100 #define SrcReg      (OpReg << SrcShift)
 101 #define SrcMem      (OpMem << SrcShift)
 102 #define SrcMem16    (OpMem16 << SrcShift)
 103 #define SrcMem32    (OpMem32 << SrcShift)
 104 #define SrcImm      (OpImm << SrcShift)
 105 #define SrcImmByte  (OpImmByte << SrcShift)
 106 #define SrcOne      (OpOne << SrcShift)
 107 #define SrcImmUByte (OpImmUByte << SrcShift)
 108 #define SrcImmU     (OpImmU << SrcShift)
 109 #define SrcSI       (OpSI << SrcShift)
 110 #define SrcXLat     (OpXLat << SrcShift)
 111 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 112 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 113 #define SrcAcc      (OpAcc << SrcShift)
 114 #define SrcImmU16   (OpImmU16 << SrcShift)
 115 #define SrcImm64    (OpImm64 << SrcShift)
 116 #define SrcDX       (OpDX << SrcShift)
 117 #define SrcMem8     (OpMem8 << SrcShift)
 118 #define SrcAccHi    (OpAccHi << SrcShift)
 119 #define SrcMask     (OpMask << SrcShift)
 120 #define BitOp       (1<<11)
 121 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 122 #define String      (1<<13)     /* String instruction (rep capable) */
 123 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 124 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 125 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 126 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 127 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 128 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 129 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 130 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 131 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 132 #define Sse         (1<<18)     /* SSE Vector instruction */
 133 /* Generic ModRM decode. */
 134 #define ModRM       (1<<19)
 135 /* Destination is only written; never read. */
 136 #define Mov         (1<<20)
 137 /* Misc flags */
 138 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 139 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 140 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 141 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 142 #define Undefined   (1<<25) /* No Such Instruction */
 143 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 144 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 145 #define No64        (1<<28)
 146 #define PageTable   (1 << 29)   /* instruction used to write page table */
 147 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 148 /* Source 2 operand type */
 149 #define Src2Shift   (31)
 150 #define Src2None    (OpNone << Src2Shift)
 151 #define Src2Mem     (OpMem << Src2Shift)
 152 #define Src2CL      (OpCL << Src2Shift)
 153 #define Src2ImmByte (OpImmByte << Src2Shift)
 154 #define Src2One     (OpOne << Src2Shift)
 155 #define Src2Imm     (OpImm << Src2Shift)
 156 #define Src2ES      (OpES << Src2Shift)
 157 #define Src2CS      (OpCS << Src2Shift)
 158 #define Src2SS      (OpSS << Src2Shift)
 159 #define Src2DS      (OpDS << Src2Shift)
 160 #define Src2FS      (OpFS << Src2Shift)
 161 #define Src2GS      (OpGS << Src2Shift)
 162 #define Src2Mask    (OpMask << Src2Shift)
 163 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 164 #define AlignMask   ((u64)7 << 41)
 165 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 166 #define Unaligned   ((u64)2 << 41)  /* Explicitly unaligned (e.g. MOVDQU) */
 167 #define Avx         ((u64)3 << 41)  /* Advanced Vector Extensions */
 168 #define Aligned16   ((u64)4 << 41)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 169 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 170 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 171 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 172 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 173 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 174 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 175 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 176 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 177 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 178 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 179 #define TwoMemOp    ((u64)1 << 55)  /* Instruction has two memory operand */
 180
 181 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 182
 183 #define X2(x...) x, x
 184 #define X3(x...) X2(x), x
 185 #define X4(x...) X2(x), X2(x)
 186 #define X5(x...) X4(x), x
 187 #define X6(x...) X4(x), X2(x)
 188 #define X7(x...) X4(x), X3(x)
 189 #define X8(x...) X4(x), X4(x)
 190 #define X16(x...) X8(x), X8(x)
 191
 192 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 193 #define FASTOP_SIZE 8
 194
 195 /*
 196  * fastop functions have a special calling convention:
 197  *
 198  * dst:    rax        (in/out)
 199  * src:    rdx        (in/out)
 200  * src2:   rcx        (in)
 201  * flags:  rflags     (in/out)
 202  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 203  *
 204  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 205  * different operand sizes can be reached by calculation, rather than a jump
 206  * table (which would be bigger than the code).
 207  *
 208  * fastop functions are declared as taking a never-defined fastop parameter,
 209  * so they can't be called from C directly.
 210  */
 211
 212 struct fastop;
 213
 214 struct opcode {
 215         u64 flags : 56;
 216         u64 intercept : 8;
 217         union {
 218                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 219                 const struct opcode *group;
 220                 const struct group_dual *gdual;
 221                 const struct gprefix *gprefix;
 222                 const struct escape *esc;
 223                 const struct instr_dual *idual;
 224                 const struct mode_dual *mdual;
 225                 void (*fastop)(struct fastop *fake);
 226         } u;
 227         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 228 };
 229
 230 struct group_dual {
 231         struct opcode mod012[8];
 232         struct opcode mod3[8];
 233 };
 234
 235 struct gprefix {
 236         struct opcode pfx_no;
 237         struct opcode pfx_66;
 238         struct opcode pfx_f2;
 239         struct opcode pfx_f3;
 240 };
 241
 242 struct escape {
 243         struct opcode op[8];
 244         struct opcode high[64];
 245 };
 246
 247 struct instr_dual {
 248         struct opcode mod012;
 249         struct opcode mod3;
 250 };
 251
 252 struct mode_dual {
 253         struct opcode mode32;
 254         struct opcode mode64;
 255 };
 256
 257 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 258
 259 enum x86_transfer_type {
 260         X86_TRANSFER_NONE,
 261         X86_TRANSFER_CALL_JMP,
 262         X86_TRANSFER_RET,
 263         X86_TRANSFER_TASK_SWITCH,
 264 };
 265
 266 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 267 {
 268         if (!(ctxt->regs_valid & (1 << nr))) {
 269                 ctxt->regs_valid |= 1 << nr;
 270                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 271         }
 272         return ctxt->_regs[nr];
 273 }
 274
 275 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 276 {
 277         ctxt->regs_valid |= 1 << nr;
 278         ctxt->regs_dirty |= 1 << nr;
 279         return &ctxt->_regs[nr];
 280 }
 281
 282 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 283 {
 284         reg_read(ctxt, nr);
 285         return reg_write(ctxt, nr);
 286 }
 287
 288 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 289 {
 290         unsigned reg;
 291
 292         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 293                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 294 }
 295
 296 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 297 {
 298         ctxt->regs_dirty = 0;
 299         ctxt->regs_valid = 0;
 300 }
 301
 302 /*
 303  * These EFLAGS bits are restored from saved value during emulation, and
 304  * any changes are written back to the saved value after emulation.
 305  */
 306 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 307                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 308
 309 #ifdef CONFIG_X86_64
 310 #define ON64(x) x
 311 #else
 312 #define ON64(x)
 313 #endif
 314
 315 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 316
 317 #define FOP_FUNC(name) \
 318         ".align " __stringify(FASTOP_SIZE) " \n\t" \
 319         ".type " name ", @function \n\t" \
 320         name ":\n\t"
 321
 322 #define FOP_RET   "ret \n\t"
 323
 324 #define FOP_START(op) \
 325         extern void em_##op(struct fastop *fake); \
 326         asm(".pushsection .text, \"ax\" \n\t" \
 327             ".global em_" #op " \n\t" \
 328             FOP_FUNC("em_" #op)
 329
 330 #define FOP_END \
 331             ".popsection")
 332
 333 #define FOPNOP() \
 334         FOP_FUNC(__stringify(__UNIQUE_ID(nop))) \
 335         FOP_RET
 336
 337 #define FOP1E(op,  dst) \
 338         FOP_FUNC(#op "_" #dst) \
 339         "10: " #op " %" #dst " \n\t" FOP_RET
 340
 341 #define FOP1EEX(op,  dst) \
 342         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 343
 344 #define FASTOP1(op) \
 345         FOP_START(op) \
 346         FOP1E(op##b, al) \
 347         FOP1E(op##w, ax) \
 348         FOP1E(op##l, eax) \
 349         ON64(FOP1E(op##q, rax)) \
 350         FOP_END
 351
 352 /* 1-operand, using src2 (for MUL/DIV r/m) */
 353 #define FASTOP1SRC2(op, name) \
 354         FOP_START(name) \
 355         FOP1E(op, cl) \
 356         FOP1E(op, cx) \
 357         FOP1E(op, ecx) \
 358         ON64(FOP1E(op, rcx)) \
 359         FOP_END
 360
 361 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 362 #define FASTOP1SRC2EX(op, name) \
 363         FOP_START(name) \
 364         FOP1EEX(op, cl) \
 365         FOP1EEX(op, cx) \
 366         FOP1EEX(op, ecx) \
 367         ON64(FOP1EEX(op, rcx)) \
 368         FOP_END
 369
 370 #define FOP2E(op,  dst, src)       \
 371         FOP_FUNC(#op "_" #dst "_" #src) \
 372         #op " %" #src ", %" #dst " \n\t" FOP_RET
 373
 374 #define FASTOP2(op) \
 375         FOP_START(op) \
 376         FOP2E(op##b, al, dl) \
 377         FOP2E(op##w, ax, dx) \
 378         FOP2E(op##l, eax, edx) \
 379         ON64(FOP2E(op##q, rax, rdx)) \
 380         FOP_END
 381
 382 /* 2 operand, word only */
 383 #define FASTOP2W(op) \
 384         FOP_START(op) \
 385         FOPNOP() \
 386         FOP2E(op##w, ax, dx) \
 387         FOP2E(op##l, eax, edx) \
 388         ON64(FOP2E(op##q, rax, rdx)) \
 389         FOP_END
 390
 391 /* 2 operand, src is CL */
 392 #define FASTOP2CL(op) \
 393         FOP_START(op) \
 394         FOP2E(op##b, al, cl) \
 395         FOP2E(op##w, ax, cl) \
 396         FOP2E(op##l, eax, cl) \
 397         ON64(FOP2E(op##q, rax, cl)) \
 398         FOP_END
 399
 400 /* 2 operand, src and dest are reversed */
 401 #define FASTOP2R(op, name) \
 402         FOP_START(name) \
 403         FOP2E(op##b, dl, al) \
 404         FOP2E(op##w, dx, ax) \
 405         FOP2E(op##l, edx, eax) \
 406         ON64(FOP2E(op##q, rdx, rax)) \
 407         FOP_END
 408
 409 #define FOP3E(op,  dst, src, src2) \
 410         FOP_FUNC(#op "_" #dst "_" #src "_" #src2) \
 411         #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 412
 413 /* 3-operand, word-only, src2=cl */
 414 #define FASTOP3WCL(op) \
 415         FOP_START(op) \
 416         FOPNOP() \
 417         FOP3E(op##w, ax, dx, cl) \
 418         FOP3E(op##l, eax, edx, cl) \
 419         ON64(FOP3E(op##q, rax, rdx, cl)) \
 420         FOP_END
 421
 422 /* Special case for SETcc - 1 instruction per cc */
 423 #define FOP_SETCC(op) \
 424         ".align 4 \n\t" \
 425         ".type " #op ", @function \n\t" \
 426         #op ": \n\t" \
 427         #op " %al \n\t" \
 428         FOP_RET
 429
 430 asm(".pushsection .fixup, \"ax\"\n"
 431     ".global kvm_fastop_exception \n"
 432     "kvm_fastop_exception: xor %esi, %esi; ret\n"
 433     ".popsection");
 434
 435 FOP_START(setcc)
 436 FOP_SETCC(seto)
 437 FOP_SETCC(setno)
 438 FOP_SETCC(setc)
 439 FOP_SETCC(setnc)
 440 FOP_SETCC(setz)
 441 FOP_SETCC(setnz)
 442 FOP_SETCC(setbe)
 443 FOP_SETCC(setnbe)
 444 FOP_SETCC(sets)
 445 FOP_SETCC(setns)
 446 FOP_SETCC(setp)
 447 FOP_SETCC(setnp)
 448 FOP_SETCC(setl)
 449 FOP_SETCC(setnl)
 450 FOP_SETCC(setle)
 451 FOP_SETCC(setnle)
 452 FOP_END;
 453
 454 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 455 FOP_END;
 456
 457 /*
 458  * XXX: inoutclob user must know where the argument is being expanded.
 459  *      Relying on CONFIG_CC_HAS_ASM_GOTO would allow us to remove _fault.
 460  */
 461 #define asm_safe(insn, inoutclob...) \
 462 ({ \
 463         int _fault = 0; \
 464  \
 465         asm volatile("1:" insn "\n" \
 466                      "2:\n" \
 467                      ".pushsection .fixup, \"ax\"\n" \
 468                      "3: movl $1, %[_fault]\n" \
 469                      "   jmp  2b\n" \
 470                      ".popsection\n" \
 471                      _ASM_EXTABLE(1b, 3b) \
 472                      : [_fault] "+qm"(_fault) inoutclob ); \
 473  \
 474         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 475 })
 476
 477 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 478                                     enum x86_intercept intercept,
 479                                     enum x86_intercept_stage stage)
 480 {
 481         struct x86_instruction_info info = {
 482                 .intercept  = intercept,
 483                 .rep_prefix = ctxt->rep_prefix,
 484                 .modrm_mod  = ctxt->modrm_mod,
 485                 .modrm_reg  = ctxt->modrm_reg,
 486                 .modrm_rm   = ctxt->modrm_rm,
 487                 .src_val    = ctxt->src.val64,
 488                 .dst_val    = ctxt->dst.val64,
 489                 .src_bytes  = ctxt->src.bytes,
 490                 .dst_bytes  = ctxt->dst.bytes,
 491                 .ad_bytes   = ctxt->ad_bytes,
 492                 .next_rip   = ctxt->eip,
 493         };
 494
 495         return ctxt->ops->intercept(ctxt, &info, stage);
 496 }
 497
 498 static void assign_masked(ulong *dest, ulong src, ulong mask)
 499 {
 500         *dest = (*dest & ~mask) | (src & mask);
 501 }
 502
 503 static void assign_register(unsigned long *reg, u64 val, int bytes)
 504 {
 505         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 506         switch (bytes) {
 507         case 1:
 508                 *(u8 *)reg = (u8)val;
 509                 break;
 510         case 2:
 511                 *(u16 *)reg = (u16)val;
 512                 break;
 513         case 4:
 514                 *reg = (u32)val;
 515                 break;  /* 64b: zero-extend */
 516         case 8:
 517                 *reg = val;
 518                 break;
 519         }
 520 }
 521
 522 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 523 {
 524         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 525 }
 526
 527 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 528 {
 529         u16 sel;
 530         struct desc_struct ss;
 531
 532         if (ctxt->mode == X86EMUL_MODE_PROT64)
 533                 return ~0UL;
 534         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 535         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 536 }
 537
 538 static int stack_size(struct x86_emulate_ctxt *ctxt)
 539 {
 540         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 541 }
 542
 543 /* Access/update address held in a register, based on addressing mode. */
 544 static inline unsigned long
 545 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 546 {
 547         if (ctxt->ad_bytes == sizeof(unsigned long))
 548                 return reg;
 549         else
 550                 return reg & ad_mask(ctxt);
 551 }
 552
 553 static inline unsigned long
 554 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 555 {
 556         return address_mask(ctxt, reg_read(ctxt, reg));
 557 }
 558
 559 static void masked_increment(ulong *reg, ulong mask, int inc)
 560 {
 561         assign_masked(reg, *reg + inc, mask);
 562 }
 563
 564 static inline void
 565 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 566 {
 567         ulong *preg = reg_rmw(ctxt, reg);
 568
 569         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 570 }
 571
 572 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 573 {
 574         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 575 }
 576
 577 static u32 desc_limit_scaled(struct desc_struct *desc)
 578 {
 579         u32 limit = get_desc_limit(desc);
 580
 581         return desc->g ? (limit << 12) | 0xfff : limit;
 582 }
 583
 584 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 585 {
 586         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 587                 return 0;
 588
 589         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 590 }
 591
 592 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 593                              u32 error, bool valid)
 594 {
 595         WARN_ON(vec > 0x1f);
 596         ctxt->exception.vector = vec;
 597         ctxt->exception.error_code = error;
 598         ctxt->exception.error_code_valid = valid;
 599         return X86EMUL_PROPAGATE_FAULT;
 600 }
 601
 602 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 603 {
 604         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 605 }
 606
 607 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 608 {
 609         return emulate_exception(ctxt, GP_VECTOR, err, true);
 610 }
 611
 612 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 613 {
 614         return emulate_exception(ctxt, SS_VECTOR, err, true);
 615 }
 616
 617 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 618 {
 619         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 620 }
 621
 622 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 623 {
 624         return emulate_exception(ctxt, TS_VECTOR, err, true);
 625 }
 626
 627 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 628 {
 629         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 630 }
 631
 632 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 633 {
 634         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 635 }
 636
 637 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 638 {
 639         u16 selector;
 640         struct desc_struct desc;
 641
 642         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 643         return selector;
 644 }
 645
 646 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 647                                  unsigned seg)
 648 {
 649         u16 dummy;
 650         u32 base3;
 651         struct desc_struct desc;
 652
 653         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 654         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 655 }
 656
 657 /*
 658  * x86 defines three classes of vector instructions: explicitly
 659  * aligned, explicitly unaligned, and the rest, which change behaviour
 660  * depending on whether they're AVX encoded or not.
 661  *
 662  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 663  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 664  * 512 bytes of data must be aligned to a 16 byte boundary.
 665  */
 666 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 667 {
 668         u64 alignment = ctxt->d & AlignMask;
 669
 670         if (likely(size < 16))
 671                 return 1;
 672
 673         switch (alignment) {
 674         case Unaligned:
 675         case Avx:
 676                 return 1;
 677         case Aligned16:
 678                 return 16;
 679         case Aligned:
 680         default:
 681                 return size;
 682         }
 683 }
 684
 685 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 686                                        struct segmented_address addr,
 687                                        unsigned *max_size, unsigned size,
 688                                        bool write, bool fetch,
 689                                        enum x86emul_mode mode, ulong *linear)
 690 {
 691         struct desc_struct desc;
 692         bool usable;
 693         ulong la;
 694         u32 lim;
 695         u16 sel;
 696         u8  va_bits;
 697
 698         la = seg_base(ctxt, addr.seg) + addr.ea;
 699         *max_size = 0;
 700         switch (mode) {
 701         case X86EMUL_MODE_PROT64:
 702                 *linear = la;
 703                 va_bits = ctxt_virt_addr_bits(ctxt);
 704                 if (get_canonical(la, va_bits) != la)
 705                         goto bad;
 706
 707                 *max_size = min_t(u64, ~0u, (1ull << va_bits) - la);
 708                 if (size > *max_size)
 709                         goto bad;
 710                 break;
 711         default:
 712                 *linear = la = (u32)la;
 713                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 714                                                 addr.seg);
 715                 if (!usable)
 716                         goto bad;
 717                 /* code segment in protected mode or read-only data segment */
 718                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 719                                         || !(desc.type & 2)) && write)
 720                         goto bad;
 721                 /* unreadable code segment */
 722                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 723                         goto bad;
 724                 lim = desc_limit_scaled(&desc);
 725                 if (!(desc.type & 8) && (desc.type & 4)) {
 726                         /* expand-down segment */
 727                         if (addr.ea <= lim)
 728                                 goto bad;
 729                         lim = desc.d ? 0xffffffff : 0xffff;
 730                 }
 731                 if (addr.ea > lim)
 732                         goto bad;
 733                 if (lim == 0xffffffff)
 734                         *max_size = ~0u;
 735                 else {
 736                         *max_size = (u64)lim + 1 - addr.ea;
 737                         if (size > *max_size)
 738                                 goto bad;
 739                 }
 740                 break;
 741         }
 742         if (la & (insn_alignment(ctxt, size) - 1))
 743                 return emulate_gp(ctxt, 0);
 744         return X86EMUL_CONTINUE;
 745 bad:
 746         if (addr.seg == VCPU_SREG_SS)
 747                 return emulate_ss(ctxt, 0);
 748         else
 749                 return emulate_gp(ctxt, 0);
 750 }
 751
 752 static int linearize(struct x86_emulate_ctxt *ctxt,
 753                      struct segmented_address addr,
 754                      unsigned size, bool write,
 755                      ulong *linear)
 756 {
 757         unsigned max_size;
 758         return __linearize(ctxt, addr, &max_size, size, write, false,
 759                            ctxt->mode, linear);
 760 }
 761
 762 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 763                              enum x86emul_mode mode)
 764 {
 765         ulong linear;
 766         int rc;
 767         unsigned max_size;
 768         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 769                                            .ea = dst };
 770
 771         if (ctxt->op_bytes != sizeof(unsigned long))
 772                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 773         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 774         if (rc == X86EMUL_CONTINUE)
 775                 ctxt->_eip = addr.ea;
 776         return rc;
 777 }
 778
 779 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 780 {
 781         return assign_eip(ctxt, dst, ctxt->mode);
 782 }
 783
 784 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 785                           const struct desc_struct *cs_desc)
 786 {
 787         enum x86emul_mode mode = ctxt->mode;
 788         int rc;
 789
 790 #ifdef CONFIG_X86_64
 791         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 792                 if (cs_desc->l) {
 793                         u64 efer = 0;
 794
 795                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 796                         if (efer & EFER_LMA)
 797                                 mode = X86EMUL_MODE_PROT64;
 798                 } else
 799                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 800         }
 801 #endif
 802         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 803                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 804         rc = assign_eip(ctxt, dst, mode);
 805         if (rc == X86EMUL_CONTINUE)
 806                 ctxt->mode = mode;
 807         return rc;
 808 }
 809
 810 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 811 {
 812         return assign_eip_near(ctxt, ctxt->_eip + rel);
 813 }
 814
 815 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 816                               void *data, unsigned size)
 817 {
 818         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 819 }
 820
 821 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 822                                ulong linear, void *data,
 823                                unsigned int size)
 824 {
 825         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 826 }
 827
 828 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 829                               struct segmented_address addr,
 830                               void *data,
 831                               unsigned size)
 832 {
 833         int rc;
 834         ulong linear;
 835
 836         rc = linearize(ctxt, addr, size, false, &linear);
 837         if (rc != X86EMUL_CONTINUE)
 838                 return rc;
 839         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 840 }
 841
 842 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 843                                struct segmented_address addr,
 844                                void *data,
 845                                unsigned int size)
 846 {
 847         int rc;
 848         ulong linear;
 849
 850         rc = linearize(ctxt, addr, size, true, &linear);
 851         if (rc != X86EMUL_CONTINUE)
 852                 return rc;
 853         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 854 }
 855
 856 /*
 857  * Prefetch the remaining bytes of the instruction without crossing page
 858  * boundary if they are not in fetch_cache yet.
 859  */
 860 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 861 {
 862         int rc;
 863         unsigned size, max_size;
 864         unsigned long linear;
 865         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 866         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 867                                            .ea = ctxt->eip + cur_size };
 868
 869         /*
 870          * We do not know exactly how many bytes will be needed, and
 871          * __linearize is expensive, so fetch as much as possible.  We
 872          * just have to avoid going beyond the 15 byte limit, the end
 873          * of the segment, or the end of the page.
 874          *
 875          * __linearize is called with size 0 so that it does not do any
 876          * boundary check itself.  Instead, we use max_size to check
 877          * against op_size.
 878          */
 879         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 880                          &linear);
 881         if (unlikely(rc != X86EMUL_CONTINUE))
 882                 return rc;
 883
 884         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 885         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 886
 887         /*
 888          * One instruction can only straddle two pages,
 889          * and one has been loaded at the beginning of
 890          * x86_decode_insn.  So, if not enough bytes
 891          * still, we must have hit the 15-byte boundary.
 892          */
 893         if (unlikely(size < op_size))
 894                 return emulate_gp(ctxt, 0);
 895
 896         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 897                               size, &ctxt->exception);
 898         if (unlikely(rc != X86EMUL_CONTINUE))
 899                 return rc;
 900         ctxt->fetch.end += size;
 901         return X86EMUL_CONTINUE;
 902 }
 903
 904 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 905                                                unsigned size)
 906 {
 907         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 908
 909         if (unlikely(done_size < size))
 910                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 911         else
 912                 return X86EMUL_CONTINUE;
 913 }
 914
 915 /* Fetch next part of the instruction being emulated. */
 916 #define insn_fetch(_type, _ctxt)                                        \
 917 ({      _type _x;                                                       \
 918                                                                         \
 919         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 920         if (rc != X86EMUL_CONTINUE)                                     \
 921                 goto done;                                              \
 922         ctxt->_eip += sizeof(_type);                                    \
 923         memcpy(&_x, ctxt->fetch.ptr, sizeof(_type));                    \
 924         ctxt->fetch.ptr += sizeof(_type);                               \
 925         _x;                                                             \
 926 })
 927
 928 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 929 ({                                                                      \
 930         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 931         if (rc != X86EMUL_CONTINUE)                                     \
 932                 goto done;                                              \
 933         ctxt->_eip += (_size);                                          \
 934         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 935         ctxt->fetch.ptr += (_size);                                     \
 936 })
 937
 938 /*
 939  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 940  * pointer into the block that addresses the relevant register.
 941  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 942  */
 943 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 944                              int byteop)
 945 {
 946         void *p;
 947         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 948
 949         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 950                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 951         else
 952                 p = reg_rmw(ctxt, modrm_reg);
 953         return p;
 954 }
 955
 956 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 957                            struct segmented_address addr,
 958                            u16 *size, unsigned long *address, int op_bytes)
 959 {
 960         int rc;
 961
 962         if (op_bytes == 2)
 963                 op_bytes = 3;
 964         *address = 0;
 965         rc = segmented_read_std(ctxt, addr, size, 2);
 966         if (rc != X86EMUL_CONTINUE)
 967                 return rc;
 968         addr.ea += 2;
 969         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 970         return rc;
 971 }
 972
 973 FASTOP2(add);
 974 FASTOP2(or);
 975 FASTOP2(adc);
 976 FASTOP2(sbb);
 977 FASTOP2(and);
 978 FASTOP2(sub);
 979 FASTOP2(xor);
 980 FASTOP2(cmp);
 981 FASTOP2(test);
 982
 983 FASTOP1SRC2(mul, mul_ex);
 984 FASTOP1SRC2(imul, imul_ex);
 985 FASTOP1SRC2EX(div, div_ex);
 986 FASTOP1SRC2EX(idiv, idiv_ex);
 987
 988 FASTOP3WCL(shld);
 989 FASTOP3WCL(shrd);
 990
 991 FASTOP2W(imul);
 992
 993 FASTOP1(not);
 994 FASTOP1(neg);
 995 FASTOP1(inc);
 996 FASTOP1(dec);
 997
 998 FASTOP2CL(rol);
 999 FASTOP2CL(ror);
1000 FASTOP2CL(rcl);
1001 FASTOP2CL(rcr);
1002 FASTOP2CL(shl);
1003 FASTOP2CL(shr);
1004 FASTOP2CL(sar);
1005
1006 FASTOP2W(bsf);
1007 FASTOP2W(bsr);
1008 FASTOP2W(bt);
1009 FASTOP2W(bts);
1010 FASTOP2W(btr);
1011 FASTOP2W(btc);
1012
1013 FASTOP2(xadd);
1014
1015 FASTOP2R(cmp, cmp_r);
1016
1017 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
1018 {
1019         /* If src is zero, do not writeback, but update flags */
1020         if (ctxt->src.val == 0)
1021                 ctxt->dst.type = OP_NONE;
1022         return fastop(ctxt, em_bsf);
1023 }
1024
1025 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1026 {
1027         /* If src is zero, do not writeback, but update flags */
1028         if (ctxt->src.val == 0)
1029                 ctxt->dst.type = OP_NONE;
1030         return fastop(ctxt, em_bsr);
1031 }
1032
1033 static __always_inline u8 test_cc(unsigned int condition, unsigned long flags)
1034 {
1035         u8 rc;
1036         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1037
1038         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1039         asm("push %[flags]; popf; " CALL_NOSPEC
1040             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1041         return rc;
1042 }
1043
1044 static void fetch_register_operand(struct operand *op)
1045 {
1046         switch (op->bytes) {
1047         case 1:
1048                 op->val = *(u8 *)op->addr.reg;
1049                 break;
1050         case 2:
1051                 op->val = *(u16 *)op->addr.reg;
1052                 break;
1053         case 4:
1054                 op->val = *(u32 *)op->addr.reg;
1055                 break;
1056         case 8:
1057                 op->val = *(u64 *)op->addr.reg;
1058                 break;
1059         }
1060 }
1061
1062 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1063 {
1064         switch (reg) {
1065         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1066         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1067         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1068         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1069         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1070         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1071         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1072         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1073 #ifdef CONFIG_X86_64
1074         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1075         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1076         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1077         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1078         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1079         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1080         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1081         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1082 #endif
1083         default: BUG();
1084         }
1085 }
1086
1087 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1088                           int reg)
1089 {
1090         switch (reg) {
1091         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1092         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1093         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1094         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1095         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1096         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1097         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1098         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1099 #ifdef CONFIG_X86_64
1100         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1101         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1102         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1103         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1104         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1105         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1106         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1107         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1108 #endif
1109         default: BUG();
1110         }
1111 }
1112
1113 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1114 {
1115         switch (reg) {
1116         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1117         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1118         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1119         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1120         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1121         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1122         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1123         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1124         default: BUG();
1125         }
1126 }
1127
1128 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1129 {
1130         switch (reg) {
1131         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1132         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1133         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1134         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1135         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1136         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1137         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1138         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1139         default: BUG();
1140         }
1141 }
1142
1143 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1144 {
1145         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1146                 return emulate_nm(ctxt);
1147
1148         asm volatile("fninit");
1149         return X86EMUL_CONTINUE;
1150 }
1151
1152 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1153 {
1154         u16 fcw;
1155
1156         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1157                 return emulate_nm(ctxt);
1158
1159         asm volatile("fnstcw %0": "+m"(fcw));
1160
1161         ctxt->dst.val = fcw;
1162
1163         return X86EMUL_CONTINUE;
1164 }
1165
1166 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1167 {
1168         u16 fsw;
1169
1170         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1171                 return emulate_nm(ctxt);
1172
1173         asm volatile("fnstsw %0": "+m"(fsw));
1174
1175         ctxt->dst.val = fsw;
1176
1177         return X86EMUL_CONTINUE;
1178 }
1179
1180 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1181                                     struct operand *op)
1182 {
1183         unsigned reg = ctxt->modrm_reg;
1184
1185         if (!(ctxt->d & ModRM))
1186                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1187
1188         if (ctxt->d & Sse) {
1189                 op->type = OP_XMM;
1190                 op->bytes = 16;
1191                 op->addr.xmm = reg;
1192                 read_sse_reg(ctxt, &op->vec_val, reg);
1193                 return;
1194         }
1195         if (ctxt->d & Mmx) {
1196                 reg &= 7;
1197                 op->type = OP_MM;
1198                 op->bytes = 8;
1199                 op->addr.mm = reg;
1200                 return;
1201         }
1202
1203         op->type = OP_REG;
1204         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1205         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1206
1207         fetch_register_operand(op);
1208         op->orig_val = op->val;
1209 }
1210
1211 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1212 {
1213         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1214                 ctxt->modrm_seg = VCPU_SREG_SS;
1215 }
1216
1217 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1218                         struct operand *op)
1219 {
1220         u8 sib;
1221         int index_reg, base_reg, scale;
1222         int rc = X86EMUL_CONTINUE;
1223         ulong modrm_ea = 0;
1224
1225         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1226         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1227         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1228
1229         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1230         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1231         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1232         ctxt->modrm_seg = VCPU_SREG_DS;
1233
1234         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1235                 op->type = OP_REG;
1236                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1237                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1238                                 ctxt->d & ByteOp);
1239                 if (ctxt->d & Sse) {
1240                         op->type = OP_XMM;
1241                         op->bytes = 16;
1242                         op->addr.xmm = ctxt->modrm_rm;
1243                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1244                         return rc;
1245                 }
1246                 if (ctxt->d & Mmx) {
1247                         op->type = OP_MM;
1248                         op->bytes = 8;
1249                         op->addr.mm = ctxt->modrm_rm & 7;
1250                         return rc;
1251                 }
1252                 fetch_register_operand(op);
1253                 return rc;
1254         }
1255
1256         op->type = OP_MEM;
1257
1258         if (ctxt->ad_bytes == 2) {
1259                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1260                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1261                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1262                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1263
1264                 /* 16-bit ModR/M decode. */
1265                 switch (ctxt->modrm_mod) {
1266                 case 0:
1267                         if (ctxt->modrm_rm == 6)
1268                                 modrm_ea += insn_fetch(u16, ctxt);
1269                         break;
1270                 case 1:
1271                         modrm_ea += insn_fetch(s8, ctxt);
1272                         break;
1273                 case 2:
1274                         modrm_ea += insn_fetch(u16, ctxt);
1275                         break;
1276                 }
1277                 switch (ctxt->modrm_rm) {
1278                 case 0:
1279                         modrm_ea += bx + si;
1280                         break;
1281                 case 1:
1282                         modrm_ea += bx + di;
1283                         break;
1284                 case 2:
1285                         modrm_ea += bp + si;
1286                         break;
1287                 case 3:
1288                         modrm_ea += bp + di;
1289                         break;
1290                 case 4:
1291                         modrm_ea += si;
1292                         break;
1293                 case 5:
1294                         modrm_ea += di;
1295                         break;
1296                 case 6:
1297                         if (ctxt->modrm_mod != 0)
1298                                 modrm_ea += bp;
1299                         break;
1300                 case 7:
1301                         modrm_ea += bx;
1302                         break;
1303                 }
1304                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1305                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1306                         ctxt->modrm_seg = VCPU_SREG_SS;
1307                 modrm_ea = (u16)modrm_ea;
1308         } else {
1309                 /* 32/64-bit ModR/M decode. */
1310                 if ((ctxt->modrm_rm & 7) == 4) {
1311                         sib = insn_fetch(u8, ctxt);
1312                         index_reg |= (sib >> 3) & 7;
1313                         base_reg |= sib & 7;
1314                         scale = sib >> 6;
1315
1316                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1317                                 modrm_ea += insn_fetch(s32, ctxt);
1318                         else {
1319                                 modrm_ea += reg_read(ctxt, base_reg);
1320                                 adjust_modrm_seg(ctxt, base_reg);
1321                                 /* Increment ESP on POP [ESP] */
1322                                 if ((ctxt->d & IncSP) &&
1323                                     base_reg == VCPU_REGS_RSP)
1324                                         modrm_ea += ctxt->op_bytes;
1325                         }
1326                         if (index_reg != 4)
1327                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1328                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1329                         modrm_ea += insn_fetch(s32, ctxt);
1330                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1331                                 ctxt->rip_relative = 1;
1332                 } else {
1333                         base_reg = ctxt->modrm_rm;
1334                         modrm_ea += reg_read(ctxt, base_reg);
1335                         adjust_modrm_seg(ctxt, base_reg);
1336                 }
1337                 switch (ctxt->modrm_mod) {
1338                 case 1:
1339                         modrm_ea += insn_fetch(s8, ctxt);
1340                         break;
1341                 case 2:
1342                         modrm_ea += insn_fetch(s32, ctxt);
1343                         break;
1344                 }
1345         }
1346         op->addr.mem.ea = modrm_ea;
1347         if (ctxt->ad_bytes != 8)
1348                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1349
1350 done:
1351         return rc;
1352 }
1353
1354 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1355                       struct operand *op)
1356 {
1357         int rc = X86EMUL_CONTINUE;
1358
1359         op->type = OP_MEM;
1360         switch (ctxt->ad_bytes) {
1361         case 2:
1362                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1363                 break;
1364         case 4:
1365                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1366                 break;
1367         case 8:
1368                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1369                 break;
1370         }
1371 done:
1372         return rc;
1373 }
1374
1375 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1376 {
1377         long sv = 0, mask;
1378
1379         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1380                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1381
1382                 if (ctxt->src.bytes == 2)
1383                         sv = (s16)ctxt->src.val & (s16)mask;
1384                 else if (ctxt->src.bytes == 4)
1385                         sv = (s32)ctxt->src.val & (s32)mask;
1386                 else
1387                         sv = (s64)ctxt->src.val & (s64)mask;
1388
1389                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1390                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1391         }
1392
1393         /* only subword offset */
1394         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1395 }
1396
1397 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1398                          unsigned long addr, void *dest, unsigned size)
1399 {
1400         int rc;
1401         struct read_cache *mc = &ctxt->mem_read;
1402
1403         if (mc->pos < mc->end)
1404                 goto read_cached;
1405
1406         WARN_ON((mc->end + size) >= sizeof(mc->data));
1407
1408         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1409                                       &ctxt->exception);
1410         if (rc != X86EMUL_CONTINUE)
1411                 return rc;
1412
1413         mc->end += size;
1414
1415 read_cached:
1416         memcpy(dest, mc->data + mc->pos, size);
1417         mc->pos += size;
1418         return X86EMUL_CONTINUE;
1419 }
1420
1421 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1422                           struct segmented_address addr,
1423                           void *data,
1424                           unsigned size)
1425 {
1426         int rc;
1427         ulong linear;
1428
1429         rc = linearize(ctxt, addr, size, false, &linear);
1430         if (rc != X86EMUL_CONTINUE)
1431                 return rc;
1432         return read_emulated(ctxt, linear, data, size);
1433 }
1434
1435 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1436                            struct segmented_address addr,
1437                            const void *data,
1438                            unsigned size)
1439 {
1440         int rc;
1441         ulong linear;
1442
1443         rc = linearize(ctxt, addr, size, true, &linear);
1444         if (rc != X86EMUL_CONTINUE)
1445                 return rc;
1446         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1447                                          &ctxt->exception);
1448 }
1449
1450 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1451                              struct segmented_address addr,
1452                              const void *orig_data, const void *data,
1453                              unsigned size)
1454 {
1455         int rc;
1456         ulong linear;
1457
1458         rc = linearize(ctxt, addr, size, true, &linear);
1459         if (rc != X86EMUL_CONTINUE)
1460                 return rc;
1461         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1462                                            size, &ctxt->exception);
1463 }
1464
1465 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1466                            unsigned int size, unsigned short port,
1467                            void *dest)
1468 {
1469         struct read_cache *rc = &ctxt->io_read;
1470
1471         if (rc->pos == rc->end) { /* refill pio read ahead */
1472                 unsigned int in_page, n;
1473                 unsigned int count = ctxt->rep_prefix ?
1474                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1475                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1476                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1477                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1478                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1479                 if (n == 0)
1480                         n = 1;
1481                 rc->pos = rc->end = 0;
1482                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1483                         return 0;
1484                 rc->end = n * size;
1485         }
1486
1487         if (ctxt->rep_prefix && (ctxt->d & String) &&
1488             !(ctxt->eflags & X86_EFLAGS_DF)) {
1489                 ctxt->dst.data = rc->data + rc->pos;
1490                 ctxt->dst.type = OP_MEM_STR;
1491                 ctxt->dst.count = (rc->end - rc->pos) / size;
1492                 rc->pos = rc->end;
1493         } else {
1494                 memcpy(dest, rc->data + rc->pos, size);
1495                 rc->pos += size;
1496         }
1497         return 1;
1498 }
1499
1500 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1501                                      u16 index, struct desc_struct *desc)
1502 {
1503         struct desc_ptr dt;
1504         ulong addr;
1505
1506         ctxt->ops->get_idt(ctxt, &dt);
1507
1508         if (dt.size < index * 8 + 7)
1509                 return emulate_gp(ctxt, index << 3 | 0x2);
1510
1511         addr = dt.address + index * 8;
1512         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1513 }
1514
1515 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1516                                      u16 selector, struct desc_ptr *dt)
1517 {
1518         const struct x86_emulate_ops *ops = ctxt->ops;
1519         u32 base3 = 0;
1520
1521         if (selector & 1 << 2) {
1522                 struct desc_struct desc;
1523                 u16 sel;
1524
1525                 memset (dt, 0, sizeof *dt);
1526                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1527                                       VCPU_SREG_LDTR))
1528                         return;
1529
1530                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1531                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1532         } else
1533                 ops->get_gdt(ctxt, dt);
1534 }
1535
1536 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1537                               u16 selector, ulong *desc_addr_p)
1538 {
1539         struct desc_ptr dt;
1540         u16 index = selector >> 3;
1541         ulong addr;
1542
1543         get_descriptor_table_ptr(ctxt, selector, &dt);
1544
1545         if (dt.size < index * 8 + 7)
1546                 return emulate_gp(ctxt, selector & 0xfffc);
1547
1548         addr = dt.address + index * 8;
1549
1550 #ifdef CONFIG_X86_64
1551         if (addr >> 32 != 0) {
1552                 u64 efer = 0;
1553
1554                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1555                 if (!(efer & EFER_LMA))
1556                         addr &= (u32)-1;
1557         }
1558 #endif
1559
1560         *desc_addr_p = addr;
1561         return X86EMUL_CONTINUE;
1562 }
1563
1564 /* allowed just for 8 bytes segments */
1565 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1566                                    u16 selector, struct desc_struct *desc,
1567                                    ulong *desc_addr_p)
1568 {
1569         int rc;
1570
1571         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1572         if (rc != X86EMUL_CONTINUE)
1573                 return rc;
1574
1575         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1576 }
1577
1578 /* allowed just for 8 bytes segments */
1579 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1580                                     u16 selector, struct desc_struct *desc)
1581 {
1582         int rc;
1583         ulong addr;
1584
1585         rc = get_descriptor_ptr(ctxt, selector, &addr);
1586         if (rc != X86EMUL_CONTINUE)
1587                 return rc;
1588
1589         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1590 }
1591
1592 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1593                                      u16 selector, int seg, u8 cpl,
1594                                      enum x86_transfer_type transfer,
1595                                      struct desc_struct *desc)
1596 {
1597         struct desc_struct seg_desc, old_desc;
1598         u8 dpl, rpl;
1599         unsigned err_vec = GP_VECTOR;
1600         u32 err_code = 0;
1601         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1602         ulong desc_addr;
1603         int ret;
1604         u16 dummy;
1605         u32 base3 = 0;
1606
1607         memset(&seg_desc, 0, sizeof seg_desc);
1608
1609         if (ctxt->mode == X86EMUL_MODE_REAL) {
1610                 /* set real mode segment descriptor (keep limit etc. for
1611                  * unreal mode) */
1612                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1613                 set_desc_base(&seg_desc, selector << 4);
1614                 goto load;
1615         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1616                 /* VM86 needs a clean new segment descriptor */
1617                 set_desc_base(&seg_desc, selector << 4);
1618                 set_desc_limit(&seg_desc, 0xffff);
1619                 seg_desc.type = 3;
1620                 seg_desc.p = 1;
1621                 seg_desc.s = 1;
1622                 seg_desc.dpl = 3;
1623                 goto load;
1624         }
1625
1626         rpl = selector & 3;
1627
1628         /* TR should be in GDT only */
1629         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1630                 goto exception;
1631
1632         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1633         if (null_selector) {
1634                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1635                         goto exception;
1636
1637                 if (seg == VCPU_SREG_SS) {
1638                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1639                                 goto exception;
1640
1641                         /*
1642                          * ctxt->ops->set_segment expects the CPL to be in
1643                          * SS.DPL, so fake an expand-up 32-bit data segment.
1644                          */
1645                         seg_desc.type = 3;
1646                         seg_desc.p = 1;
1647                         seg_desc.s = 1;
1648                         seg_desc.dpl = cpl;
1649                         seg_desc.d = 1;
1650                         seg_desc.g = 1;
1651                 }
1652
1653                 /* Skip all following checks */
1654                 goto load;
1655         }
1656
1657         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1658         if (ret != X86EMUL_CONTINUE)
1659                 return ret;
1660
1661         err_code = selector & 0xfffc;
1662         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1663                                                            GP_VECTOR;
1664
1665         /* can't load system descriptor into segment selector */
1666         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1667                 if (transfer == X86_TRANSFER_CALL_JMP)
1668                         return X86EMUL_UNHANDLEABLE;
1669                 goto exception;
1670         }
1671
1672         dpl = seg_desc.dpl;
1673
1674         switch (seg) {
1675         case VCPU_SREG_SS:
1676                 /*
1677                  * segment is not a writable data segment or segment
1678                  * selector's RPL != CPL or segment selector's RPL != CPL
1679                  */
1680                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1681                         goto exception;
1682                 break;
1683         case VCPU_SREG_CS:
1684                 if (!(seg_desc.type & 8))
1685                         goto exception;
1686
1687                 if (seg_desc.type & 4) {
1688                         /* conforming */
1689                         if (dpl > cpl)
1690                                 goto exception;
1691                 } else {
1692                         /* nonconforming */
1693                         if (rpl > cpl || dpl != cpl)
1694                                 goto exception;
1695                 }
1696                 /* in long-mode d/b must be clear if l is set */
1697                 if (seg_desc.d && seg_desc.l) {
1698                         u64 efer = 0;
1699
1700                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1701                         if (efer & EFER_LMA)
1702                                 goto exception;
1703                 }
1704
1705                 /* CS(RPL) <- CPL */
1706                 selector = (selector & 0xfffc) | cpl;
1707                 break;
1708         case VCPU_SREG_TR:
1709                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1710                         goto exception;
1711                 break;
1712         case VCPU_SREG_LDTR:
1713                 if (seg_desc.s || seg_desc.type != 2)
1714                         goto exception;
1715                 break;
1716         default: /*  DS, ES, FS, or GS */
1717                 /*
1718                  * segment is not a data or readable code segment or
1719                  * ((segment is a data or nonconforming code segment)
1720                  * and (both RPL and CPL > DPL))
1721                  */
1722                 if ((seg_desc.type & 0xa) == 0x8 ||
1723                     (((seg_desc.type & 0xc) != 0xc) &&
1724                      (rpl > dpl && cpl > dpl)))
1725                         goto exception;
1726                 break;
1727         }
1728
1729         if (!seg_desc.p) {
1730                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1731                 goto exception;
1732         }
1733
1734         if (seg_desc.s) {
1735                 /* mark segment as accessed */
1736                 if (!(seg_desc.type & 1)) {
1737                         seg_desc.type |= 1;
1738                         ret = write_segment_descriptor(ctxt, selector,
1739                                                        &seg_desc);
1740                         if (ret != X86EMUL_CONTINUE)
1741                                 return ret;
1742                 }
1743         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1744                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1745                 if (ret != X86EMUL_CONTINUE)
1746                         return ret;
1747                 if (emul_is_noncanonical_address(get_desc_base(&seg_desc) |
1748                                                  ((u64)base3 << 32), ctxt))
1749                         return emulate_gp(ctxt, err_code);
1750         }
1751
1752         if (seg == VCPU_SREG_TR) {
1753                 old_desc = seg_desc;
1754                 seg_desc.type |= 2; /* busy */
1755                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1756                                                   sizeof(seg_desc), &ctxt->exception);
1757                 if (ret != X86EMUL_CONTINUE)
1758                         return ret;
1759         }
1760 load:
1761         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1762         if (desc)
1763                 *desc = seg_desc;
1764         return X86EMUL_CONTINUE;
1765 exception:
1766         return emulate_exception(ctxt, err_vec, err_code, true);
1767 }
1768
1769 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1770                                    u16 selector, int seg)
1771 {
1772         u8 cpl = ctxt->ops->cpl(ctxt);
1773
1774         /*
1775          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1776          * they can load it at CPL<3 (Intel's manual says only LSS can,
1777          * but it's wrong).
1778          *
1779          * However, the Intel manual says that putting IST=1/DPL=3 in
1780          * an interrupt gate will result in SS=3 (the AMD manual instead
1781          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1782          * and only forbid it here.
1783          */
1784         if (seg == VCPU_SREG_SS && selector == 3 &&
1785             ctxt->mode == X86EMUL_MODE_PROT64)
1786                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1787
1788         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1789                                          X86_TRANSFER_NONE, NULL);
1790 }
1791
1792 static void write_register_operand(struct operand *op)
1793 {
1794         return assign_register(op->addr.reg, op->val, op->bytes);
1795 }
1796
1797 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1798 {
1799         switch (op->type) {
1800         case OP_REG:
1801                 write_register_operand(op);
1802                 break;
1803         case OP_MEM:
1804                 if (ctxt->lock_prefix)
1805                         return segmented_cmpxchg(ctxt,
1806                                                  op->addr.mem,
1807                                                  &op->orig_val,
1808                                                  &op->val,
1809                                                  op->bytes);
1810                 else
1811                         return segmented_write(ctxt,
1812                                                op->addr.mem,
1813                                                &op->val,
1814                                                op->bytes);
1815                 break;
1816         case OP_MEM_STR:
1817                 return segmented_write(ctxt,
1818                                        op->addr.mem,
1819                                        op->data,
1820                                        op->bytes * op->count);
1821                 break;
1822         case OP_XMM:
1823                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1824                 break;
1825         case OP_MM:
1826                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1827                 break;
1828         case OP_NONE:
1829                 /* no writeback */
1830                 break;
1831         default:
1832                 break;
1833         }
1834         return X86EMUL_CONTINUE;
1835 }
1836
1837 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1838 {
1839         struct segmented_address addr;
1840
1841         rsp_increment(ctxt, -bytes);
1842         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1843         addr.seg = VCPU_SREG_SS;
1844
1845         return segmented_write(ctxt, addr, data, bytes);
1846 }
1847
1848 static int em_push(struct x86_emulate_ctxt *ctxt)
1849 {
1850         /* Disable writeback. */
1851         ctxt->dst.type = OP_NONE;
1852         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1853 }
1854
1855 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1856                        void *dest, int len)
1857 {
1858         int rc;
1859         struct segmented_address addr;
1860
1861         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1862         addr.seg = VCPU_SREG_SS;
1863         rc = segmented_read(ctxt, addr, dest, len);
1864         if (rc != X86EMUL_CONTINUE)
1865                 return rc;
1866
1867         rsp_increment(ctxt, len);
1868         return rc;
1869 }
1870
1871 static int em_pop(struct x86_emulate_ctxt *ctxt)
1872 {
1873         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1874 }
1875
1876 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1877                         void *dest, int len)
1878 {
1879         int rc;
1880         unsigned long val, change_mask;
1881         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1882         int cpl = ctxt->ops->cpl(ctxt);
1883
1884         rc = emulate_pop(ctxt, &val, len);
1885         if (rc != X86EMUL_CONTINUE)
1886                 return rc;
1887
1888         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1889                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1890                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1891                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1892
1893         switch(ctxt->mode) {
1894         case X86EMUL_MODE_PROT64:
1895         case X86EMUL_MODE_PROT32:
1896         case X86EMUL_MODE_PROT16:
1897                 if (cpl == 0)
1898                         change_mask |= X86_EFLAGS_IOPL;
1899                 if (cpl <= iopl)
1900                         change_mask |= X86_EFLAGS_IF;
1901                 break;
1902         case X86EMUL_MODE_VM86:
1903                 if (iopl < 3)
1904                         return emulate_gp(ctxt, 0);
1905                 change_mask |= X86_EFLAGS_IF;
1906                 break;
1907         default: /* real mode */
1908                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1909                 break;
1910         }
1911
1912         *(unsigned long *)dest =
1913                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1914
1915         return rc;
1916 }
1917
1918 static int em_popf(struct x86_emulate_ctxt *ctxt)
1919 {
1920         ctxt->dst.type = OP_REG;
1921         ctxt->dst.addr.reg = &ctxt->eflags;
1922         ctxt->dst.bytes = ctxt->op_bytes;
1923         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1924 }
1925
1926 static int em_enter(struct x86_emulate_ctxt *ctxt)
1927 {
1928         int rc;
1929         unsigned frame_size = ctxt->src.val;
1930         unsigned nesting_level = ctxt->src2.val & 31;
1931         ulong rbp;
1932
1933         if (nesting_level)
1934                 return X86EMUL_UNHANDLEABLE;
1935
1936         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1937         rc = push(ctxt, &rbp, stack_size(ctxt));
1938         if (rc != X86EMUL_CONTINUE)
1939                 return rc;
1940         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1941                       stack_mask(ctxt));
1942         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1943                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1944                       stack_mask(ctxt));
1945         return X86EMUL_CONTINUE;
1946 }
1947
1948 static int em_leave(struct x86_emulate_ctxt *ctxt)
1949 {
1950         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1951                       stack_mask(ctxt));
1952         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1953 }
1954
1955 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1956 {
1957         int seg = ctxt->src2.val;
1958
1959         ctxt->src.val = get_segment_selector(ctxt, seg);
1960         if (ctxt->op_bytes == 4) {
1961                 rsp_increment(ctxt, -2);
1962                 ctxt->op_bytes = 2;
1963         }
1964
1965         return em_push(ctxt);
1966 }
1967
1968 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1969 {
1970         int seg = ctxt->src2.val;
1971         unsigned long selector;
1972         int rc;
1973
1974         rc = emulate_pop(ctxt, &selector, 2);
1975         if (rc != X86EMUL_CONTINUE)
1976                 return rc;
1977
1978         if (seg == VCPU_SREG_SS)
1979                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1980         if (ctxt->op_bytes > 2)
1981                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1982
1983         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1984         return rc;
1985 }
1986
1987 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1988 {
1989         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1990         int rc = X86EMUL_CONTINUE;
1991         int reg = VCPU_REGS_RAX;
1992
1993         while (reg <= VCPU_REGS_RDI) {
1994                 (reg == VCPU_REGS_RSP) ?
1995                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1996
1997                 rc = em_push(ctxt);
1998                 if (rc != X86EMUL_CONTINUE)
1999                         return rc;
2000
2001                 ++reg;
2002         }
2003
2004         return rc;
2005 }
2006
2007 static int em_pushf(struct x86_emulate_ctxt *ctxt)
2008 {
2009         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2010         return em_push(ctxt);
2011 }
2012
2013 static int em_popa(struct x86_emulate_ctxt *ctxt)
2014 {
2015         int rc = X86EMUL_CONTINUE;
2016         int reg = VCPU_REGS_RDI;
2017         u32 val;
2018
2019         while (reg >= VCPU_REGS_RAX) {
2020                 if (reg == VCPU_REGS_RSP) {
2021                         rsp_increment(ctxt, ctxt->op_bytes);
2022                         --reg;
2023                 }
2024
2025                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2026                 if (rc != X86EMUL_CONTINUE)
2027                         break;
2028                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2029                 --reg;
2030         }
2031         return rc;
2032 }
2033
2034 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2035 {
2036         const struct x86_emulate_ops *ops = ctxt->ops;
2037         int rc;
2038         struct desc_ptr dt;
2039         gva_t cs_addr;
2040         gva_t eip_addr;
2041         u16 cs, eip;
2042
2043         /* TODO: Add limit checks */
2044         ctxt->src.val = ctxt->eflags;
2045         rc = em_push(ctxt);
2046         if (rc != X86EMUL_CONTINUE)
2047                 return rc;
2048
2049         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2050
2051         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2052         rc = em_push(ctxt);
2053         if (rc != X86EMUL_CONTINUE)
2054                 return rc;
2055
2056         ctxt->src.val = ctxt->_eip;
2057         rc = em_push(ctxt);
2058         if (rc != X86EMUL_CONTINUE)
2059                 return rc;
2060
2061         ops->get_idt(ctxt, &dt);
2062
2063         eip_addr = dt.address + (irq << 2);
2064         cs_addr = dt.address + (irq << 2) + 2;
2065
2066         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2067         if (rc != X86EMUL_CONTINUE)
2068                 return rc;
2069
2070         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2071         if (rc != X86EMUL_CONTINUE)
2072                 return rc;
2073
2074         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2075         if (rc != X86EMUL_CONTINUE)
2076                 return rc;
2077
2078         ctxt->_eip = eip;
2079
2080         return rc;
2081 }
2082
2083 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2084 {
2085         int rc;
2086
2087         invalidate_registers(ctxt);
2088         rc = __emulate_int_real(ctxt, irq);
2089         if (rc == X86EMUL_CONTINUE)
2090                 writeback_registers(ctxt);
2091         return rc;
2092 }
2093
2094 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2095 {
2096         switch(ctxt->mode) {
2097         case X86EMUL_MODE_REAL:
2098                 return __emulate_int_real(ctxt, irq);
2099         case X86EMUL_MODE_VM86:
2100         case X86EMUL_MODE_PROT16:
2101         case X86EMUL_MODE_PROT32:
2102         case X86EMUL_MODE_PROT64:
2103         default:
2104                 /* Protected mode interrupts unimplemented yet */
2105                 return X86EMUL_UNHANDLEABLE;
2106         }
2107 }
2108
2109 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2110 {
2111         int rc = X86EMUL_CONTINUE;
2112         unsigned long temp_eip = 0;
2113         unsigned long temp_eflags = 0;
2114         unsigned long cs = 0;
2115         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2116                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2117                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2118                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2119                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2120                              X86_EFLAGS_FIXED;
2121         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2122                                   X86_EFLAGS_VIP;
2123
2124         /* TODO: Add stack limit check */
2125
2126         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2127
2128         if (rc != X86EMUL_CONTINUE)
2129                 return rc;
2130
2131         if (temp_eip & ~0xffff)
2132                 return emulate_gp(ctxt, 0);
2133
2134         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2135
2136         if (rc != X86EMUL_CONTINUE)
2137                 return rc;
2138
2139         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2140
2141         if (rc != X86EMUL_CONTINUE)
2142                 return rc;
2143
2144         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2145
2146         if (rc != X86EMUL_CONTINUE)
2147                 return rc;
2148
2149         ctxt->_eip = temp_eip;
2150
2151         if (ctxt->op_bytes == 4)
2152                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2153         else if (ctxt->op_bytes == 2) {
2154                 ctxt->eflags &= ~0xffff;
2155                 ctxt->eflags |= temp_eflags;
2156         }
2157
2158         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2159         ctxt->eflags |= X86_EFLAGS_FIXED;
2160         ctxt->ops->set_nmi_mask(ctxt, false);
2161
2162         return rc;
2163 }
2164
2165 static int em_iret(struct x86_emulate_ctxt *ctxt)
2166 {
2167         switch(ctxt->mode) {
2168         case X86EMUL_MODE_REAL:
2169                 return emulate_iret_real(ctxt);
2170         case X86EMUL_MODE_VM86:
2171         case X86EMUL_MODE_PROT16:
2172         case X86EMUL_MODE_PROT32:
2173         case X86EMUL_MODE_PROT64:
2174         default:
2175                 /* iret from protected mode unimplemented yet */
2176                 return X86EMUL_UNHANDLEABLE;
2177         }
2178 }
2179
2180 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2181 {
2182         int rc;
2183         unsigned short sel;
2184         struct desc_struct new_desc;
2185         u8 cpl = ctxt->ops->cpl(ctxt);
2186
2187         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2188
2189         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2190                                        X86_TRANSFER_CALL_JMP,
2191                                        &new_desc);
2192         if (rc != X86EMUL_CONTINUE)
2193                 return rc;
2194
2195         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2196         /* Error handling is not implemented. */
2197         if (rc != X86EMUL_CONTINUE)
2198                 return X86EMUL_UNHANDLEABLE;
2199
2200         return rc;
2201 }
2202
2203 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2204 {
2205         return assign_eip_near(ctxt, ctxt->src.val);
2206 }
2207
2208 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2209 {
2210         int rc;
2211         long int old_eip;
2212
2213         old_eip = ctxt->_eip;
2214         rc = assign_eip_near(ctxt, ctxt->src.val);
2215         if (rc != X86EMUL_CONTINUE)
2216                 return rc;
2217         ctxt->src.val = old_eip;
2218         rc = em_push(ctxt);
2219         return rc;
2220 }
2221
2222 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2223 {
2224         u64 old = ctxt->dst.orig_val64;
2225
2226         if (ctxt->dst.bytes == 16)
2227                 return X86EMUL_UNHANDLEABLE;
2228
2229         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2230             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2231                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2232                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2233                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2234         } else {
2235                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2236                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2237
2238                 ctxt->eflags |= X86_EFLAGS_ZF;
2239         }
2240         return X86EMUL_CONTINUE;
2241 }
2242
2243 static int em_ret(struct x86_emulate_ctxt *ctxt)
2244 {
2245         int rc;
2246         unsigned long eip;
2247
2248         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2249         if (rc != X86EMUL_CONTINUE)
2250                 return rc;
2251
2252         return assign_eip_near(ctxt, eip);
2253 }
2254
2255 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2256 {
2257         int rc;
2258         unsigned long eip, cs;
2259         int cpl = ctxt->ops->cpl(ctxt);
2260         struct desc_struct new_desc;
2261
2262         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2263         if (rc != X86EMUL_CONTINUE)
2264                 return rc;
2265         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2266         if (rc != X86EMUL_CONTINUE)
2267                 return rc;
2268         /* Outer-privilege level return is not implemented */
2269         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2270                 return X86EMUL_UNHANDLEABLE;
2271         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2272                                        X86_TRANSFER_RET,
2273                                        &new_desc);
2274         if (rc != X86EMUL_CONTINUE)
2275                 return rc;
2276         rc = assign_eip_far(ctxt, eip, &new_desc);
2277         /* Error handling is not implemented. */
2278         if (rc != X86EMUL_CONTINUE)
2279                 return X86EMUL_UNHANDLEABLE;
2280
2281         return rc;
2282 }
2283
2284 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2285 {
2286         int rc;
2287
2288         rc = em_ret_far(ctxt);
2289         if (rc != X86EMUL_CONTINUE)
2290                 return rc;
2291         rsp_increment(ctxt, ctxt->src.val);
2292         return X86EMUL_CONTINUE;
2293 }
2294
2295 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2296 {
2297         /* Save real source value, then compare EAX against destination. */
2298         ctxt->dst.orig_val = ctxt->dst.val;
2299         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2300         ctxt->src.orig_val = ctxt->src.val;
2301         ctxt->src.val = ctxt->dst.orig_val;
2302         fastop(ctxt, em_cmp);
2303
2304         if (ctxt->eflags & X86_EFLAGS_ZF) {
2305                 /* Success: write back to memory; no update of EAX */
2306                 ctxt->src.type = OP_NONE;
2307                 ctxt->dst.val = ctxt->src.orig_val;
2308         } else {
2309                 /* Failure: write the value we saw to EAX. */
2310                 ctxt->src.type = OP_REG;
2311                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2312                 ctxt->src.val = ctxt->dst.orig_val;
2313                 /* Create write-cycle to dest by writing the same value */
2314                 ctxt->dst.val = ctxt->dst.orig_val;
2315         }
2316         return X86EMUL_CONTINUE;
2317 }
2318
2319 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2320 {
2321         int seg = ctxt->src2.val;
2322         unsigned short sel;
2323         int rc;
2324
2325         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2326
2327         rc = load_segment_descriptor(ctxt, sel, seg);
2328         if (rc != X86EMUL_CONTINUE)
2329                 return rc;
2330
2331         ctxt->dst.val = ctxt->src.val;
2332         return rc;
2333 }
2334
2335 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2336 {
2337 #ifdef CONFIG_X86_64
2338         u32 eax, ebx, ecx, edx;
2339
2340         eax = 0x80000001;
2341         ecx = 0;
2342         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2343         return edx & bit(X86_FEATURE_LM);
2344 #else
2345         return false;
2346 #endif
2347 }
2348
2349 #define GET_SMSTATE(type, smbase, offset)                                 \
2350         ({                                                                \
2351          type __val;                                                      \
2352          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2353                                       sizeof(__val));                     \
2354          if (r != X86EMUL_CONTINUE)                                       \
2355                  return X86EMUL_UNHANDLEABLE;                             \
2356          __val;                                                           \
2357         })
2358
2359 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2360 {
2361         desc->g    = (flags >> 23) & 1;
2362         desc->d    = (flags >> 22) & 1;
2363         desc->l    = (flags >> 21) & 1;
2364         desc->avl  = (flags >> 20) & 1;
2365         desc->p    = (flags >> 15) & 1;
2366         desc->dpl  = (flags >> 13) & 3;
2367         desc->s    = (flags >> 12) & 1;
2368         desc->type = (flags >>  8) & 15;
2369 }
2370
2371 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2372 {
2373         struct desc_struct desc;
2374         int offset;
2375         u16 selector;
2376
2377         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2378
2379         if (n < 3)
2380                 offset = 0x7f84 + n * 12;
2381         else
2382                 offset = 0x7f2c + (n - 3) * 12;
2383
2384         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2385         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2386         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2387         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2388         return X86EMUL_CONTINUE;
2389 }
2390
2391 #ifdef CONFIG_X86_64
2392 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2393 {
2394         struct desc_struct desc;
2395         int offset;
2396         u16 selector;
2397         u32 base3;
2398
2399         offset = 0x7e00 + n * 16;
2400
2401         selector =                GET_SMSTATE(u16, smbase, offset);
2402         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2403         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2404         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2405         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2406
2407         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2408         return X86EMUL_CONTINUE;
2409 }
2410 #endif
2411
2412 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2413                                     u64 cr0, u64 cr3, u64 cr4)
2414 {
2415         int bad;
2416         u64 pcid;
2417
2418         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2419         pcid = 0;
2420         if (cr4 & X86_CR4_PCIDE) {
2421                 pcid = cr3 & 0xfff;
2422                 cr3 &= ~0xfff;
2423         }
2424
2425         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2426         if (bad)
2427                 return X86EMUL_UNHANDLEABLE;
2428
2429         /*
2430          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2431          * Then enable protected mode.  However, PCID cannot be enabled
2432          * if EFER.LMA=0, so set it separately.
2433          */
2434         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2435         if (bad)
2436                 return X86EMUL_UNHANDLEABLE;
2437
2438         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2439         if (bad)
2440                 return X86EMUL_UNHANDLEABLE;
2441
2442         if (cr4 & X86_CR4_PCIDE) {
2443                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2444                 if (bad)
2445                         return X86EMUL_UNHANDLEABLE;
2446                 if (pcid) {
2447                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2448                         if (bad)
2449                                 return X86EMUL_UNHANDLEABLE;
2450                 }
2451
2452         }
2453
2454         return X86EMUL_CONTINUE;
2455 }
2456
2457 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2458 {
2459         struct desc_struct desc;
2460         struct desc_ptr dt;
2461         u16 selector;
2462         u32 val, cr0, cr3, cr4;
2463         int i;
2464
2465         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2466         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2467         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2468         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2469
2470         for (i = 0; i < 8; i++)
2471                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2472
2473         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2474         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2475         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2476         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2477
2478         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2479         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2480         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2481         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2482         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2483
2484         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2485         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2486         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2487         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2488         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2489
2490         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2491         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2492         ctxt->ops->set_gdt(ctxt, &dt);
2493
2494         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2495         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2496         ctxt->ops->set_idt(ctxt, &dt);
2497
2498         for (i = 0; i < 6; i++) {
2499                 int r = rsm_load_seg_32(ctxt, smbase, i);
2500                 if (r != X86EMUL_CONTINUE)
2501                         return r;
2502         }
2503
2504         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2505
2506         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2507
2508         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2509 }
2510
2511 #ifdef CONFIG_X86_64
2512 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2513 {
2514         struct desc_struct desc;
2515         struct desc_ptr dt;
2516         u64 val, cr0, cr3, cr4;
2517         u32 base3;
2518         u16 selector;
2519         int i, r;
2520
2521         for (i = 0; i < 16; i++)
2522                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2523
2524         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2525         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2526
2527         val = GET_SMSTATE(u32, smbase, 0x7f68);
2528         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2529         val = GET_SMSTATE(u32, smbase, 0x7f60);
2530         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2531
2532         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2533         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2534         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2535         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2536         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2537         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2538
2539         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2540         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2541         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2542         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2543         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2544         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2545
2546         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2547         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2548         ctxt->ops->set_idt(ctxt, &dt);
2549
2550         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2551         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2552         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2553         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2554         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2555         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2556
2557         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2558         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2559         ctxt->ops->set_gdt(ctxt, &dt);
2560
2561         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2562         if (r != X86EMUL_CONTINUE)
2563                 return r;
2564
2565         for (i = 0; i < 6; i++) {
2566                 r = rsm_load_seg_64(ctxt, smbase, i);
2567                 if (r != X86EMUL_CONTINUE)
2568                         return r;
2569         }
2570
2571         return X86EMUL_CONTINUE;
2572 }
2573 #endif
2574
2575 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2576 {
2577         unsigned long cr0, cr4, efer;
2578         u64 smbase;
2579         int ret;
2580
2581         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2582                 return emulate_ud(ctxt);
2583
2584         /*
2585          * Get back to real mode, to prepare a safe state in which to load
2586          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2587          * supports long mode.
2588          */
2589         if (emulator_has_longmode(ctxt)) {
2590                 struct desc_struct cs_desc;
2591
2592                 /* Zero CR4.PCIDE before CR0.PG.  */
2593                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2594                 if (cr4 & X86_CR4_PCIDE)
2595                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2596
2597                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2598                 memset(&cs_desc, 0, sizeof(cs_desc));
2599                 cs_desc.type = 0xb;
2600                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2601                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2602         }
2603
2604         /* For the 64-bit case, this will clear EFER.LMA.  */
2605         cr0 = ctxt->ops->get_cr(ctxt, 0);
2606         if (cr0 & X86_CR0_PE)
2607                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2608
2609         if (emulator_has_longmode(ctxt)) {
2610                 /* Clear CR4.PAE before clearing EFER.LME. */
2611                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2612                 if (cr4 & X86_CR4_PAE)
2613                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2614
2615                 /* And finally go back to 32-bit mode.  */
2616                 efer = 0;
2617                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2618         }
2619
2620         smbase = ctxt->ops->get_smbase(ctxt);
2621
2622         /*
2623          * Give pre_leave_smm() a chance to make ISA-specific changes to the
2624          * vCPU state (e.g. enter guest mode) before loading state from the SMM
2625          * state-save area.
2626          */
2627         if (ctxt->ops->pre_leave_smm(ctxt, smbase))
2628                 return X86EMUL_UNHANDLEABLE;
2629
2630 #ifdef CONFIG_X86_64
2631         if (emulator_has_longmode(ctxt))
2632                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2633         else
2634 #endif
2635                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2636
2637         if (ret != X86EMUL_CONTINUE) {
2638                 /* FIXME: should triple fault */
2639                 return X86EMUL_UNHANDLEABLE;
2640         }
2641
2642         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2643                 ctxt->ops->set_nmi_mask(ctxt, false);
2644
2645         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2646                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2647         return X86EMUL_CONTINUE;
2648 }
2649
2650 static void
2651 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2652                         struct desc_struct *cs, struct desc_struct *ss)
2653 {
2654         cs->l = 0;              /* will be adjusted later */
2655         set_desc_base(cs, 0);   /* flat segment */
2656         cs->g = 1;              /* 4kb granularity */
2657         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2658         cs->type = 0x0b;        /* Read, Execute, Accessed */
2659         cs->s = 1;
2660         cs->dpl = 0;            /* will be adjusted later */
2661         cs->p = 1;
2662         cs->d = 1;
2663         cs->avl = 0;
2664
2665         set_desc_base(ss, 0);   /* flat segment */
2666         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2667         ss->g = 1;              /* 4kb granularity */
2668         ss->s = 1;
2669         ss->type = 0x03;        /* Read/Write, Accessed */
2670         ss->d = 1;              /* 32bit stack segment */
2671         ss->dpl = 0;
2672         ss->p = 1;
2673         ss->l = 0;
2674         ss->avl = 0;
2675 }
2676
2677 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2678 {
2679         u32 eax, ebx, ecx, edx;
2680
2681         eax = ecx = 0;
2682         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2683         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2684                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2685                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2686 }
2687
2688 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2689 {
2690         const struct x86_emulate_ops *ops = ctxt->ops;
2691         u32 eax, ebx, ecx, edx;
2692
2693         /*
2694          * syscall should always be enabled in longmode - so only become
2695          * vendor specific (cpuid) if other modes are active...
2696          */
2697         if (ctxt->mode == X86EMUL_MODE_PROT64)
2698                 return true;
2699
2700         eax = 0x00000000;
2701         ecx = 0x00000000;
2702         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
2703         /*
2704          * Intel ("GenuineIntel")
2705          * remark: Intel CPUs only support "syscall" in 64bit
2706          * longmode. Also an 64bit guest with a
2707          * 32bit compat-app running will #UD !! While this
2708          * behaviour can be fixed (by emulating) into AMD
2709          * response - CPUs of AMD can't behave like Intel.
2710          */
2711         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2712             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2713             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2714                 return false;
2715
2716         /* AMD ("AuthenticAMD") */
2717         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2718             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2719             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2720                 return true;
2721
2722         /* AMD ("AMDisbetter!") */
2723         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2724             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2725             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2726                 return true;
2727
2728         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2729         return false;
2730 }
2731
2732 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2733 {
2734         const struct x86_emulate_ops *ops = ctxt->ops;
2735         struct desc_struct cs, ss;
2736         u64 msr_data;
2737         u16 cs_sel, ss_sel;
2738         u64 efer = 0;
2739
2740         /* syscall is not available in real mode */
2741         if (ctxt->mode == X86EMUL_MODE_REAL ||
2742             ctxt->mode == X86EMUL_MODE_VM86)
2743                 return emulate_ud(ctxt);
2744
2745         if (!(em_syscall_is_enabled(ctxt)))
2746                 return emulate_ud(ctxt);
2747
2748         ops->get_msr(ctxt, MSR_EFER, &efer);
2749         setup_syscalls_segments(ctxt, &cs, &ss);
2750
2751         if (!(efer & EFER_SCE))
2752                 return emulate_ud(ctxt);
2753
2754         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2755         msr_data >>= 32;
2756         cs_sel = (u16)(msr_data & 0xfffc);
2757         ss_sel = (u16)(msr_data + 8);
2758
2759         if (efer & EFER_LMA) {
2760                 cs.d = 0;
2761                 cs.l = 1;
2762         }
2763         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2764         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2765
2766         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2767         if (efer & EFER_LMA) {
2768 #ifdef CONFIG_X86_64
2769                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2770
2771                 ops->get_msr(ctxt,
2772                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2773                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2774                 ctxt->_eip = msr_data;
2775
2776                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2777                 ctxt->eflags &= ~msr_data;
2778                 ctxt->eflags |= X86_EFLAGS_FIXED;
2779 #endif
2780         } else {
2781                 /* legacy mode */
2782                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2783                 ctxt->_eip = (u32)msr_data;
2784
2785                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2786         }
2787
2788         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2789         return X86EMUL_CONTINUE;
2790 }
2791
2792 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2793 {
2794         const struct x86_emulate_ops *ops = ctxt->ops;
2795         struct desc_struct cs, ss;
2796         u64 msr_data;
2797         u16 cs_sel, ss_sel;
2798         u64 efer = 0;
2799
2800         ops->get_msr(ctxt, MSR_EFER, &efer);
2801         /* inject #GP if in real mode */
2802         if (ctxt->mode == X86EMUL_MODE_REAL)
2803                 return emulate_gp(ctxt, 0);
2804
2805         /*
2806          * Not recognized on AMD in compat mode (but is recognized in legacy
2807          * mode).
2808          */
2809         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2810             && !vendor_intel(ctxt))
2811                 return emulate_ud(ctxt);
2812
2813         /* sysenter/sysexit have not been tested in 64bit mode. */
2814         if (ctxt->mode == X86EMUL_MODE_PROT64)
2815                 return X86EMUL_UNHANDLEABLE;
2816
2817         setup_syscalls_segments(ctxt, &cs, &ss);
2818
2819         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2820         if ((msr_data & 0xfffc) == 0x0)
2821                 return emulate_gp(ctxt, 0);
2822
2823         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2824         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2825         ss_sel = cs_sel + 8;
2826         if (efer & EFER_LMA) {
2827                 cs.d = 0;
2828                 cs.l = 1;
2829         }
2830
2831         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2832         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2833
2834         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2835         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2836
2837         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2838         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2839                                                               (u32)msr_data;
2840
2841         return X86EMUL_CONTINUE;
2842 }
2843
2844 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2845 {
2846         const struct x86_emulate_ops *ops = ctxt->ops;
2847         struct desc_struct cs, ss;
2848         u64 msr_data, rcx, rdx;
2849         int usermode;
2850         u16 cs_sel = 0, ss_sel = 0;
2851
2852         /* inject #GP if in real mode or Virtual 8086 mode */
2853         if (ctxt->mode == X86EMUL_MODE_REAL ||
2854             ctxt->mode == X86EMUL_MODE_VM86)
2855                 return emulate_gp(ctxt, 0);
2856
2857         setup_syscalls_segments(ctxt, &cs, &ss);
2858
2859         if ((ctxt->rex_prefix & 0x8) != 0x0)
2860                 usermode = X86EMUL_MODE_PROT64;
2861         else
2862                 usermode = X86EMUL_MODE_PROT32;
2863
2864         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2865         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2866
2867         cs.dpl = 3;
2868         ss.dpl = 3;
2869         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2870         switch (usermode) {
2871         case X86EMUL_MODE_PROT32:
2872                 cs_sel = (u16)(msr_data + 16);
2873                 if ((msr_data & 0xfffc) == 0x0)
2874                         return emulate_gp(ctxt, 0);
2875                 ss_sel = (u16)(msr_data + 24);
2876                 rcx = (u32)rcx;
2877                 rdx = (u32)rdx;
2878                 break;
2879         case X86EMUL_MODE_PROT64:
2880                 cs_sel = (u16)(msr_data + 32);
2881                 if (msr_data == 0x0)
2882                         return emulate_gp(ctxt, 0);
2883                 ss_sel = cs_sel + 8;
2884                 cs.d = 0;
2885                 cs.l = 1;
2886                 if (emul_is_noncanonical_address(rcx, ctxt) ||
2887                     emul_is_noncanonical_address(rdx, ctxt))
2888                         return emulate_gp(ctxt, 0);
2889                 break;
2890         }
2891         cs_sel |= SEGMENT_RPL_MASK;
2892         ss_sel |= SEGMENT_RPL_MASK;
2893
2894         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2895         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2896
2897         ctxt->_eip = rdx;
2898         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2899
2900         return X86EMUL_CONTINUE;
2901 }
2902
2903 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2904 {
2905         int iopl;
2906         if (ctxt->mode == X86EMUL_MODE_REAL)
2907                 return false;
2908         if (ctxt->mode == X86EMUL_MODE_VM86)
2909                 return true;
2910         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2911         return ctxt->ops->cpl(ctxt) > iopl;
2912 }
2913
2914 #define VMWARE_PORT_VMPORT      (0x5658)
2915 #define VMWARE_PORT_VMRPC       (0x5659)
2916
2917 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2918                                             u16 port, u16 len)
2919 {
2920         const struct x86_emulate_ops *ops = ctxt->ops;
2921         struct desc_struct tr_seg;
2922         u32 base3;
2923         int r;
2924         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2925         unsigned mask = (1 << len) - 1;
2926         unsigned long base;
2927
2928         /*
2929          * VMware allows access to these ports even if denied
2930          * by TSS I/O permission bitmap. Mimic behavior.
2931          */
2932         if (enable_vmware_backdoor &&
2933             ((port == VMWARE_PORT_VMPORT) || (port == VMWARE_PORT_VMRPC)))
2934                 return true;
2935
2936         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2937         if (!tr_seg.p)
2938                 return false;
2939         if (desc_limit_scaled(&tr_seg) < 103)
2940                 return false;
2941         base = get_desc_base(&tr_seg);
2942 #ifdef CONFIG_X86_64
2943         base |= ((u64)base3) << 32;
2944 #endif
2945         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2946         if (r != X86EMUL_CONTINUE)
2947                 return false;
2948         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2949                 return false;
2950         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2951         if (r != X86EMUL_CONTINUE)
2952                 return false;
2953         if ((perm >> bit_idx) & mask)
2954                 return false;
2955         return true;
2956 }
2957
2958 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2959                                  u16 port, u16 len)
2960 {
2961         if (ctxt->perm_ok)
2962                 return true;
2963
2964         if (emulator_bad_iopl(ctxt))
2965                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2966                         return false;
2967
2968         ctxt->perm_ok = true;
2969
2970         return true;
2971 }
2972
2973 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2974 {
2975         /*
2976          * Intel CPUs mask the counter and pointers in quite strange
2977          * manner when ECX is zero due to REP-string optimizations.
2978          */
2979 #ifdef CONFIG_X86_64
2980         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2981                 return;
2982
2983         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2984
2985         switch (ctxt->b) {
2986         case 0xa4:      /* movsb */
2987         case 0xa5:      /* movsd/w */
2988                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2989                 /* fall through */
2990         case 0xaa:      /* stosb */
2991         case 0xab:      /* stosd/w */
2992                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2993         }
2994 #endif
2995 }
2996
2997 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2998                                 struct tss_segment_16 *tss)
2999 {
3000         tss->ip = ctxt->_eip;
3001         tss->flag = ctxt->eflags;
3002         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
3003         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
3004         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
3005         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
3006         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
3007         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
3008         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
3009         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
3010
3011         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3012         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3013         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3014         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3015         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
3016 }
3017
3018 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
3019                                  struct tss_segment_16 *tss)
3020 {
3021         int ret;
3022         u8 cpl;
3023
3024         ctxt->_eip = tss->ip;
3025         ctxt->eflags = tss->flag | 2;
3026         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
3027         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
3028         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
3029         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
3030         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
3031         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
3032         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
3033         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
3034
3035         /*
3036          * SDM says that segment selectors are loaded before segment
3037          * descriptors
3038          */
3039         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3040         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3041         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3042         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3043         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3044
3045         cpl = tss->cs & 3;
3046
3047         /*
3048          * Now load segment descriptors. If fault happens at this stage
3049          * it is handled in a context of new task
3050          */
3051         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3052                                         X86_TRANSFER_TASK_SWITCH, NULL);
3053         if (ret != X86EMUL_CONTINUE)
3054                 return ret;
3055         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3056                                         X86_TRANSFER_TASK_SWITCH, NULL);
3057         if (ret != X86EMUL_CONTINUE)
3058                 return ret;
3059         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3060                                         X86_TRANSFER_TASK_SWITCH, NULL);
3061         if (ret != X86EMUL_CONTINUE)
3062                 return ret;
3063         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3064                                         X86_TRANSFER_TASK_SWITCH, NULL);
3065         if (ret != X86EMUL_CONTINUE)
3066                 return ret;
3067         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3068                                         X86_TRANSFER_TASK_SWITCH, NULL);
3069         if (ret != X86EMUL_CONTINUE)
3070                 return ret;
3071
3072         return X86EMUL_CONTINUE;
3073 }
3074
3075 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3076                           u16 tss_selector, u16 old_tss_sel,
3077                           ulong old_tss_base, struct desc_struct *new_desc)
3078 {
3079         struct tss_segment_16 tss_seg;
3080         int ret;
3081         u32 new_tss_base = get_desc_base(new_desc);
3082
3083         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3084         if (ret != X86EMUL_CONTINUE)
3085                 return ret;
3086
3087         save_state_to_tss16(ctxt, &tss_seg);
3088
3089         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3090         if (ret != X86EMUL_CONTINUE)
3091                 return ret;
3092
3093         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3094         if (ret != X86EMUL_CONTINUE)
3095                 return ret;
3096
3097         if (old_tss_sel != 0xffff) {
3098                 tss_seg.prev_task_link = old_tss_sel;
3099
3100                 ret = linear_write_system(ctxt, new_tss_base,
3101                                           &tss_seg.prev_task_link,
3102                                           sizeof tss_seg.prev_task_link);
3103                 if (ret != X86EMUL_CONTINUE)
3104                         return ret;
3105         }
3106
3107         return load_state_from_tss16(ctxt, &tss_seg);
3108 }
3109
3110 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3111                                 struct tss_segment_32 *tss)
3112 {
3113         /* CR3 and ldt selector are not saved intentionally */
3114         tss->eip = ctxt->_eip;
3115         tss->eflags = ctxt->eflags;
3116         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3117         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3118         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3119         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3120         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3121         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3122         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3123         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3124
3125         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3126         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3127         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3128         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3129         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3130         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3131 }
3132
3133 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3134                                  struct tss_segment_32 *tss)
3135 {
3136         int ret;
3137         u8 cpl;
3138
3139         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3140                 return emulate_gp(ctxt, 0);
3141         ctxt->_eip = tss->eip;
3142         ctxt->eflags = tss->eflags | 2;
3143
3144         /* General purpose registers */
3145         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3146         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3147         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3148         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3149         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3150         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3151         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3152         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3153
3154         /*
3155          * SDM says that segment selectors are loaded before segment
3156          * descriptors.  This is important because CPL checks will
3157          * use CS.RPL.
3158          */
3159         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3160         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3161         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3162         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3163         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3164         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3165         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3166
3167         /*
3168          * If we're switching between Protected Mode and VM86, we need to make
3169          * sure to update the mode before loading the segment descriptors so
3170          * that the selectors are interpreted correctly.
3171          */
3172         if (ctxt->eflags & X86_EFLAGS_VM) {
3173                 ctxt->mode = X86EMUL_MODE_VM86;
3174                 cpl = 3;
3175         } else {
3176                 ctxt->mode = X86EMUL_MODE_PROT32;
3177                 cpl = tss->cs & 3;
3178         }
3179
3180         /*
3181          * Now load segment descriptors. If fault happenes at this stage
3182          * it is handled in a context of new task
3183          */
3184         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3185                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3186         if (ret != X86EMUL_CONTINUE)
3187                 return ret;
3188         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3189                                         X86_TRANSFER_TASK_SWITCH, NULL);
3190         if (ret != X86EMUL_CONTINUE)
3191                 return ret;
3192         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3193                                         X86_TRANSFER_TASK_SWITCH, NULL);
3194         if (ret != X86EMUL_CONTINUE)
3195                 return ret;
3196         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3197                                         X86_TRANSFER_TASK_SWITCH, NULL);
3198         if (ret != X86EMUL_CONTINUE)
3199                 return ret;
3200         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3201                                         X86_TRANSFER_TASK_SWITCH, NULL);
3202         if (ret != X86EMUL_CONTINUE)
3203                 return ret;
3204         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3205                                         X86_TRANSFER_TASK_SWITCH, NULL);
3206         if (ret != X86EMUL_CONTINUE)
3207                 return ret;
3208         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3209                                         X86_TRANSFER_TASK_SWITCH, NULL);
3210
3211         return ret;
3212 }
3213
3214 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3215                           u16 tss_selector, u16 old_tss_sel,
3216                           ulong old_tss_base, struct desc_struct *new_desc)
3217 {
3218         struct tss_segment_32 tss_seg;
3219         int ret;
3220         u32 new_tss_base = get_desc_base(new_desc);
3221         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3222         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3223
3224         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3225         if (ret != X86EMUL_CONTINUE)
3226                 return ret;
3227
3228         save_state_to_tss32(ctxt, &tss_seg);
3229
3230         /* Only GP registers and segment selectors are saved */
3231         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3232                                   ldt_sel_offset - eip_offset);
3233         if (ret != X86EMUL_CONTINUE)
3234                 return ret;
3235
3236         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3237         if (ret != X86EMUL_CONTINUE)
3238                 return ret;
3239
3240         if (old_tss_sel != 0xffff) {
3241                 tss_seg.prev_task_link = old_tss_sel;
3242
3243                 ret = linear_write_system(ctxt, new_tss_base,
3244                                           &tss_seg.prev_task_link,
3245                                           sizeof tss_seg.prev_task_link);
3246                 if (ret != X86EMUL_CONTINUE)
3247                         return ret;
3248         }
3249
3250         return load_state_from_tss32(ctxt, &tss_seg);
3251 }
3252
3253 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3254                                    u16 tss_selector, int idt_index, int reason,
3255                                    bool has_error_code, u32 error_code)
3256 {
3257         const struct x86_emulate_ops *ops = ctxt->ops;
3258         struct desc_struct curr_tss_desc, next_tss_desc;
3259         int ret;
3260         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3261         ulong old_tss_base =
3262                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3263         u32 desc_limit;
3264         ulong desc_addr, dr7;
3265
3266         /* FIXME: old_tss_base == ~0 ? */
3267
3268         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3269         if (ret != X86EMUL_CONTINUE)
3270                 return ret;
3271         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3272         if (ret != X86EMUL_CONTINUE)
3273                 return ret;
3274
3275         /* FIXME: check that next_tss_desc is tss */
3276
3277         /*
3278          * Check privileges. The three cases are task switch caused by...
3279          *
3280          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3281          * 2. Exception/IRQ/iret: No check is performed
3282          * 3. jmp/call to TSS/task-gate: No check is performed since the
3283          *    hardware checks it before exiting.
3284          */
3285         if (reason == TASK_SWITCH_GATE) {
3286                 if (idt_index != -1) {
3287                         /* Software interrupts */
3288                         struct desc_struct task_gate_desc;
3289                         int dpl;
3290
3291                         ret = read_interrupt_descriptor(ctxt, idt_index,
3292                                                         &task_gate_desc);
3293                         if (ret != X86EMUL_CONTINUE)
3294                                 return ret;
3295
3296                         dpl = task_gate_desc.dpl;
3297                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3298                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3299                 }
3300         }
3301
3302         desc_limit = desc_limit_scaled(&next_tss_desc);
3303         if (!next_tss_desc.p ||
3304             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3305              desc_limit < 0x2b)) {
3306                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3307         }
3308
3309         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3310                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3311                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3312         }
3313
3314         if (reason == TASK_SWITCH_IRET)
3315                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3316
3317         /* set back link to prev task only if NT bit is set in eflags
3318            note that old_tss_sel is not used after this point */
3319         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3320                 old_tss_sel = 0xffff;
3321
3322         if (next_tss_desc.type & 8)
3323                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3324                                      old_tss_base, &next_tss_desc);
3325         else
3326                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3327                                      old_tss_base, &next_tss_desc);
3328         if (ret != X86EMUL_CONTINUE)
3329                 return ret;
3330
3331         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3332                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3333
3334         if (reason != TASK_SWITCH_IRET) {
3335                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3336                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3337         }
3338
3339         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3340         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3341
3342         if (has_error_code) {
3343                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3344                 ctxt->lock_prefix = 0;
3345                 ctxt->src.val = (unsigned long) error_code;
3346                 ret = em_push(ctxt);
3347         }
3348
3349         ops->get_dr(ctxt, 7, &dr7);
3350         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3351
3352         return ret;
3353 }
3354
3355 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3356                          u16 tss_selector, int idt_index, int reason,
3357                          bool has_error_code, u32 error_code)
3358 {
3359         int rc;
3360
3361         invalidate_registers(ctxt);
3362         ctxt->_eip = ctxt->eip;
3363         ctxt->dst.type = OP_NONE;
3364
3365         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3366                                      has_error_code, error_code);
3367
3368         if (rc == X86EMUL_CONTINUE) {
3369                 ctxt->eip = ctxt->_eip;
3370                 writeback_registers(ctxt);
3371         }
3372
3373         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3374 }
3375
3376 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3377                 struct operand *op)
3378 {
3379         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3380
3381         register_address_increment(ctxt, reg, df * op->bytes);
3382         op->addr.mem.ea = register_address(ctxt, reg);
3383 }
3384
3385 static int em_das(struct x86_emulate_ctxt *ctxt)
3386 {
3387         u8 al, old_al;
3388         bool af, cf, old_cf;
3389
3390         cf = ctxt->eflags & X86_EFLAGS_CF;
3391         al = ctxt->dst.val;
3392
3393         old_al = al;
3394         old_cf = cf;
3395         cf = false;
3396         af = ctxt->eflags & X86_EFLAGS_AF;
3397         if ((al & 0x0f) > 9 || af) {
3398                 al -= 6;
3399                 cf = old_cf | (al >= 250);
3400                 af = true;
3401         } else {
3402                 af = false;
3403         }
3404         if (old_al > 0x99 || old_cf) {
3405                 al -= 0x60;
3406                 cf = true;
3407         }
3408
3409         ctxt->dst.val = al;
3410         /* Set PF, ZF, SF */
3411         ctxt->src.type = OP_IMM;
3412         ctxt->src.val = 0;
3413         ctxt->src.bytes = 1;
3414         fastop(ctxt, em_or);
3415         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3416         if (cf)
3417                 ctxt->eflags |= X86_EFLAGS_CF;
3418         if (af)
3419                 ctxt->eflags |= X86_EFLAGS_AF;
3420         return X86EMUL_CONTINUE;
3421 }
3422
3423 static int em_aam(struct x86_emulate_ctxt *ctxt)
3424 {
3425         u8 al, ah;
3426
3427         if (ctxt->src.val == 0)
3428                 return emulate_de(ctxt);
3429
3430         al = ctxt->dst.val & 0xff;
3431         ah = al / ctxt->src.val;
3432         al %= ctxt->src.val;
3433
3434         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3435
3436         /* Set PF, ZF, SF */
3437         ctxt->src.type = OP_IMM;
3438         ctxt->src.val = 0;
3439         ctxt->src.bytes = 1;
3440         fastop(ctxt, em_or);
3441
3442         return X86EMUL_CONTINUE;
3443 }
3444
3445 static int em_aad(struct x86_emulate_ctxt *ctxt)
3446 {
3447         u8 al = ctxt->dst.val & 0xff;
3448         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3449
3450         al = (al + (ah * ctxt->src.val)) & 0xff;
3451
3452         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3453
3454         /* Set PF, ZF, SF */
3455         ctxt->src.type = OP_IMM;
3456         ctxt->src.val = 0;
3457         ctxt->src.bytes = 1;
3458         fastop(ctxt, em_or);
3459
3460         return X86EMUL_CONTINUE;
3461 }
3462
3463 static int em_call(struct x86_emulate_ctxt *ctxt)
3464 {
3465         int rc;
3466         long rel = ctxt->src.val;
3467
3468         ctxt->src.val = (unsigned long)ctxt->_eip;
3469         rc = jmp_rel(ctxt, rel);
3470         if (rc != X86EMUL_CONTINUE)
3471                 return rc;
3472         return em_push(ctxt);
3473 }
3474
3475 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3476 {
3477         u16 sel, old_cs;
3478         ulong old_eip;
3479         int rc;
3480         struct desc_struct old_desc, new_desc;
3481         const struct x86_emulate_ops *ops = ctxt->ops;
3482         int cpl = ctxt->ops->cpl(ctxt);
3483         enum x86emul_mode prev_mode = ctxt->mode;
3484
3485         old_eip = ctxt->_eip;
3486         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3487
3488         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3489         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3490                                        X86_TRANSFER_CALL_JMP, &new_desc);
3491         if (rc != X86EMUL_CONTINUE)
3492                 return rc;
3493
3494         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3495         if (rc != X86EMUL_CONTINUE)
3496                 goto fail;
3497
3498         ctxt->src.val = old_cs;
3499         rc = em_push(ctxt);
3500         if (rc != X86EMUL_CONTINUE)
3501                 goto fail;
3502
3503         ctxt->src.val = old_eip;
3504         rc = em_push(ctxt);
3505         /* If we failed, we tainted the memory, but the very least we should
3506            restore cs */
3507         if (rc != X86EMUL_CONTINUE) {
3508                 pr_warn_once("faulting far call emulation tainted memory\n");
3509                 goto fail;
3510         }
3511         return rc;
3512 fail:
3513         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3514         ctxt->mode = prev_mode;
3515         return rc;
3516
3517 }
3518
3519 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3520 {
3521         int rc;
3522         unsigned long eip;
3523
3524         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3525         if (rc != X86EMUL_CONTINUE)
3526                 return rc;
3527         rc = assign_eip_near(ctxt, eip);
3528         if (rc != X86EMUL_CONTINUE)
3529                 return rc;
3530         rsp_increment(ctxt, ctxt->src.val);
3531         return X86EMUL_CONTINUE;
3532 }
3533
3534 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3535 {
3536         /* Write back the register source. */
3537         ctxt->src.val = ctxt->dst.val;
3538         write_register_operand(&ctxt->src);
3539
3540         /* Write back the memory destination with implicit LOCK prefix. */
3541         ctxt->dst.val = ctxt->src.orig_val;
3542         ctxt->lock_prefix = 1;
3543         return X86EMUL_CONTINUE;
3544 }
3545
3546 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3547 {
3548         ctxt->dst.val = ctxt->src2.val;
3549         return fastop(ctxt, em_imul);
3550 }
3551
3552 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3553 {
3554         ctxt->dst.type = OP_REG;
3555         ctxt->dst.bytes = ctxt->src.bytes;
3556         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3557         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3558
3559         return X86EMUL_CONTINUE;
3560 }
3561
3562 static int em_rdpid(struct x86_emulate_ctxt *ctxt)
3563 {
3564         u64 tsc_aux = 0;
3565
3566         if (ctxt->ops->get_msr(ctxt, MSR_TSC_AUX, &tsc_aux))
3567                 return emulate_ud(ctxt);
3568         ctxt->dst.val = tsc_aux;
3569         return X86EMUL_CONTINUE;
3570 }
3571
3572 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3573 {
3574         u64 tsc = 0;
3575
3576         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3577         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3578         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3579         return X86EMUL_CONTINUE;
3580 }
3581
3582 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3583 {
3584         u64 pmc;
3585
3586         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3587                 return emulate_gp(ctxt, 0);
3588         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3589         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3590         return X86EMUL_CONTINUE;
3591 }
3592
3593 static int em_mov(struct x86_emulate_ctxt *ctxt)
3594 {
3595         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3596         return X86EMUL_CONTINUE;
3597 }
3598
3599 #define FFL(x) bit(X86_FEATURE_##x)
3600
3601 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3602 {
3603         u32 ebx, ecx, edx, eax = 1;
3604         u16 tmp;
3605
3606         /*
3607          * Check MOVBE is set in the guest-visible CPUID leaf.
3608          */
3609         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
3610         if (!(ecx & FFL(MOVBE)))
3611                 return emulate_ud(ctxt);
3612
3613         switch (ctxt->op_bytes) {
3614         case 2:
3615                 /*
3616                  * From MOVBE definition: "...When the operand size is 16 bits,
3617                  * the upper word of the destination register remains unchanged
3618                  * ..."
3619                  *
3620                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3621                  * rules so we have to do the operation almost per hand.
3622                  */
3623                 tmp = (u16)ctxt->src.val;
3624                 ctxt->dst.val &= ~0xffffUL;
3625                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3626                 break;
3627         case 4:
3628                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3629                 break;
3630         case 8:
3631                 ctxt->dst.val = swab64(ctxt->src.val);
3632                 break;
3633         default:
3634                 BUG();
3635         }
3636         return X86EMUL_CONTINUE;
3637 }
3638
3639 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3640 {
3641         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3642                 return emulate_gp(ctxt, 0);
3643
3644         /* Disable writeback. */
3645         ctxt->dst.type = OP_NONE;
3646         return X86EMUL_CONTINUE;
3647 }
3648
3649 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3650 {
3651         unsigned long val;
3652
3653         if (ctxt->mode == X86EMUL_MODE_PROT64)
3654                 val = ctxt->src.val & ~0ULL;
3655         else
3656                 val = ctxt->src.val & ~0U;
3657
3658         /* #UD condition is already handled. */
3659         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3660                 return emulate_gp(ctxt, 0);
3661
3662         /* Disable writeback. */
3663         ctxt->dst.type = OP_NONE;
3664         return X86EMUL_CONTINUE;
3665 }
3666
3667 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3668 {
3669         u64 msr_data;
3670
3671         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3672                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3673         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3674                 return emulate_gp(ctxt, 0);
3675
3676         return X86EMUL_CONTINUE;
3677 }
3678
3679 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3680 {
3681         u64 msr_data;
3682
3683         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3684                 return emulate_gp(ctxt, 0);
3685
3686         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3687         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3688         return X86EMUL_CONTINUE;
3689 }
3690
3691 static int em_store_sreg(struct x86_emulate_ctxt *ctxt, int segment)
3692 {
3693         if (segment > VCPU_SREG_GS &&
3694             (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3695             ctxt->ops->cpl(ctxt) > 0)
3696                 return emulate_gp(ctxt, 0);
3697
3698         ctxt->dst.val = get_segment_selector(ctxt, segment);
3699         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3700                 ctxt->dst.bytes = 2;
3701         return X86EMUL_CONTINUE;
3702 }
3703
3704 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3705 {
3706         if (ctxt->modrm_reg > VCPU_SREG_GS)
3707                 return emulate_ud(ctxt);
3708
3709         return em_store_sreg(ctxt, ctxt->modrm_reg);
3710 }
3711
3712 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3713 {
3714         u16 sel = ctxt->src.val;
3715
3716         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3717                 return emulate_ud(ctxt);
3718
3719         if (ctxt->modrm_reg == VCPU_SREG_SS)
3720                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3721
3722         /* Disable writeback. */
3723         ctxt->dst.type = OP_NONE;
3724         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3725 }
3726
3727 static int em_sldt(struct x86_emulate_ctxt *ctxt)
3728 {
3729         return em_store_sreg(ctxt, VCPU_SREG_LDTR);
3730 }
3731
3732 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3733 {
3734         u16 sel = ctxt->src.val;
3735
3736         /* Disable writeback. */
3737         ctxt->dst.type = OP_NONE;
3738         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3739 }
3740
3741 static int em_str(struct x86_emulate_ctxt *ctxt)
3742 {
3743         return em_store_sreg(ctxt, VCPU_SREG_TR);
3744 }
3745
3746 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3747 {
3748         u16 sel = ctxt->src.val;
3749
3750         /* Disable writeback. */
3751         ctxt->dst.type = OP_NONE;
3752         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3753 }
3754
3755 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3756 {
3757         int rc;
3758         ulong linear;
3759
3760         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3761         if (rc == X86EMUL_CONTINUE)
3762                 ctxt->ops->invlpg(ctxt, linear);
3763         /* Disable writeback. */
3764         ctxt->dst.type = OP_NONE;
3765         return X86EMUL_CONTINUE;
3766 }
3767
3768 static int em_clts(struct x86_emulate_ctxt *ctxt)
3769 {
3770         ulong cr0;
3771
3772         cr0 = ctxt->ops->get_cr(ctxt, 0);
3773         cr0 &= ~X86_CR0_TS;
3774         ctxt->ops->set_cr(ctxt, 0, cr0);
3775         return X86EMUL_CONTINUE;
3776 }
3777
3778 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3779 {
3780         int rc = ctxt->ops->fix_hypercall(ctxt);
3781
3782         if (rc != X86EMUL_CONTINUE)
3783                 return rc;
3784
3785         /* Let the processor re-execute the fixed hypercall */
3786         ctxt->_eip = ctxt->eip;
3787         /* Disable writeback. */
3788         ctxt->dst.type = OP_NONE;
3789         return X86EMUL_CONTINUE;
3790 }
3791
3792 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3793                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3794                                               struct desc_ptr *ptr))
3795 {
3796         struct desc_ptr desc_ptr;
3797
3798         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3799             ctxt->ops->cpl(ctxt) > 0)
3800                 return emulate_gp(ctxt, 0);
3801
3802         if (ctxt->mode == X86EMUL_MODE_PROT64)
3803                 ctxt->op_bytes = 8;
3804         get(ctxt, &desc_ptr);
3805         if (ctxt->op_bytes == 2) {
3806                 ctxt->op_bytes = 4;
3807                 desc_ptr.address &= 0x00ffffff;
3808         }
3809         /* Disable writeback. */
3810         ctxt->dst.type = OP_NONE;
3811         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3812                                    &desc_ptr, 2 + ctxt->op_bytes);
3813 }
3814
3815 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3816 {
3817         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3818 }
3819
3820 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3821 {
3822         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3823 }
3824
3825 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3826 {
3827         struct desc_ptr desc_ptr;
3828         int rc;
3829
3830         if (ctxt->mode == X86EMUL_MODE_PROT64)
3831                 ctxt->op_bytes = 8;
3832         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3833                              &desc_ptr.size, &desc_ptr.address,
3834                              ctxt->op_bytes);
3835         if (rc != X86EMUL_CONTINUE)
3836                 return rc;
3837         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3838             emul_is_noncanonical_address(desc_ptr.address, ctxt))
3839                 return emulate_gp(ctxt, 0);
3840         if (lgdt)
3841                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3842         else
3843                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3844         /* Disable writeback. */
3845         ctxt->dst.type = OP_NONE;
3846         return X86EMUL_CONTINUE;
3847 }
3848
3849 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3850 {
3851         return em_lgdt_lidt(ctxt, true);
3852 }
3853
3854 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3855 {
3856         return em_lgdt_lidt(ctxt, false);
3857 }
3858
3859 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3860 {
3861         if ((ctxt->ops->get_cr(ctxt, 4) & X86_CR4_UMIP) &&
3862             ctxt->ops->cpl(ctxt) > 0)
3863                 return emulate_gp(ctxt, 0);
3864
3865         if (ctxt->dst.type == OP_MEM)
3866                 ctxt->dst.bytes = 2;
3867         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3868         return X86EMUL_CONTINUE;
3869 }
3870
3871 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3872 {
3873         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3874                           | (ctxt->src.val & 0x0f));
3875         ctxt->dst.type = OP_NONE;
3876         return X86EMUL_CONTINUE;
3877 }
3878
3879 static int em_loop(struct x86_emulate_ctxt *ctxt)
3880 {
3881         int rc = X86EMUL_CONTINUE;
3882
3883         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3884         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3885             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3886                 rc = jmp_rel(ctxt, ctxt->src.val);
3887
3888         return rc;
3889 }
3890
3891 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3892 {
3893         int rc = X86EMUL_CONTINUE;
3894
3895         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3896                 rc = jmp_rel(ctxt, ctxt->src.val);
3897
3898         return rc;
3899 }
3900
3901 static int em_in(struct x86_emulate_ctxt *ctxt)
3902 {
3903         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3904                              &ctxt->dst.val))
3905                 return X86EMUL_IO_NEEDED;
3906
3907         return X86EMUL_CONTINUE;
3908 }
3909
3910 static int em_out(struct x86_emulate_ctxt *ctxt)
3911 {
3912         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3913                                     &ctxt->src.val, 1);
3914         /* Disable writeback. */
3915         ctxt->dst.type = OP_NONE;
3916         return X86EMUL_CONTINUE;
3917 }
3918
3919 static int em_cli(struct x86_emulate_ctxt *ctxt)
3920 {
3921         if (emulator_bad_iopl(ctxt))
3922                 return emulate_gp(ctxt, 0);
3923
3924         ctxt->eflags &= ~X86_EFLAGS_IF;
3925         return X86EMUL_CONTINUE;
3926 }
3927
3928 static int em_sti(struct x86_emulate_ctxt *ctxt)
3929 {
3930         if (emulator_bad_iopl(ctxt))
3931                 return emulate_gp(ctxt, 0);
3932
3933         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3934         ctxt->eflags |= X86_EFLAGS_IF;
3935         return X86EMUL_CONTINUE;
3936 }
3937
3938 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3939 {
3940         u32 eax, ebx, ecx, edx;
3941         u64 msr = 0;
3942
3943         ctxt->ops->get_msr(ctxt, MSR_MISC_FEATURES_ENABLES, &msr);
3944         if (msr & MSR_MISC_FEATURES_ENABLES_CPUID_FAULT &&
3945             ctxt->ops->cpl(ctxt)) {
3946                 return emulate_gp(ctxt, 0);
3947         }
3948
3949         eax = reg_read(ctxt, VCPU_REGS_RAX);
3950         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3951         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, true);
3952         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3953         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3954         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3955         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3956         return X86EMUL_CONTINUE;
3957 }
3958
3959 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3960 {
3961         u32 flags;
3962
3963         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3964                 X86_EFLAGS_SF;
3965         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3966
3967         ctxt->eflags &= ~0xffUL;
3968         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3969         return X86EMUL_CONTINUE;
3970 }
3971
3972 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3973 {
3974         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3975         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3976         return X86EMUL_CONTINUE;
3977 }
3978
3979 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3980 {
3981         switch (ctxt->op_bytes) {
3982 #ifdef CONFIG_X86_64
3983         case 8:
3984                 asm("bswap %0" : "+r"(ctxt->dst.val));
3985                 break;
3986 #endif
3987         default:
3988                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3989                 break;
3990         }
3991         return X86EMUL_CONTINUE;
3992 }
3993
3994 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3995 {
3996         /* emulating clflush regardless of cpuid */
3997         return X86EMUL_CONTINUE;
3998 }
3999
4000 static int em_clflushopt(struct x86_emulate_ctxt *ctxt)
4001 {
4002         /* emulating clflushopt regardless of cpuid */
4003         return X86EMUL_CONTINUE;
4004 }
4005
4006 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
4007 {
4008         ctxt->dst.val = (s32) ctxt->src.val;
4009         return X86EMUL_CONTINUE;
4010 }
4011
4012 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
4013 {
4014         u32 eax = 1, ebx, ecx = 0, edx;
4015
4016         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx, false);
4017         if (!(edx & FFL(FXSR)))
4018                 return emulate_ud(ctxt);
4019
4020         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
4021                 return emulate_nm(ctxt);
4022
4023         /*
4024          * Don't emulate a case that should never be hit, instead of working
4025          * around a lack of fxsave64/fxrstor64 on old compilers.
4026          */
4027         if (ctxt->mode >= X86EMUL_MODE_PROT64)
4028                 return X86EMUL_UNHANDLEABLE;
4029
4030         return X86EMUL_CONTINUE;
4031 }
4032
4033 /*
4034  * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but does save
4035  * and restore MXCSR.
4036  */
4037 static size_t __fxstate_size(int nregs)
4038 {
4039         return offsetof(struct fxregs_state, xmm_space[0]) + nregs * 16;
4040 }
4041
4042 static inline size_t fxstate_size(struct x86_emulate_ctxt *ctxt)
4043 {
4044         bool cr4_osfxsr;
4045         if (ctxt->mode == X86EMUL_MODE_PROT64)
4046                 return __fxstate_size(16);
4047
4048         cr4_osfxsr = ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR;
4049         return __fxstate_size(cr4_osfxsr ? 8 : 0);
4050 }
4051
4052 /*
4053  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
4054  *  1) 16 bit mode
4055  *  2) 32 bit mode
4056  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
4057  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
4058  *       save and restore
4059  *  3) 64-bit mode with REX.W prefix
4060  *     - like (2), but XMM 8-15 are being saved and restored
4061  *  4) 64-bit mode without REX.W prefix
4062  *     - like (3), but FIP and FDP are 64 bit
4063  *
4064  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
4065  * desired result.  (4) is not emulated.
4066  *
4067  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
4068  * and FPU DS) should match.
4069  */
4070 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
4071 {
4072         struct fxregs_state fx_state;
4073         int rc;
4074
4075         rc = check_fxsr(ctxt);
4076         if (rc != X86EMUL_CONTINUE)
4077                 return rc;
4078
4079         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
4080
4081         if (rc != X86EMUL_CONTINUE)
4082                 return rc;
4083
4084         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state,
4085                                    fxstate_size(ctxt));
4086 }
4087
4088 /*
4089  * FXRSTOR might restore XMM registers not provided by the guest. Fill
4090  * in the host registers (via FXSAVE) instead, so they won't be modified.
4091  * (preemption has to stay disabled until FXRSTOR).
4092  *
4093  * Use noinline to keep the stack for other functions called by callers small.
4094  */
4095 static noinline int fxregs_fixup(struct fxregs_state *fx_state,
4096                                  const size_t used_size)
4097 {
4098         struct fxregs_state fx_tmp;
4099         int rc;
4100
4101         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_tmp));
4102         memcpy((void *)fx_state + used_size, (void *)&fx_tmp + used_size,
4103                __fxstate_size(16) - used_size);
4104
4105         return rc;
4106 }
4107
4108 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4109 {
4110         struct fxregs_state fx_state;
4111         int rc;
4112         size_t size;
4113
4114         rc = check_fxsr(ctxt);
4115         if (rc != X86EMUL_CONTINUE)
4116                 return rc;
4117
4118         size = fxstate_size(ctxt);
4119         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
4120         if (rc != X86EMUL_CONTINUE)
4121                 return rc;
4122
4123         if (size < __fxstate_size(16)) {
4124                 rc = fxregs_fixup(&fx_state, size);
4125                 if (rc != X86EMUL_CONTINUE)
4126                         goto out;
4127         }
4128
4129         if (fx_state.mxcsr >> 16) {
4130                 rc = emulate_gp(ctxt, 0);
4131                 goto out;
4132         }
4133
4134         if (rc == X86EMUL_CONTINUE)
4135                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4136
4137 out:
4138         return rc;
4139 }
4140
4141 static bool valid_cr(int nr)
4142 {
4143         switch (nr) {
4144         case 0:
4145         case 2 ... 4:
4146         case 8:
4147                 return true;
4148         default:
4149                 return false;
4150         }
4151 }
4152
4153 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4154 {
4155         if (!valid_cr(ctxt->modrm_reg))
4156                 return emulate_ud(ctxt);
4157
4158         return X86EMUL_CONTINUE;
4159 }
4160
4161 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4162 {
4163         u64 new_val = ctxt->src.val64;
4164         int cr = ctxt->modrm_reg;
4165         u64 efer = 0;
4166
4167         static u64 cr_reserved_bits[] = {
4168                 0xffffffff00000000ULL,
4169                 0, 0, 0, /* CR3 checked later */
4170                 CR4_RESERVED_BITS,
4171                 0, 0, 0,
4172                 CR8_RESERVED_BITS,
4173         };
4174
4175         if (!valid_cr(cr))
4176                 return emulate_ud(ctxt);
4177
4178         if (new_val & cr_reserved_bits[cr])
4179                 return emulate_gp(ctxt, 0);
4180
4181         switch (cr) {
4182         case 0: {
4183                 u64 cr4;
4184                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4185                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4186                         return emulate_gp(ctxt, 0);
4187
4188                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4189                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4190
4191                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4192                     !(cr4 & X86_CR4_PAE))
4193                         return emulate_gp(ctxt, 0);
4194
4195                 break;
4196                 }
4197         case 3: {
4198                 u64 rsvd = 0;
4199
4200                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4201                 if (efer & EFER_LMA) {
4202                         u64 maxphyaddr;
4203                         u32 eax, ebx, ecx, edx;
4204
4205                         eax = 0x80000008;
4206                         ecx = 0;
4207                         if (ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx,
4208                                                  &edx, false))
4209                                 maxphyaddr = eax & 0xff;
4210                         else
4211                                 maxphyaddr = 36;
4212                         rsvd = rsvd_bits(maxphyaddr, 63);
4213                         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PCIDE)
4214                                 rsvd &= ~X86_CR3_PCID_NOFLUSH;
4215                 }
4216
4217                 if (new_val & rsvd)
4218                         return emulate_gp(ctxt, 0);
4219
4220                 break;
4221                 }
4222         case 4: {
4223                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4224
4225                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4226                         return emulate_gp(ctxt, 0);
4227
4228                 break;
4229                 }
4230         }
4231
4232         return X86EMUL_CONTINUE;
4233 }
4234
4235 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4236 {
4237         unsigned long dr7;
4238
4239         ctxt->ops->get_dr(ctxt, 7, &dr7);
4240
4241         /* Check if DR7.Global_Enable is set */
4242         return dr7 & (1 << 13);
4243 }
4244
4245 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4246 {
4247         int dr = ctxt->modrm_reg;
4248         u64 cr4;
4249
4250         if (dr > 7)
4251                 return emulate_ud(ctxt);
4252
4253         cr4 = ctxt->ops->get_cr(ctxt, 4);
4254         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4255                 return emulate_ud(ctxt);
4256
4257         if (check_dr7_gd(ctxt)) {
4258                 ulong dr6;
4259
4260                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4261                 dr6 &= ~15;
4262                 dr6 |= DR6_BD | DR6_RTM;
4263                 ctxt->ops->set_dr(ctxt, 6, dr6);
4264                 return emulate_db(ctxt);
4265         }
4266
4267         return X86EMUL_CONTINUE;
4268 }
4269
4270 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4271 {
4272         u64 new_val = ctxt->src.val64;
4273         int dr = ctxt->modrm_reg;
4274
4275         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4276                 return emulate_gp(ctxt, 0);
4277
4278         return check_dr_read(ctxt);
4279 }
4280
4281 static int check_svme(struct x86_emulate_ctxt *ctxt)
4282 {
4283         u64 efer = 0;
4284
4285         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4286
4287         if (!(efer & EFER_SVME))
4288                 return emulate_ud(ctxt);
4289
4290         return X86EMUL_CONTINUE;
4291 }
4292
4293 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4294 {
4295         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4296
4297         /* Valid physical address? */
4298         if (rax & 0xffff000000000000ULL)
4299                 return emulate_gp(ctxt, 0);
4300
4301         return check_svme(ctxt);
4302 }
4303
4304 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4305 {
4306         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4307
4308         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4309                 return emulate_ud(ctxt);
4310
4311         return X86EMUL_CONTINUE;
4312 }
4313
4314 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4315 {
4316         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4317         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4318
4319         /*
4320          * VMware allows access to these Pseduo-PMCs even when read via RDPMC
4321          * in Ring3 when CR4.PCE=0.
4322          */
4323         if (enable_vmware_backdoor && is_vmware_backdoor_pmc(rcx))
4324                 return X86EMUL_CONTINUE;
4325
4326         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4327             ctxt->ops->check_pmc(ctxt, rcx))
4328                 return emulate_gp(ctxt, 0);
4329
4330         return X86EMUL_CONTINUE;
4331 }
4332
4333 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4334 {
4335         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4336         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4337                 return emulate_gp(ctxt, 0);
4338
4339         return X86EMUL_CONTINUE;
4340 }
4341
4342 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4343 {
4344         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4345         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4346                 return emulate_gp(ctxt, 0);
4347
4348         return X86EMUL_CONTINUE;
4349 }
4350
4351 #define D(_y) { .flags = (_y) }
4352 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4353 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4354                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4355 #define N    D(NotImpl)
4356 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4357 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4358 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4359 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4360 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4361 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4362 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4363 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4364 #define II(_f, _e, _i) \
4365         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4366 #define IIP(_f, _e, _i, _p) \
4367         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4368           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4369 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4370
4371 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4372 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4373 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4374 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4375 #define I2bvIP(_f, _e, _i, _p) \
4376         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4377
4378 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4379                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4380                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4381
4382 static const struct opcode group7_rm0[] = {
4383         N,
4384         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4385         N, N, N, N, N, N,
4386 };
4387
4388 static const struct opcode group7_rm1[] = {
4389         DI(SrcNone | Priv, monitor),
4390         DI(SrcNone | Priv, mwait),
4391         N, N, N, N, N, N,
4392 };
4393
4394 static const struct opcode group7_rm3[] = {
4395         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4396         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4397         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4398         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4399         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4400         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4401         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4402         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4403 };
4404
4405 static const struct opcode group7_rm7[] = {
4406         N,
4407         DIP(SrcNone, rdtscp, check_rdtsc),
4408         N, N, N, N, N, N,
4409 };
4410
4411 static const struct opcode group1[] = {
4412         F(Lock, em_add),
4413         F(Lock | PageTable, em_or),
4414         F(Lock, em_adc),
4415         F(Lock, em_sbb),
4416         F(Lock | PageTable, em_and),
4417         F(Lock, em_sub),
4418         F(Lock, em_xor),
4419         F(NoWrite, em_cmp),
4420 };
4421
4422 static const struct opcode group1A[] = {
4423         I(DstMem | SrcNone | Mov | Stack | IncSP | TwoMemOp, em_pop), N, N, N, N, N, N, N,
4424 };
4425
4426 static const struct opcode group2[] = {
4427         F(DstMem | ModRM, em_rol),
4428         F(DstMem | ModRM, em_ror),
4429         F(DstMem | ModRM, em_rcl),
4430         F(DstMem | ModRM, em_rcr),
4431         F(DstMem | ModRM, em_shl),
4432         F(DstMem | ModRM, em_shr),
4433         F(DstMem | ModRM, em_shl),
4434         F(DstMem | ModRM, em_sar),
4435 };
4436
4437 static const struct opcode group3[] = {
4438         F(DstMem | SrcImm | NoWrite, em_test),
4439         F(DstMem | SrcImm | NoWrite, em_test),
4440         F(DstMem | SrcNone | Lock, em_not),
4441         F(DstMem | SrcNone | Lock, em_neg),
4442         F(DstXacc | Src2Mem, em_mul_ex),
4443         F(DstXacc | Src2Mem, em_imul_ex),
4444         F(DstXacc | Src2Mem, em_div_ex),
4445         F(DstXacc | Src2Mem, em_idiv_ex),
4446 };
4447
4448 static const struct opcode group4[] = {
4449         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4450         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4451         N, N, N, N, N, N,
4452 };
4453
4454 static const struct opcode group5[] = {
4455         F(DstMem | SrcNone | Lock,              em_inc),
4456         F(DstMem | SrcNone | Lock,              em_dec),
4457         I(SrcMem | NearBranch,                  em_call_near_abs),
4458         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4459         I(SrcMem | NearBranch,                  em_jmp_abs),
4460         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4461         I(SrcMem | Stack | TwoMemOp,            em_push), D(Undefined),
4462 };
4463
4464 static const struct opcode group6[] = {
4465         II(Prot | DstMem,          em_sldt, sldt),
4466         II(Prot | DstMem,          em_str, str),
4467         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4468         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4469         N, N, N, N,
4470 };
4471
4472 static const struct group_dual group7 = { {
4473         II(Mov | DstMem,                        em_sgdt, sgdt),
4474         II(Mov | DstMem,                        em_sidt, sidt),
4475         II(SrcMem | Priv,                       em_lgdt, lgdt),
4476         II(SrcMem | Priv,                       em_lidt, lidt),
4477         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4478         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4479         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4480 }, {
4481         EXT(0, group7_rm0),
4482         EXT(0, group7_rm1),
4483         N, EXT(0, group7_rm3),
4484         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4485         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4486         EXT(0, group7_rm7),
4487 } };
4488
4489 static const struct opcode group8[] = {
4490         N, N, N, N,
4491         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4492         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4493         F(DstMem | SrcImmByte | Lock,                   em_btr),
4494         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4495 };
4496
4497 /*
4498  * The "memory" destination is actually always a register, since we come
4499  * from the register case of group9.
4500  */
4501 static const struct gprefix pfx_0f_c7_7 = {
4502         N, N, N, II(DstMem | ModRM | Op3264 | EmulateOnUD, em_rdpid, rdtscp),
4503 };
4504
4505
4506 static const struct group_dual group9 = { {
4507         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4508 }, {
4509         N, N, N, N, N, N, N,
4510         GP(0, &pfx_0f_c7_7),
4511 } };
4512
4513 static const struct opcode group11[] = {
4514         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4515         X7(D(Undefined)),
4516 };
4517
4518 static const struct gprefix pfx_0f_ae_7 = {
4519         I(SrcMem | ByteOp, em_clflush), I(SrcMem | ByteOp, em_clflushopt), N, N,
4520 };
4521
4522 static const struct group_dual group15 = { {
4523         I(ModRM | Aligned16, em_fxsave),
4524         I(ModRM | Aligned16, em_fxrstor),
4525         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4526 }, {
4527         N, N, N, N, N, N, N, N,
4528 } };
4529
4530 static const struct gprefix pfx_0f_6f_0f_7f = {
4531         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4532 };
4533
4534 static const struct instr_dual instr_dual_0f_2b = {
4535         I(0, em_mov), N
4536 };
4537
4538 static const struct gprefix pfx_0f_2b = {
4539         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4540 };
4541
4542 static const struct gprefix pfx_0f_10_0f_11 = {
4543         I(Unaligned, em_mov), I(Unaligned, em_mov), N, N,
4544 };
4545
4546 static const struct gprefix pfx_0f_28_0f_29 = {
4547         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4548 };
4549
4550 static const struct gprefix pfx_0f_e7 = {
4551         N, I(Sse, em_mov), N, N,
4552 };
4553
4554 static const struct escape escape_d9 = { {
4555         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4556 }, {
4557         /* 0xC0 - 0xC7 */
4558         N, N, N, N, N, N, N, N,
4559         /* 0xC8 - 0xCF */
4560         N, N, N, N, N, N, N, N,
4561         /* 0xD0 - 0xC7 */
4562         N, N, N, N, N, N, N, N,
4563         /* 0xD8 - 0xDF */
4564         N, N, N, N, N, N, N, N,
4565         /* 0xE0 - 0xE7 */
4566         N, N, N, N, N, N, N, N,
4567         /* 0xE8 - 0xEF */
4568         N, N, N, N, N, N, N, N,
4569         /* 0xF0 - 0xF7 */
4570         N, N, N, N, N, N, N, N,
4571         /* 0xF8 - 0xFF */
4572         N, N, N, N, N, N, N, N,
4573 } };
4574
4575 static const struct escape escape_db = { {
4576         N, N, N, N, N, N, N, N,
4577 }, {
4578         /* 0xC0 - 0xC7 */
4579         N, N, N, N, N, N, N, N,
4580         /* 0xC8 - 0xCF */
4581         N, N, N, N, N, N, N, N,
4582         /* 0xD0 - 0xC7 */
4583         N, N, N, N, N, N, N, N,
4584         /* 0xD8 - 0xDF */
4585         N, N, N, N, N, N, N, N,
4586         /* 0xE0 - 0xE7 */
4587         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4588         /* 0xE8 - 0xEF */
4589         N, N, N, N, N, N, N, N,
4590         /* 0xF0 - 0xF7 */
4591         N, N, N, N, N, N, N, N,
4592         /* 0xF8 - 0xFF */
4593         N, N, N, N, N, N, N, N,
4594 } };
4595
4596 static const struct escape escape_dd = { {
4597         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4598 }, {
4599         /* 0xC0 - 0xC7 */
4600         N, N, N, N, N, N, N, N,
4601         /* 0xC8 - 0xCF */
4602         N, N, N, N, N, N, N, N,
4603         /* 0xD0 - 0xC7 */
4604         N, N, N, N, N, N, N, N,
4605         /* 0xD8 - 0xDF */
4606         N, N, N, N, N, N, N, N,
4607         /* 0xE0 - 0xE7 */
4608         N, N, N, N, N, N, N, N,
4609         /* 0xE8 - 0xEF */
4610         N, N, N, N, N, N, N, N,
4611         /* 0xF0 - 0xF7 */
4612         N, N, N, N, N, N, N, N,
4613         /* 0xF8 - 0xFF */
4614         N, N, N, N, N, N, N, N,
4615 } };
4616
4617 static const struct instr_dual instr_dual_0f_c3 = {
4618         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4619 };
4620
4621 static const struct mode_dual mode_dual_63 = {
4622         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4623 };
4624
4625 static const struct opcode opcode_table[256] = {
4626         /* 0x00 - 0x07 */
4627         F6ALU(Lock, em_add),
4628         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4629         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4630         /* 0x08 - 0x0F */
4631         F6ALU(Lock | PageTable, em_or),
4632         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4633         N,
4634         /* 0x10 - 0x17 */
4635         F6ALU(Lock, em_adc),
4636         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4637         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4638         /* 0x18 - 0x1F */
4639         F6ALU(Lock, em_sbb),
4640         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4641         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4642         /* 0x20 - 0x27 */
4643         F6ALU(Lock | PageTable, em_and), N, N,
4644         /* 0x28 - 0x2F */
4645         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4646         /* 0x30 - 0x37 */
4647         F6ALU(Lock, em_xor), N, N,
4648         /* 0x38 - 0x3F */
4649         F6ALU(NoWrite, em_cmp), N, N,
4650         /* 0x40 - 0x4F */
4651         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4652         /* 0x50 - 0x57 */
4653         X8(I(SrcReg | Stack, em_push)),
4654         /* 0x58 - 0x5F */
4655         X8(I(DstReg | Stack, em_pop)),
4656         /* 0x60 - 0x67 */
4657         I(ImplicitOps | Stack | No64, em_pusha),
4658         I(ImplicitOps | Stack | No64, em_popa),
4659         N, MD(ModRM, &mode_dual_63),
4660         N, N, N, N,
4661         /* 0x68 - 0x6F */
4662         I(SrcImm | Mov | Stack, em_push),
4663         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4664         I(SrcImmByte | Mov | Stack, em_push),
4665         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4666         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4667         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4668         /* 0x70 - 0x7F */
4669         X16(D(SrcImmByte | NearBranch)),
4670         /* 0x80 - 0x87 */
4671         G(ByteOp | DstMem | SrcImm, group1),
4672         G(DstMem | SrcImm, group1),
4673         G(ByteOp | DstMem | SrcImm | No64, group1),
4674         G(DstMem | SrcImmByte, group1),
4675         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4676         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4677         /* 0x88 - 0x8F */
4678         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4679         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4680         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4681         D(ModRM | SrcMem | NoAccess | DstReg),
4682         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4683         G(0, group1A),
4684         /* 0x90 - 0x97 */
4685         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4686         /* 0x98 - 0x9F */
4687         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4688         I(SrcImmFAddr | No64, em_call_far), N,
4689         II(ImplicitOps | Stack, em_pushf, pushf),
4690         II(ImplicitOps | Stack, em_popf, popf),
4691         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4692         /* 0xA0 - 0xA7 */
4693         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4694         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4695         I2bv(SrcSI | DstDI | Mov | String | TwoMemOp, em_mov),
4696         F2bv(SrcSI | DstDI | String | NoWrite | TwoMemOp, em_cmp_r),
4697         /* 0xA8 - 0xAF */
4698         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4699         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4700         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4701         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4702         /* 0xB0 - 0xB7 */
4703         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4704         /* 0xB8 - 0xBF */
4705         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4706         /* 0xC0 - 0xC7 */
4707         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4708         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4709         I(ImplicitOps | NearBranch, em_ret),
4710         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4711         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4712         G(ByteOp, group11), G(0, group11),
4713         /* 0xC8 - 0xCF */
4714         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4715         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4716         I(ImplicitOps, em_ret_far),
4717         D(ImplicitOps), DI(SrcImmByte, intn),
4718         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4719         /* 0xD0 - 0xD7 */
4720         G(Src2One | ByteOp, group2), G(Src2One, group2),
4721         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4722         I(DstAcc | SrcImmUByte | No64, em_aam),
4723         I(DstAcc | SrcImmUByte | No64, em_aad),
4724         F(DstAcc | ByteOp | No64, em_salc),
4725         I(DstAcc | SrcXLat | ByteOp, em_mov),
4726         /* 0xD8 - 0xDF */
4727         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4728         /* 0xE0 - 0xE7 */
4729         X3(I(SrcImmByte | NearBranch, em_loop)),
4730         I(SrcImmByte | NearBranch, em_jcxz),
4731         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4732         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4733         /* 0xE8 - 0xEF */
4734         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4735         I(SrcImmFAddr | No64, em_jmp_far),
4736         D(SrcImmByte | ImplicitOps | NearBranch),
4737         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4738         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4739         /* 0xF0 - 0xF7 */
4740         N, DI(ImplicitOps, icebp), N, N,
4741         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4742         G(ByteOp, group3), G(0, group3),
4743         /* 0xF8 - 0xFF */
4744         D(ImplicitOps), D(ImplicitOps),
4745         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4746         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4747 };
4748
4749 static const struct opcode twobyte_table[256] = {
4750         /* 0x00 - 0x0F */
4751         G(0, group6), GD(0, &group7), N, N,
4752         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4753         II(ImplicitOps | Priv, em_clts, clts), N,
4754         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4755         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4756         /* 0x10 - 0x1F */
4757         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_10_0f_11),
4758         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_10_0f_11),
4759         N, N, N, N, N, N,
4760         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4761         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4762         /* 0x20 - 0x2F */
4763         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4764         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4765         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4766                                                 check_cr_write),
4767         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4768                                                 check_dr_write),
4769         N, N, N, N,
4770         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4771         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4772         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4773         N, N, N, N,
4774         /* 0x30 - 0x3F */
4775         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4776         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4777         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4778         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4779         I(ImplicitOps | EmulateOnUD, em_sysenter),
4780         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4781         N, N,
4782         N, N, N, N, N, N, N, N,
4783         /* 0x40 - 0x4F */
4784         X16(D(DstReg | SrcMem | ModRM)),
4785         /* 0x50 - 0x5F */
4786         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4787         /* 0x60 - 0x6F */
4788         N, N, N, N,
4789         N, N, N, N,
4790         N, N, N, N,
4791         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4792         /* 0x70 - 0x7F */
4793         N, N, N, N,
4794         N, N, N, N,
4795         N, N, N, N,
4796         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4797         /* 0x80 - 0x8F */
4798         X16(D(SrcImm | NearBranch)),
4799         /* 0x90 - 0x9F */
4800         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4801         /* 0xA0 - 0xA7 */
4802         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4803         II(ImplicitOps, em_cpuid, cpuid),
4804         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4805         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4806         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4807         /* 0xA8 - 0xAF */
4808         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4809         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4810         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4811         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4812         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4813         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4814         /* 0xB0 - 0xB7 */
4815         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4816         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4817         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4818         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4819         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4820         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4821         /* 0xB8 - 0xBF */
4822         N, N,
4823         G(BitOp, group8),
4824         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4825         I(DstReg | SrcMem | ModRM, em_bsf_c),
4826         I(DstReg | SrcMem | ModRM, em_bsr_c),
4827         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4828         /* 0xC0 - 0xC7 */
4829         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4830         N, ID(0, &instr_dual_0f_c3),
4831         N, N, N, GD(0, &group9),
4832         /* 0xC8 - 0xCF */
4833         X8(I(DstReg, em_bswap)),
4834         /* 0xD0 - 0xDF */
4835         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4836         /* 0xE0 - 0xEF */
4837         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4838         N, N, N, N, N, N, N, N,
4839         /* 0xF0 - 0xFF */
4840         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4841 };
4842
4843 static const struct instr_dual instr_dual_0f_38_f0 = {
4844         I(DstReg | SrcMem | Mov, em_movbe), N
4845 };
4846
4847 static const struct instr_dual instr_dual_0f_38_f1 = {
4848         I(DstMem | SrcReg | Mov, em_movbe), N
4849 };
4850
4851 static const struct gprefix three_byte_0f_38_f0 = {
4852         ID(0, &instr_dual_0f_38_f0), N, N, N
4853 };
4854
4855 static const struct gprefix three_byte_0f_38_f1 = {
4856         ID(0, &instr_dual_0f_38_f1), N, N, N
4857 };
4858
4859 /*
4860  * Insns below are selected by the prefix which indexed by the third opcode
4861  * byte.
4862  */
4863 static const struct opcode opcode_map_0f_38[256] = {
4864         /* 0x00 - 0x7f */
4865         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4866         /* 0x80 - 0xef */
4867         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4868         /* 0xf0 - 0xf1 */
4869         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4870         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4871         /* 0xf2 - 0xff */
4872         N, N, X4(N), X8(N)
4873 };
4874
4875 #undef D
4876 #undef N
4877 #undef G
4878 #undef GD
4879 #undef I
4880 #undef GP
4881 #undef EXT
4882 #undef MD
4883 #undef ID
4884
4885 #undef D2bv
4886 #undef D2bvIP
4887 #undef I2bv
4888 #undef I2bvIP
4889 #undef I6ALU
4890
4891 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4892 {
4893         unsigned size;
4894
4895         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4896         if (size == 8)
4897                 size = 4;
4898         return size;
4899 }
4900
4901 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4902                       unsigned size, bool sign_extension)
4903 {
4904         int rc = X86EMUL_CONTINUE;
4905
4906         op->type = OP_IMM;
4907         op->bytes = size;
4908         op->addr.mem.ea = ctxt->_eip;
4909         /* NB. Immediates are sign-extended as necessary. */
4910         switch (op->bytes) {
4911         case 1:
4912                 op->val = insn_fetch(s8, ctxt);
4913                 break;
4914         case 2:
4915                 op->val = insn_fetch(s16, ctxt);
4916                 break;
4917         case 4:
4918                 op->val = insn_fetch(s32, ctxt);
4919                 break;
4920         case 8:
4921                 op->val = insn_fetch(s64, ctxt);
4922                 break;
4923         }
4924         if (!sign_extension) {
4925                 switch (op->bytes) {
4926                 case 1:
4927                         op->val &= 0xff;
4928                         break;
4929                 case 2:
4930                         op->val &= 0xffff;
4931                         break;
4932                 case 4:
4933                         op->val &= 0xffffffff;
4934                         break;
4935                 }
4936         }
4937 done:
4938         return rc;
4939 }
4940
4941 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4942                           unsigned d)
4943 {
4944         int rc = X86EMUL_CONTINUE;
4945
4946         switch (d) {
4947         case OpReg:
4948                 decode_register_operand(ctxt, op);
4949                 break;
4950         case OpImmUByte:
4951                 rc = decode_imm(ctxt, op, 1, false);
4952                 break;
4953         case OpMem:
4954                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4955         mem_common:
4956                 *op = ctxt->memop;
4957                 ctxt->memopp = op;
4958                 if (ctxt->d & BitOp)
4959                         fetch_bit_operand(ctxt);
4960                 op->orig_val = op->val;
4961                 break;
4962         case OpMem64:
4963                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4964                 goto mem_common;
4965         case OpAcc:
4966                 op->type = OP_REG;
4967                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4968                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4969                 fetch_register_operand(op);
4970                 op->orig_val = op->val;
4971                 break;
4972         case OpAccLo:
4973                 op->type = OP_REG;
4974                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4975                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4976                 fetch_register_operand(op);
4977                 op->orig_val = op->val;
4978                 break;
4979         case OpAccHi:
4980                 if (ctxt->d & ByteOp) {
4981                         op->type = OP_NONE;
4982                         break;
4983                 }
4984                 op->type = OP_REG;
4985                 op->bytes = ctxt->op_bytes;
4986                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4987                 fetch_register_operand(op);
4988                 op->orig_val = op->val;
4989                 break;
4990         case OpDI:
4991                 op->type = OP_MEM;
4992                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4993                 op->addr.mem.ea =
4994                         register_address(ctxt, VCPU_REGS_RDI);
4995                 op->addr.mem.seg = VCPU_SREG_ES;
4996                 op->val = 0;
4997                 op->count = 1;
4998                 break;
4999         case OpDX:
5000                 op->type = OP_REG;
5001                 op->bytes = 2;
5002                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
5003                 fetch_register_operand(op);
5004                 break;
5005         case OpCL:
5006                 op->type = OP_IMM;
5007                 op->bytes = 1;
5008                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
5009                 break;
5010         case OpImmByte:
5011                 rc = decode_imm(ctxt, op, 1, true);
5012                 break;
5013         case OpOne:
5014                 op->type = OP_IMM;
5015                 op->bytes = 1;
5016                 op->val = 1;
5017                 break;
5018         case OpImm:
5019                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
5020                 break;
5021         case OpImm64:
5022                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
5023                 break;
5024         case OpMem8:
5025                 ctxt->memop.bytes = 1;
5026                 if (ctxt->memop.type == OP_REG) {
5027                         ctxt->memop.addr.reg = decode_register(ctxt,
5028                                         ctxt->modrm_rm, true);
5029                         fetch_register_operand(&ctxt->memop);
5030                 }
5031                 goto mem_common;
5032         case OpMem16:
5033                 ctxt->memop.bytes = 2;
5034                 goto mem_common;
5035         case OpMem32:
5036                 ctxt->memop.bytes = 4;
5037                 goto mem_common;
5038         case OpImmU16:
5039                 rc = decode_imm(ctxt, op, 2, false);
5040                 break;
5041         case OpImmU:
5042                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
5043                 break;
5044         case OpSI:
5045                 op->type = OP_MEM;
5046                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5047                 op->addr.mem.ea =
5048                         register_address(ctxt, VCPU_REGS_RSI);
5049                 op->addr.mem.seg = ctxt->seg_override;
5050                 op->val = 0;
5051                 op->count = 1;
5052                 break;
5053         case OpXLat:
5054                 op->type = OP_MEM;
5055                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
5056                 op->addr.mem.ea =
5057                         address_mask(ctxt,
5058                                 reg_read(ctxt, VCPU_REGS_RBX) +
5059                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
5060                 op->addr.mem.seg = ctxt->seg_override;
5061                 op->val = 0;
5062                 break;
5063         case OpImmFAddr:
5064                 op->type = OP_IMM;
5065                 op->addr.mem.ea = ctxt->_eip;
5066                 op->bytes = ctxt->op_bytes + 2;
5067                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
5068                 break;
5069         case OpMemFAddr:
5070                 ctxt->memop.bytes = ctxt->op_bytes + 2;
5071                 goto mem_common;
5072         case OpES:
5073                 op->type = OP_IMM;
5074                 op->val = VCPU_SREG_ES;
5075                 break;
5076         case OpCS:
5077                 op->type = OP_IMM;
5078                 op->val = VCPU_SREG_CS;
5079                 break;
5080         case OpSS:
5081                 op->type = OP_IMM;
5082                 op->val = VCPU_SREG_SS;
5083                 break;
5084         case OpDS:
5085                 op->type = OP_IMM;
5086                 op->val = VCPU_SREG_DS;
5087                 break;
5088         case OpFS:
5089                 op->type = OP_IMM;
5090                 op->val = VCPU_SREG_FS;
5091                 break;
5092         case OpGS:
5093                 op->type = OP_IMM;
5094                 op->val = VCPU_SREG_GS;
5095                 break;
5096         case OpImplicit:
5097                 /* Special instructions do their own operand decoding. */
5098         default:
5099                 op->type = OP_NONE; /* Disable writeback. */
5100                 break;
5101         }
5102
5103 done:
5104         return rc;
5105 }
5106
5107 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
5108 {
5109         int rc = X86EMUL_CONTINUE;
5110         int mode = ctxt->mode;
5111         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
5112         bool op_prefix = false;
5113         bool has_seg_override = false;
5114         struct opcode opcode;
5115         u16 dummy;
5116         struct desc_struct desc;
5117
5118         ctxt->memop.type = OP_NONE;
5119         ctxt->memopp = NULL;
5120         ctxt->_eip = ctxt->eip;
5121         ctxt->fetch.ptr = ctxt->fetch.data;
5122         ctxt->fetch.end = ctxt->fetch.data + insn_len;
5123         ctxt->opcode_len = 1;
5124         ctxt->intercept = x86_intercept_none;
5125         if (insn_len > 0)
5126                 memcpy(ctxt->fetch.data, insn, insn_len);
5127         else {
5128                 rc = __do_insn_fetch_bytes(ctxt, 1);
5129                 if (rc != X86EMUL_CONTINUE)
5130                         return rc;
5131         }
5132
5133         switch (mode) {
5134         case X86EMUL_MODE_REAL:
5135         case X86EMUL_MODE_VM86:
5136                 def_op_bytes = def_ad_bytes = 2;
5137                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5138                 if (desc.d)
5139                         def_op_bytes = def_ad_bytes = 4;
5140                 break;
5141         case X86EMUL_MODE_PROT16:
5142                 def_op_bytes = def_ad_bytes = 2;
5143                 break;
5144         case X86EMUL_MODE_PROT32:
5145                 def_op_bytes = def_ad_bytes = 4;
5146                 break;
5147 #ifdef CONFIG_X86_64
5148         case X86EMUL_MODE_PROT64:
5149                 def_op_bytes = 4;
5150                 def_ad_bytes = 8;
5151                 break;
5152 #endif
5153         default:
5154                 return EMULATION_FAILED;
5155         }
5156
5157         ctxt->op_bytes = def_op_bytes;
5158         ctxt->ad_bytes = def_ad_bytes;
5159
5160         /* Legacy prefixes. */
5161         for (;;) {
5162                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5163                 case 0x66:      /* operand-size override */
5164                         op_prefix = true;
5165                         /* switch between 2/4 bytes */
5166                         ctxt->op_bytes = def_op_bytes ^ 6;
5167                         break;
5168                 case 0x67:      /* address-size override */
5169                         if (mode == X86EMUL_MODE_PROT64)
5170                                 /* switch between 4/8 bytes */
5171                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5172                         else
5173                                 /* switch between 2/4 bytes */
5174                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5175                         break;
5176                 case 0x26:      /* ES override */
5177                         has_seg_override = true;
5178                         ctxt->seg_override = VCPU_SREG_ES;
5179                         break;
5180                 case 0x2e:      /* CS override */
5181                         has_seg_override = true;
5182                         ctxt->seg_override = VCPU_SREG_CS;
5183                         break;
5184                 case 0x36:      /* SS override */
5185                         has_seg_override = true;
5186                         ctxt->seg_override = VCPU_SREG_SS;
5187                         break;
5188                 case 0x3e:      /* DS override */
5189                         has_seg_override = true;
5190                         ctxt->seg_override = VCPU_SREG_DS;
5191                         break;
5192                 case 0x64:      /* FS override */
5193                         has_seg_override = true;
5194                         ctxt->seg_override = VCPU_SREG_FS;
5195                         break;
5196                 case 0x65:      /* GS override */
5197                         has_seg_override = true;
5198                         ctxt->seg_override = VCPU_SREG_GS;
5199                         break;
5200                 case 0x40 ... 0x4f: /* REX */
5201                         if (mode != X86EMUL_MODE_PROT64)
5202                                 goto done_prefixes;
5203                         ctxt->rex_prefix = ctxt->b;
5204                         continue;
5205                 case 0xf0:      /* LOCK */
5206                         ctxt->lock_prefix = 1;
5207                         break;
5208                 case 0xf2:      /* REPNE/REPNZ */
5209                 case 0xf3:      /* REP/REPE/REPZ */
5210                         ctxt->rep_prefix = ctxt->b;
5211                         break;
5212                 default:
5213                         goto done_prefixes;
5214                 }
5215
5216                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5217
5218                 ctxt->rex_prefix = 0;
5219         }
5220
5221 done_prefixes:
5222
5223         /* REX prefix. */
5224         if (ctxt->rex_prefix & 8)
5225                 ctxt->op_bytes = 8;     /* REX.W */
5226
5227         /* Opcode byte(s). */
5228         opcode = opcode_table[ctxt->b];
5229         /* Two-byte opcode? */
5230         if (ctxt->b == 0x0f) {
5231                 ctxt->opcode_len = 2;
5232                 ctxt->b = insn_fetch(u8, ctxt);
5233                 opcode = twobyte_table[ctxt->b];
5234
5235                 /* 0F_38 opcode map */
5236                 if (ctxt->b == 0x38) {
5237                         ctxt->opcode_len = 3;
5238                         ctxt->b = insn_fetch(u8, ctxt);
5239                         opcode = opcode_map_0f_38[ctxt->b];
5240                 }
5241         }
5242         ctxt->d = opcode.flags;
5243
5244         if (ctxt->d & ModRM)
5245                 ctxt->modrm = insn_fetch(u8, ctxt);
5246
5247         /* vex-prefix instructions are not implemented */
5248         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5249             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5250                 ctxt->d = NotImpl;
5251         }
5252
5253         while (ctxt->d & GroupMask) {
5254                 switch (ctxt->d & GroupMask) {
5255                 case Group:
5256                         goffset = (ctxt->modrm >> 3) & 7;
5257                         opcode = opcode.u.group[goffset];
5258                         break;
5259                 case GroupDual:
5260                         goffset = (ctxt->modrm >> 3) & 7;
5261                         if ((ctxt->modrm >> 6) == 3)
5262                                 opcode = opcode.u.gdual->mod3[goffset];
5263                         else
5264                                 opcode = opcode.u.gdual->mod012[goffset];
5265                         break;
5266                 case RMExt:
5267                         goffset = ctxt->modrm & 7;
5268                         opcode = opcode.u.group[goffset];
5269                         break;
5270                 case Prefix:
5271                         if (ctxt->rep_prefix && op_prefix)
5272                                 return EMULATION_FAILED;
5273                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5274                         switch (simd_prefix) {
5275                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5276                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5277                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5278                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5279                         }
5280                         break;
5281                 case Escape:
5282                         if (ctxt->modrm > 0xbf) {
5283                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5284                                 u32 index = array_index_nospec(
5285                                         ctxt->modrm - 0xc0, size);
5286
5287                                 opcode = opcode.u.esc->high[index];
5288                         } else {
5289                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5290                         }
5291                         break;
5292                 case InstrDual:
5293                         if ((ctxt->modrm >> 6) == 3)
5294                                 opcode = opcode.u.idual->mod3;
5295                         else
5296                                 opcode = opcode.u.idual->mod012;
5297                         break;
5298                 case ModeDual:
5299                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5300                                 opcode = opcode.u.mdual->mode64;
5301                         else
5302                                 opcode = opcode.u.mdual->mode32;
5303                         break;
5304                 default:
5305                         return EMULATION_FAILED;
5306                 }
5307
5308                 ctxt->d &= ~(u64)GroupMask;
5309                 ctxt->d |= opcode.flags;
5310         }
5311
5312         /* Unrecognised? */
5313         if (ctxt->d == 0)
5314                 return EMULATION_FAILED;
5315
5316         ctxt->execute = opcode.u.execute;
5317
5318         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5319                 return EMULATION_FAILED;
5320
5321         if (unlikely(ctxt->d &
5322             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5323              No16))) {
5324                 /*
5325                  * These are copied unconditionally here, and checked unconditionally
5326                  * in x86_emulate_insn.
5327                  */
5328                 ctxt->check_perm = opcode.check_perm;
5329                 ctxt->intercept = opcode.intercept;
5330
5331                 if (ctxt->d & NotImpl)
5332                         return EMULATION_FAILED;
5333
5334                 if (mode == X86EMUL_MODE_PROT64) {
5335                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5336                                 ctxt->op_bytes = 8;
5337                         else if (ctxt->d & NearBranch)
5338                                 ctxt->op_bytes = 8;
5339                 }
5340
5341                 if (ctxt->d & Op3264) {
5342                         if (mode == X86EMUL_MODE_PROT64)
5343                                 ctxt->op_bytes = 8;
5344                         else
5345                                 ctxt->op_bytes = 4;
5346                 }
5347
5348                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5349                         ctxt->op_bytes = 4;
5350
5351                 if (ctxt->d & Sse)
5352                         ctxt->op_bytes = 16;
5353                 else if (ctxt->d & Mmx)
5354                         ctxt->op_bytes = 8;
5355         }
5356
5357         /* ModRM and SIB bytes. */
5358         if (ctxt->d & ModRM) {
5359                 rc = decode_modrm(ctxt, &ctxt->memop);
5360                 if (!has_seg_override) {
5361                         has_seg_override = true;
5362                         ctxt->seg_override = ctxt->modrm_seg;
5363                 }
5364         } else if (ctxt->d & MemAbs)
5365                 rc = decode_abs(ctxt, &ctxt->memop);
5366         if (rc != X86EMUL_CONTINUE)
5367                 goto done;
5368
5369         if (!has_seg_override)
5370                 ctxt->seg_override = VCPU_SREG_DS;
5371
5372         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5373
5374         /*
5375          * Decode and fetch the source operand: register, memory
5376          * or immediate.
5377          */
5378         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5379         if (rc != X86EMUL_CONTINUE)
5380                 goto done;
5381
5382         /*
5383          * Decode and fetch the second source operand: register, memory
5384          * or immediate.
5385          */
5386         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5387         if (rc != X86EMUL_CONTINUE)
5388                 goto done;
5389
5390         /* Decode and fetch the destination operand: register or memory. */
5391         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5392
5393         if (ctxt->rip_relative && likely(ctxt->memopp))
5394                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5395                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5396
5397 done:
5398         if (rc == X86EMUL_PROPAGATE_FAULT)
5399                 ctxt->have_exception = true;
5400         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5401 }
5402
5403 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5404 {
5405         return ctxt->d & PageTable;
5406 }
5407
5408 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5409 {
5410         /* The second termination condition only applies for REPE
5411          * and REPNE. Test if the repeat string operation prefix is
5412          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5413          * corresponding termination condition according to:
5414          *      - if REPE/REPZ and ZF = 0 then done
5415          *      - if REPNE/REPNZ and ZF = 1 then done
5416          */
5417         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5418              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5419             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5420                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5421                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5422                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5423                 return true;
5424
5425         return false;
5426 }
5427
5428 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5429 {
5430         int rc;
5431
5432         rc = asm_safe("fwait");
5433
5434         if (unlikely(rc != X86EMUL_CONTINUE))
5435                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5436
5437         return X86EMUL_CONTINUE;
5438 }
5439
5440 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5441                                        struct operand *op)
5442 {
5443         if (op->type == OP_MM)
5444                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5445 }
5446
5447 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5448 {
5449         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5450
5451         if (!(ctxt->d & ByteOp))
5452                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5453
5454         asm("push %[flags]; popf; " CALL_NOSPEC " ; pushf; pop %[flags]\n"
5455             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5456               [thunk_target]"+S"(fop), ASM_CALL_CONSTRAINT
5457             : "c"(ctxt->src2.val));
5458
5459         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5460         if (!fop) /* exception is returned in fop variable */
5461                 return emulate_de(ctxt);
5462         return X86EMUL_CONTINUE;
5463 }
5464
5465 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5466 {
5467         memset(&ctxt->rip_relative, 0,
5468                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5469
5470         ctxt->io_read.pos = 0;
5471         ctxt->io_read.end = 0;
5472         ctxt->mem_read.end = 0;
5473 }
5474
5475 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5476 {
5477         const struct x86_emulate_ops *ops = ctxt->ops;
5478         int rc = X86EMUL_CONTINUE;
5479         int saved_dst_type = ctxt->dst.type;
5480         unsigned emul_flags;
5481
5482         ctxt->mem_read.pos = 0;
5483
5484         /* LOCK prefix is allowed only with some instructions */
5485         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5486                 rc = emulate_ud(ctxt);
5487                 goto done;
5488         }
5489
5490         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5491                 rc = emulate_ud(ctxt);
5492                 goto done;
5493         }
5494
5495         emul_flags = ctxt->ops->get_hflags(ctxt);
5496         if (unlikely(ctxt->d &
5497                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5498                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5499                                 (ctxt->d & Undefined)) {
5500                         rc = emulate_ud(ctxt);
5501                         goto done;
5502                 }
5503
5504                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5505                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5506                         rc = emulate_ud(ctxt);
5507                         goto done;
5508                 }
5509
5510                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5511                         rc = emulate_nm(ctxt);
5512                         goto done;
5513                 }
5514
5515                 if (ctxt->d & Mmx) {
5516                         rc = flush_pending_x87_faults(ctxt);
5517                         if (rc != X86EMUL_CONTINUE)
5518                                 goto done;
5519                         /*
5520                          * Now that we know the fpu is exception safe, we can fetch
5521                          * operands from it.
5522                          */
5523                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5524                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5525                         if (!(ctxt->d & Mov))
5526                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5527                 }
5528
5529                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5530                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5531                                                       X86_ICPT_PRE_EXCEPT);
5532                         if (rc != X86EMUL_CONTINUE)
5533                                 goto done;
5534                 }
5535
5536                 /* Instruction can only be executed in protected mode */
5537                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5538                         rc = emulate_ud(ctxt);
5539                         goto done;
5540                 }
5541
5542                 /* Privileged instruction can be executed only in CPL=0 */
5543                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5544                         if (ctxt->d & PrivUD)
5545                                 rc = emulate_ud(ctxt);
5546                         else
5547                                 rc = emulate_gp(ctxt, 0);
5548                         goto done;
5549                 }
5550
5551                 /* Do instruction specific permission checks */
5552                 if (ctxt->d & CheckPerm) {
5553                         rc = ctxt->check_perm(ctxt);
5554                         if (rc != X86EMUL_CONTINUE)
5555                                 goto done;
5556                 }
5557
5558                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5559                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5560                                                       X86_ICPT_POST_EXCEPT);
5561                         if (rc != X86EMUL_CONTINUE)
5562                                 goto done;
5563                 }
5564
5565                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5566                         /* All REP prefixes have the same first termination condition */
5567                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5568                                 string_registers_quirk(ctxt);
5569                                 ctxt->eip = ctxt->_eip;
5570                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5571                                 goto done;
5572                         }
5573                 }
5574         }
5575
5576         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5577                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5578                                     ctxt->src.valptr, ctxt->src.bytes);
5579                 if (rc != X86EMUL_CONTINUE)
5580                         goto done;
5581                 ctxt->src.orig_val64 = ctxt->src.val64;
5582         }
5583
5584         if (ctxt->src2.type == OP_MEM) {
5585                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5586                                     &ctxt->src2.val, ctxt->src2.bytes);
5587                 if (rc != X86EMUL_CONTINUE)
5588                         goto done;
5589         }
5590
5591         if ((ctxt->d & DstMask) == ImplicitOps)
5592                 goto special_insn;
5593
5594
5595         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5596                 /* optimisation - avoid slow emulated read if Mov */
5597                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5598                                    &ctxt->dst.val, ctxt->dst.bytes);
5599                 if (rc != X86EMUL_CONTINUE) {
5600                         if (!(ctxt->d & NoWrite) &&
5601                             rc == X86EMUL_PROPAGATE_FAULT &&
5602                             ctxt->exception.vector == PF_VECTOR)
5603                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5604                         goto done;
5605                 }
5606         }
5607         /* Copy full 64-bit value for CMPXCHG8B.  */
5608         ctxt->dst.orig_val64 = ctxt->dst.val64;
5609
5610 special_insn:
5611
5612         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5613                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5614                                               X86_ICPT_POST_MEMACCESS);
5615                 if (rc != X86EMUL_CONTINUE)
5616                         goto done;
5617         }
5618
5619         if (ctxt->rep_prefix && (ctxt->d & String))
5620                 ctxt->eflags |= X86_EFLAGS_RF;
5621         else
5622                 ctxt->eflags &= ~X86_EFLAGS_RF;
5623
5624         if (ctxt->execute) {
5625                 if (ctxt->d & Fastop) {
5626                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5627                         rc = fastop(ctxt, fop);
5628                         if (rc != X86EMUL_CONTINUE)
5629                                 goto done;
5630                         goto writeback;
5631                 }
5632                 rc = ctxt->execute(ctxt);
5633                 if (rc != X86EMUL_CONTINUE)
5634                         goto done;
5635                 goto writeback;
5636         }
5637
5638         if (ctxt->opcode_len == 2)
5639                 goto twobyte_insn;
5640         else if (ctxt->opcode_len == 3)
5641                 goto threebyte_insn;
5642
5643         switch (ctxt->b) {
5644         case 0x70 ... 0x7f: /* jcc (short) */
5645                 if (test_cc(ctxt->b, ctxt->eflags))
5646                         rc = jmp_rel(ctxt, ctxt->src.val);
5647                 break;
5648         case 0x8d: /* lea r16/r32, m */
5649                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5650                 break;
5651         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5652                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5653                         ctxt->dst.type = OP_NONE;
5654                 else
5655                         rc = em_xchg(ctxt);
5656                 break;
5657         case 0x98: /* cbw/cwde/cdqe */
5658                 switch (ctxt->op_bytes) {
5659                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5660                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5661                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5662                 }
5663                 break;
5664         case 0xcc:              /* int3 */
5665                 rc = emulate_int(ctxt, 3);
5666                 break;
5667         case 0xcd:              /* int n */
5668                 rc = emulate_int(ctxt, ctxt->src.val);
5669                 break;
5670         case 0xce:              /* into */
5671                 if (ctxt->eflags & X86_EFLAGS_OF)
5672                         rc = emulate_int(ctxt, 4);
5673                 break;
5674         case 0xe9: /* jmp rel */
5675         case 0xeb: /* jmp rel short */
5676                 rc = jmp_rel(ctxt, ctxt->src.val);
5677                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5678                 break;
5679         case 0xf4:              /* hlt */
5680                 ctxt->ops->halt(ctxt);
5681                 break;
5682         case 0xf5:      /* cmc */
5683                 /* complement carry flag from eflags reg */
5684                 ctxt->eflags ^= X86_EFLAGS_CF;
5685                 break;
5686         case 0xf8: /* clc */
5687                 ctxt->eflags &= ~X86_EFLAGS_CF;
5688                 break;
5689         case 0xf9: /* stc */
5690                 ctxt->eflags |= X86_EFLAGS_CF;
5691                 break;
5692         case 0xfc: /* cld */
5693                 ctxt->eflags &= ~X86_EFLAGS_DF;
5694                 break;
5695         case 0xfd: /* std */
5696                 ctxt->eflags |= X86_EFLAGS_DF;
5697                 break;
5698         default:
5699                 goto cannot_emulate;
5700         }
5701
5702         if (rc != X86EMUL_CONTINUE)
5703                 goto done;
5704
5705 writeback:
5706         if (ctxt->d & SrcWrite) {
5707                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5708                 rc = writeback(ctxt, &ctxt->src);
5709                 if (rc != X86EMUL_CONTINUE)
5710                         goto done;
5711         }
5712         if (!(ctxt->d & NoWrite)) {
5713                 rc = writeback(ctxt, &ctxt->dst);
5714                 if (rc != X86EMUL_CONTINUE)
5715                         goto done;
5716         }
5717
5718         /*
5719          * restore dst type in case the decoding will be reused
5720          * (happens for string instruction )
5721          */
5722         ctxt->dst.type = saved_dst_type;
5723
5724         if ((ctxt->d & SrcMask) == SrcSI)
5725                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5726
5727         if ((ctxt->d & DstMask) == DstDI)
5728                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5729
5730         if (ctxt->rep_prefix && (ctxt->d & String)) {
5731                 unsigned int count;
5732                 struct read_cache *r = &ctxt->io_read;
5733                 if ((ctxt->d & SrcMask) == SrcSI)
5734                         count = ctxt->src.count;
5735                 else
5736                         count = ctxt->dst.count;
5737                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5738
5739                 if (!string_insn_completed(ctxt)) {
5740                         /*
5741                          * Re-enter guest when pio read ahead buffer is empty
5742                          * or, if it is not used, after each 1024 iteration.
5743                          */
5744                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5745                             (r->end == 0 || r->end != r->pos)) {
5746                                 /*
5747                                  * Reset read cache. Usually happens before
5748                                  * decode, but since instruction is restarted
5749                                  * we have to do it here.
5750                                  */
5751                                 ctxt->mem_read.end = 0;
5752                                 writeback_registers(ctxt);
5753                                 return EMULATION_RESTART;
5754                         }
5755                         goto done; /* skip rip writeback */
5756                 }
5757                 ctxt->eflags &= ~X86_EFLAGS_RF;
5758         }
5759
5760         ctxt->eip = ctxt->_eip;
5761
5762 done:
5763         if (rc == X86EMUL_PROPAGATE_FAULT) {
5764                 WARN_ON(ctxt->exception.vector > 0x1f);
5765                 ctxt->have_exception = true;
5766         }
5767         if (rc == X86EMUL_INTERCEPTED)
5768                 return EMULATION_INTERCEPTED;
5769
5770         if (rc == X86EMUL_CONTINUE)
5771                 writeback_registers(ctxt);
5772
5773         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5774
5775 twobyte_insn:
5776         switch (ctxt->b) {
5777         case 0x09:              /* wbinvd */
5778                 (ctxt->ops->wbinvd)(ctxt);
5779                 break;
5780         case 0x08:              /* invd */
5781         case 0x0d:              /* GrpP (prefetch) */
5782         case 0x18:              /* Grp16 (prefetch/nop) */
5783         case 0x1f:              /* nop */
5784                 break;
5785         case 0x20: /* mov cr, reg */
5786                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5787                 break;
5788         case 0x21: /* mov from dr to reg */
5789                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5790                 break;
5791         case 0x40 ... 0x4f:     /* cmov */
5792                 if (test_cc(ctxt->b, ctxt->eflags))
5793                         ctxt->dst.val = ctxt->src.val;
5794                 else if (ctxt->op_bytes != 4)
5795                         ctxt->dst.type = OP_NONE; /* no writeback */
5796                 break;
5797         case 0x80 ... 0x8f: /* jnz rel, etc*/
5798                 if (test_cc(ctxt->b, ctxt->eflags))
5799                         rc = jmp_rel(ctxt, ctxt->src.val);
5800                 break;
5801         case 0x90 ... 0x9f:     /* setcc r/m8 */
5802                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5803                 break;
5804         case 0xb6 ... 0xb7:     /* movzx */
5805                 ctxt->dst.bytes = ctxt->op_bytes;
5806                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5807                                                        : (u16) ctxt->src.val;
5808                 break;
5809         case 0xbe ... 0xbf:     /* movsx */
5810                 ctxt->dst.bytes = ctxt->op_bytes;
5811                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5812                                                         (s16) ctxt->src.val;
5813                 break;
5814         default:
5815                 goto cannot_emulate;
5816         }
5817
5818 threebyte_insn:
5819
5820         if (rc != X86EMUL_CONTINUE)
5821                 goto done;
5822
5823         goto writeback;
5824
5825 cannot_emulate:
5826         return EMULATION_FAILED;
5827 }
5828
5829 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5830 {
5831         invalidate_registers(ctxt);
5832 }
5833
5834 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5835 {
5836         writeback_registers(ctxt);
5837 }
5838
5839 bool emulator_can_use_gpa(struct x86_emulate_ctxt *ctxt)
5840 {
5841         if (ctxt->rep_prefix && (ctxt->d & String))
5842                 return false;
5843
5844         if (ctxt->d & TwoMemOp)
5845                 return false;
5846
5847         return true;
5848 }