drivers/gpu/drm/exynos/regs-decon7.h

   1 /*
   2  * Copyright (c) 2014 Samsung Electronics Co., Ltd.
   3  * Author: Ajay Kumar <ajaykumar.rs@samsung.com>
   4  *
   5  * This program is free software; you can redistribute  it and/or modify it
   6  * under  the terms of  the GNU General  Public License as published by the
   7  * Free Software Foundation;  either version 2 of the  License, or (at your
   8  * option) any later version.
   9  */
  10
  11 #ifndef EXYNOS_REGS_DECON7_H
  12 #define EXYNOS_REGS_DECON7_H
  13
  14 /* VIDCON0 */
  15 #define VIDCON0                                 0x00
  16
  17 #define VIDCON0_SWRESET                         (1 << 28)
  18 #define VIDCON0_DECON_STOP_STATUS               (1 << 2)
  19 #define VIDCON0_ENVID                           (1 << 1)
  20 #define VIDCON0_ENVID_F                         (1 << 0)
  21
  22 /* VIDOUTCON0 */
  23 #define VIDOUTCON0                              0x4
  24
  25 #define VIDOUTCON0_DUAL_MASK                    (0x3 << 24)
  26 #define VIDOUTCON0_DUAL_ON                      (0x3 << 24)
  27 #define VIDOUTCON0_DISP_IF_1_ON                 (0x2 << 24)
  28 #define VIDOUTCON0_DISP_IF_0_ON                 (0x1 << 24)
  29 #define VIDOUTCON0_DUAL_OFF                     (0x0 << 24)
  30 #define VIDOUTCON0_IF_SHIFT                     23
  31 #define VIDOUTCON0_IF_MASK                      (0x1 << 23)
  32 #define VIDOUTCON0_RGBIF                        (0x0 << 23)
  33 #define VIDOUTCON0_I80IF                        (0x1 << 23)
  34
  35 /* VIDCON3 */
  36 #define VIDCON3                                 0x8
  37
  38 /* VIDCON4 */
  39 #define VIDCON4                                 0xC
  40 #define VIDCON4_FIFOCNT_START_EN                (1 << 0)
  41
  42 /* VCLKCON0 */
  43 #define VCLKCON0                                0x10
  44 #define VCLKCON0_CLKVALUP                       (1 << 8)
  45 #define VCLKCON0_VCLKFREE                       (1 << 0)
  46
  47 /* VCLKCON */
  48 #define VCLKCON1                                0x14
  49 #define VCLKCON1_CLKVAL_NUM_VCLK(val)           (((val) & 0xff) << 0)
  50 #define VCLKCON2                                0x18
  51
  52 /* SHADOWCON */
  53 #define SHADOWCON                               0x30
  54
  55 #define SHADOWCON_WINx_PROTECT(_win)            (1 << (10 + (_win)))
  56
  57 /* WINCONx */
  58 #define WINCON(_win)                            (0x50 + ((_win) * 4))
  59
  60 #define WINCONx_BUFSTATUS                       (0x3 << 30)
  61 #define WINCONx_BUFSEL_MASK                     (0x3 << 28)
  62 #define WINCONx_BUFSEL_SHIFT                    28
  63 #define WINCONx_TRIPLE_BUF_MODE                 (0x1 << 18)
  64 #define WINCONx_DOUBLE_BUF_MODE                 (0x0 << 18)
  65 #define WINCONx_BURSTLEN_16WORD                 (0x0 << 11)
  66 #define WINCONx_BURSTLEN_8WORD                  (0x1 << 11)
  67 #define WINCONx_BURSTLEN_MASK                   (0x1 << 11)
  68 #define WINCONx_BURSTLEN_SHIFT                  11
  69 #define WINCONx_BLD_PLANE                       (0 << 8)
  70 #define WINCONx_BLD_PIX                         (1 << 8)
  71 #define WINCONx_ALPHA_MUL                       (1 << 7)
  72
  73 #define WINCONx_BPPMODE_MASK                    (0xf << 2)
  74 #define WINCONx_BPPMODE_SHIFT                   2
  75 #define WINCONx_BPPMODE_16BPP_565               (0x8 << 2)
  76 #define WINCONx_BPPMODE_24BPP_BGRx              (0x7 << 2)
  77 #define WINCONx_BPPMODE_24BPP_RGBx              (0x6 << 2)
  78 #define WINCONx_BPPMODE_24BPP_xBGR              (0x5 << 2)
  79 #define WINCONx_BPPMODE_24BPP_xRGB              (0x4 << 2)
  80 #define WINCONx_BPPMODE_32BPP_BGRA              (0x3 << 2)
  81 #define WINCONx_BPPMODE_32BPP_RGBA              (0x2 << 2)
  82 #define WINCONx_BPPMODE_32BPP_ABGR              (0x1 << 2)
  83 #define WINCONx_BPPMODE_32BPP_ARGB              (0x0 << 2)
  84 #define WINCONx_ALPHA_SEL                       (1 << 1)
  85 #define WINCONx_ENWIN                           (1 << 0)
  86
  87 #define WINCON1_ALPHA_MUL_F                     (1 << 7)
  88 #define WINCON2_ALPHA_MUL_F                     (1 << 7)
  89 #define WINCON3_ALPHA_MUL_F                     (1 << 7)
  90 #define WINCON4_ALPHA_MUL_F                     (1 << 7)
  91
  92 /*  VIDOSDxH: The height for the OSD image(READ ONLY)*/
  93 #define VIDOSD_H(_x)                            (0x80 + ((_x) * 4))
  94
  95 /* Frame buffer start addresses: VIDWxxADD0n */
  96 #define VIDW_BUF_START(_win)                    (0x80 + ((_win) * 0x10))
  97 #define VIDW_BUF_START1(_win)                   (0x84 + ((_win) * 0x10))
  98 #define VIDW_BUF_START2(_win)                   (0x88 + ((_win) * 0x10))
  99
 100 #define VIDW_WHOLE_X(_win)                      (0x0130 + ((_win) * 8))
 101 #define VIDW_WHOLE_Y(_win)                      (0x0134 + ((_win) * 8))
 102 #define VIDW_OFFSET_X(_win)                     (0x0170 + ((_win) * 8))
 103 #define VIDW_OFFSET_Y(_win)                     (0x0174 + ((_win) * 8))
 104 #define VIDW_BLKOFFSET(_win)                    (0x01B0 + ((_win) * 4))
 105 #define VIDW_BLKSIZE(win)                       (0x0200 + ((_win) * 4))
 106
 107 /* Interrupt controls register */
 108 #define VIDINTCON2                              0x228
 109
 110 #define VIDINTCON1_INTEXTRA1_EN                 (1 << 1)
 111 #define VIDINTCON1_INTEXTRA0_EN                 (1 << 0)
 112
 113 /* Interrupt controls and status register */
 114 #define VIDINTCON3                              0x22C
 115
 116 #define VIDINTCON1_INTEXTRA1_PEND               (1 << 1)
 117 #define VIDINTCON1_INTEXTRA0_PEND               (1 << 0)
 118
 119 /* VIDOSDxA ~ VIDOSDxE */
 120 #define VIDOSD_BASE                             0x230
 121
 122 #define OSD_STRIDE                              0x20
 123
 124 #define VIDOSD_A(_win)                          (VIDOSD_BASE + \
 125                                                 ((_win) * OSD_STRIDE) + 0x00)
 126 #define VIDOSD_B(_win)                          (VIDOSD_BASE + \
 127                                                 ((_win) * OSD_STRIDE) + 0x04)
 128 #define VIDOSD_C(_win)                          (VIDOSD_BASE + \
 129                                                 ((_win) * OSD_STRIDE) + 0x08)
 130 #define VIDOSD_D(_win)                          (VIDOSD_BASE + \
 131                                                 ((_win) * OSD_STRIDE) + 0x0C)
 132 #define VIDOSD_E(_win)                          (VIDOSD_BASE + \
 133                                                 ((_win) * OSD_STRIDE) + 0x10)
 134
 135 #define VIDOSDxA_TOPLEFT_X_MASK                 (0x1fff << 13)
 136 #define VIDOSDxA_TOPLEFT_X_SHIFT                13
 137 #define VIDOSDxA_TOPLEFT_X_LIMIT                0x1fff
 138 #define VIDOSDxA_TOPLEFT_X(_x)                  (((_x) & 0x1fff) << 13)
 139
 140 #define VIDOSDxA_TOPLEFT_Y_MASK                 (0x1fff << 0)
 141 #define VIDOSDxA_TOPLEFT_Y_SHIFT                0
 142 #define VIDOSDxA_TOPLEFT_Y_LIMIT                0x1fff
 143 #define VIDOSDxA_TOPLEFT_Y(_x)                  (((_x) & 0x1fff) << 0)
 144
 145 #define VIDOSDxB_BOTRIGHT_X_MASK                (0x1fff << 13)
 146 #define VIDOSDxB_BOTRIGHT_X_SHIFT               13
 147 #define VIDOSDxB_BOTRIGHT_X_LIMIT               0x1fff
 148 #define VIDOSDxB_BOTRIGHT_X(_x)                 (((_x) & 0x1fff) << 13)
 149
 150 #define VIDOSDxB_BOTRIGHT_Y_MASK                (0x1fff << 0)
 151 #define VIDOSDxB_BOTRIGHT_Y_SHIFT               0
 152 #define VIDOSDxB_BOTRIGHT_Y_LIMIT               0x1fff
 153 #define VIDOSDxB_BOTRIGHT_Y(_x)                 (((_x) & 0x1fff) << 0)
 154
 155 #define VIDOSDxC_ALPHA0_R_F(_x)                 (((_x) & 0xFF) << 16)
 156 #define VIDOSDxC_ALPHA0_G_F(_x)                 (((_x) & 0xFF) << 8)
 157 #define VIDOSDxC_ALPHA0_B_F(_x)                 (((_x) & 0xFF) << 0)
 158
 159 #define VIDOSDxD_ALPHA1_R_F(_x)                 (((_x) & 0xFF) << 16)
 160 #define VIDOSDxD_ALPHA1_G_F(_x)                 (((_x) & 0xFF) << 8)
 161 #define VIDOSDxD_ALPHA1_B_F(_x)                 (((_x) & 0xFF) >> 0)
 162
 163 /* Window MAP (Color map) */
 164 #define WINxMAP(_win)                           (0x340 + ((_win) * 4))
 165
 166 #define WINxMAP_MAP                             (1 << 24)
 167 #define WINxMAP_MAP_COLOUR_MASK                 (0xffffff << 0)
 168 #define WINxMAP_MAP_COLOUR_SHIFT                0
 169 #define WINxMAP_MAP_COLOUR_LIMIT                0xffffff
 170 #define WINxMAP_MAP_COLOUR(_x)                  ((_x) << 0)
 171
 172 /* Window colour-key control registers */
 173 #define WKEYCON                                 0x370
 174
 175 #define WKEYCON0                                0x00
 176 #define WKEYCON1                                0x04
 177 #define WxKEYCON0_KEYBL_EN                      (1 << 26)
 178 #define WxKEYCON0_KEYEN_F                       (1 << 25)
 179 #define WxKEYCON0_DIRCON                        (1 << 24)
 180 #define WxKEYCON0_COMPKEY_MASK                  (0xffffff << 0)
 181 #define WxKEYCON0_COMPKEY_SHIFT                 0
 182 #define WxKEYCON0_COMPKEY_LIMIT                 0xffffff
 183 #define WxKEYCON0_COMPKEY(_x)                   ((_x) << 0)
 184 #define WxKEYCON1_COLVAL_MASK                   (0xffffff << 0)
 185 #define WxKEYCON1_COLVAL_SHIFT                  0
 186 #define WxKEYCON1_COLVAL_LIMIT                  0xffffff
 187 #define WxKEYCON1_COLVAL(_x)                    ((_x) << 0)
 188
 189 /* color key control register for hardware window 1 ~ 4. */
 190 #define WKEYCON0_BASE(x)                ((WKEYCON + WKEYCON0) + ((x - 1) * 8))
 191 /* color key value register for hardware window 1 ~ 4. */
 192 #define WKEYCON1_BASE(x)                ((WKEYCON + WKEYCON1) + ((x - 1) * 8))
 193
 194 /* Window KEY Alpha value */
 195 #define WxKEYALPHA(_win)                        (0x3A0 + (((_win) - 1) * 0x4))
 196
 197 #define Wx_KEYALPHA_R_F_SHIFT                   16
 198 #define Wx_KEYALPHA_G_F_SHIFT                   8
 199 #define Wx_KEYALPHA_B_F_SHIFT                   0
 200
 201 /* Blending equation */
 202 #define BLENDE(_win)                            (0x03C0 + ((_win) * 4))
 203 #define BLENDE_COEF_ZERO                        0x0
 204 #define BLENDE_COEF_ONE                         0x1
 205 #define BLENDE_COEF_ALPHA_A                     0x2
 206 #define BLENDE_COEF_ONE_MINUS_ALPHA_A           0x3
 207 #define BLENDE_COEF_ALPHA_B                     0x4
 208 #define BLENDE_COEF_ONE_MINUS_ALPHA_B           0x5
 209 #define BLENDE_COEF_ALPHA0                      0x6
 210 #define BLENDE_COEF_A                           0xA
 211 #define BLENDE_COEF_ONE_MINUS_A                 0xB
 212 #define BLENDE_COEF_B                           0xC
 213 #define BLENDE_COEF_ONE_MINUS_B                 0xD
 214 #define BLENDE_Q_FUNC(_v)                       ((_v) << 18)
 215 #define BLENDE_P_FUNC(_v)                       ((_v) << 12)
 216 #define BLENDE_B_FUNC(_v)                       ((_v) << 6)
 217 #define BLENDE_A_FUNC(_v)                       ((_v) << 0)
 218
 219 /* Blending equation control */
 220 #define BLENDCON                                0x3D8
 221 #define BLENDCON_NEW_MASK                       (1 << 0)
 222 #define BLENDCON_NEW_8BIT_ALPHA_VALUE           (1 << 0)
 223 #define BLENDCON_NEW_4BIT_ALPHA_VALUE           (0 << 0)
 224
 225 /* Interrupt control register */
 226 #define VIDINTCON0                              0x500
 227
 228 #define VIDINTCON0_WAKEUP_MASK                  (0x3f << 26)
 229 #define VIDINTCON0_INTEXTRAEN                   (1 << 21)
 230
 231 #define VIDINTCON0_FRAMESEL0_SHIFT              15
 232 #define VIDINTCON0_FRAMESEL0_MASK               (0x3 << 15)
 233 #define VIDINTCON0_FRAMESEL0_BACKPORCH          (0x0 << 15)
 234 #define VIDINTCON0_FRAMESEL0_VSYNC              (0x1 << 15)
 235 #define VIDINTCON0_FRAMESEL0_ACTIVE             (0x2 << 15)
 236 #define VIDINTCON0_FRAMESEL0_FRONTPORCH         (0x3 << 15)
 237
 238 #define VIDINTCON0_INT_FRAME                    (1 << 11)
 239
 240 #define VIDINTCON0_FIFOLEVEL_MASK               (0x7 << 3)
 241 #define VIDINTCON0_FIFOLEVEL_SHIFT              3
 242 #define VIDINTCON0_FIFOLEVEL_EMPTY              (0x0 << 3)
 243 #define VIDINTCON0_FIFOLEVEL_TO25PC             (0x1 << 3)
 244 #define VIDINTCON0_FIFOLEVEL_TO50PC             (0x2 << 3)
 245 #define VIDINTCON0_FIFOLEVEL_FULL               (0x4 << 3)
 246
 247 #define VIDINTCON0_FIFOSEL_MAIN_EN              (1 << 1)
 248 #define VIDINTCON0_INT_FIFO                     (1 << 1)
 249
 250 #define VIDINTCON0_INT_ENABLE                   (1 << 0)
 251
 252 /* Interrupt controls and status register */
 253 #define VIDINTCON1                              0x504
 254
 255 #define VIDINTCON1_INT_EXTRA                    (1 << 3)
 256 #define VIDINTCON1_INT_I80                      (1 << 2)
 257 #define VIDINTCON1_INT_FRAME                    (1 << 1)
 258 #define VIDINTCON1_INT_FIFO                     (1 << 0)
 259
 260 /* VIDCON1 */
 261 #define VIDCON1(_x)                             (0x0600 + ((_x) * 0x50))
 262 #define VIDCON1_LINECNT_GET(_v)                 (((_v) >> 17) & 0x1fff)
 263 #define VIDCON1_VCLK_MASK                       (0x3 << 9)
 264 #define VIDCON1_VCLK_HOLD                       (0x0 << 9)
 265 #define VIDCON1_VCLK_RUN                        (0x1 << 9)
 266 #define VIDCON1_VCLK_RUN_VDEN_DISABLE           (0x3 << 9)
 267 #define VIDCON1_RGB_ORDER_O_MASK                (0x7 << 4)
 268 #define VIDCON1_RGB_ORDER_O_RGB                 (0x0 << 4)
 269 #define VIDCON1_RGB_ORDER_O_GBR                 (0x1 << 4)
 270 #define VIDCON1_RGB_ORDER_O_BRG                 (0x2 << 4)
 271 #define VIDCON1_RGB_ORDER_O_BGR                 (0x4 << 4)
 272 #define VIDCON1_RGB_ORDER_O_RBG                 (0x5 << 4)
 273 #define VIDCON1_RGB_ORDER_O_GRB                 (0x6 << 4)
 274
 275 /* VIDTCON0 */
 276 #define VIDTCON0                                0x610
 277
 278 #define VIDTCON0_VBPD_MASK                      (0xffff << 16)
 279 #define VIDTCON0_VBPD_SHIFT                     16
 280 #define VIDTCON0_VBPD_LIMIT                     0xffff
 281 #define VIDTCON0_VBPD(_x)                       ((_x) << 16)
 282
 283 #define VIDTCON0_VFPD_MASK                      (0xffff << 0)
 284 #define VIDTCON0_VFPD_SHIFT                     0
 285 #define VIDTCON0_VFPD_LIMIT                     0xffff
 286 #define VIDTCON0_VFPD(_x)                       ((_x) << 0)
 287
 288 /* VIDTCON1 */
 289 #define VIDTCON1                                0x614
 290
 291 #define VIDTCON1_VSPW_MASK                      (0xffff << 16)
 292 #define VIDTCON1_VSPW_SHIFT                     16
 293 #define VIDTCON1_VSPW_LIMIT                     0xffff
 294 #define VIDTCON1_VSPW(_x)                       ((_x) << 16)
 295
 296 /* VIDTCON2 */
 297 #define VIDTCON2                                0x618
 298
 299 #define VIDTCON2_HBPD_MASK                      (0xffff << 16)
 300 #define VIDTCON2_HBPD_SHIFT                     16
 301 #define VIDTCON2_HBPD_LIMIT                     0xffff
 302 #define VIDTCON2_HBPD(_x)                       ((_x) << 16)
 303
 304 #define VIDTCON2_HFPD_MASK                      (0xffff << 0)
 305 #define VIDTCON2_HFPD_SHIFT                     0
 306 #define VIDTCON2_HFPD_LIMIT                     0xffff
 307 #define VIDTCON2_HFPD(_x)                       ((_x) << 0)
 308
 309 /* VIDTCON3 */
 310 #define VIDTCON3                                0x61C
 311
 312 #define VIDTCON3_HSPW_MASK                      (0xffff << 16)
 313 #define VIDTCON3_HSPW_SHIFT                     16
 314 #define VIDTCON3_HSPW_LIMIT                     0xffff
 315 #define VIDTCON3_HSPW(_x)                       ((_x) << 16)
 316
 317 /* VIDTCON4 */
 318 #define VIDTCON4                                0x620
 319
 320 #define VIDTCON4_LINEVAL_MASK                   (0xfff << 16)
 321 #define VIDTCON4_LINEVAL_SHIFT                  16
 322 #define VIDTCON4_LINEVAL_LIMIT                  0xfff
 323 #define VIDTCON4_LINEVAL(_x)                    (((_x) & 0xfff) << 16)
 324
 325 #define VIDTCON4_HOZVAL_MASK                    (0xfff << 0)
 326 #define VIDTCON4_HOZVAL_SHIFT                   0
 327 #define VIDTCON4_HOZVAL_LIMIT                   0xfff
 328 #define VIDTCON4_HOZVAL(_x)                     (((_x) & 0xfff) << 0)
 329
 330 /* LINECNT OP THRSHOLD*/
 331 #define LINECNT_OP_THRESHOLD                    0x630
 332
 333 /* CRCCTRL */
 334 #define CRCCTRL                                 0x6C8
 335 #define CRCCTRL_CRCCLKEN                        (0x1 << 2)
 336 #define CRCCTRL_CRCSTART_F                      (0x1 << 1)
 337 #define CRCCTRL_CRCEN                           (0x1 << 0)
 338
 339 /* DECON_CMU */
 340 #define DECON_CMU                               0x704
 341
 342 #define DECON_CMU_ALL_CLKGATE_ENABLE            0x3
 343 #define DECON_CMU_SE_CLKGATE_ENABLE             (0x1 << 2)
 344 #define DECON_CMU_SFR_CLKGATE_ENABLE            (0x1 << 1)
 345 #define DECON_CMU_MEM_CLKGATE_ENABLE            (0x1 << 0)
 346
 347 /* DECON_UPDATE */
 348 #define DECON_UPDATE                            0x710
 349
 350 #define DECON_UPDATE_SLAVE_SYNC                 (1 << 4)
 351 #define DECON_UPDATE_STANDALONE_F               (1 << 0)
 352
 353 #endif /* EXYNOS_REGS_DECON7_H */