drivers/gpu/drm/imx/imx-tve.c

   1 /*
   2  * i.MX drm driver - Television Encoder (TVEv2)
   3  *
   4  * Copyright (C) 2013 Philipp Zabel, Pengutronix
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License
   8  * as published by the Free Software Foundation; either version 2
   9  * of the License, or (at your option) any later version.
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  */
  15
  16 #include <linux/clk.h>
  17 #include <linux/clk-provider.h>
  18 #include <linux/component.h>
  19 #include <linux/module.h>
  20 #include <linux/i2c.h>
  21 #include <linux/regmap.h>
  22 #include <linux/regulator/consumer.h>
  23 #include <linux/spinlock.h>
  24 #include <linux/videodev2.h>
  25 #include <drm/drmP.h>
  26 #include <drm/drm_atomic_helper.h>
  27 #include <drm/drm_fb_helper.h>
  28 #include <drm/drm_crtc_helper.h>
  29 #include <video/imx-ipu-v3.h>
  30
  31 #include "imx-drm.h"
  32
  33 #define TVE_COM_CONF_REG        0x00
  34 #define TVE_TVDAC0_CONT_REG     0x28
  35 #define TVE_TVDAC1_CONT_REG     0x2c
  36 #define TVE_TVDAC2_CONT_REG     0x30
  37 #define TVE_CD_CONT_REG         0x34
  38 #define TVE_INT_CONT_REG        0x64
  39 #define TVE_STAT_REG            0x68
  40 #define TVE_TST_MODE_REG        0x6c
  41 #define TVE_MV_CONT_REG         0xdc
  42
  43 /* TVE_COM_CONF_REG */
  44 #define TVE_SYNC_CH_2_EN        BIT(22)
  45 #define TVE_SYNC_CH_1_EN        BIT(21)
  46 #define TVE_SYNC_CH_0_EN        BIT(20)
  47 #define TVE_TV_OUT_MODE_MASK    (0x7 << 12)
  48 #define TVE_TV_OUT_DISABLE      (0x0 << 12)
  49 #define TVE_TV_OUT_CVBS_0       (0x1 << 12)
  50 #define TVE_TV_OUT_CVBS_2       (0x2 << 12)
  51 #define TVE_TV_OUT_CVBS_0_2     (0x3 << 12)
  52 #define TVE_TV_OUT_SVIDEO_0_1   (0x4 << 12)
  53 #define TVE_TV_OUT_SVIDEO_0_1_CVBS2_2   (0x5 << 12)
  54 #define TVE_TV_OUT_YPBPR        (0x6 << 12)
  55 #define TVE_TV_OUT_RGB          (0x7 << 12)
  56 #define TVE_TV_STAND_MASK       (0xf << 8)
  57 #define TVE_TV_STAND_HD_1080P30 (0xc << 8)
  58 #define TVE_P2I_CONV_EN         BIT(7)
  59 #define TVE_INP_VIDEO_FORM      BIT(6)
  60 #define TVE_INP_YCBCR_422       (0x0 << 6)
  61 #define TVE_INP_YCBCR_444       (0x1 << 6)
  62 #define TVE_DATA_SOURCE_MASK    (0x3 << 4)
  63 #define TVE_DATA_SOURCE_BUS1    (0x0 << 4)
  64 #define TVE_DATA_SOURCE_BUS2    (0x1 << 4)
  65 #define TVE_DATA_SOURCE_EXT     (0x2 << 4)
  66 #define TVE_DATA_SOURCE_TESTGEN (0x3 << 4)
  67 #define TVE_IPU_CLK_EN_OFS      3
  68 #define TVE_IPU_CLK_EN          BIT(3)
  69 #define TVE_DAC_SAMP_RATE_OFS   1
  70 #define TVE_DAC_SAMP_RATE_WIDTH 2
  71 #define TVE_DAC_SAMP_RATE_MASK  (0x3 << 1)
  72 #define TVE_DAC_FULL_RATE       (0x0 << 1)
  73 #define TVE_DAC_DIV2_RATE       (0x1 << 1)
  74 #define TVE_DAC_DIV4_RATE       (0x2 << 1)
  75 #define TVE_EN                  BIT(0)
  76
  77 /* TVE_TVDACx_CONT_REG */
  78 #define TVE_TVDAC_GAIN_MASK     (0x3f << 0)
  79
  80 /* TVE_CD_CONT_REG */
  81 #define TVE_CD_CH_2_SM_EN       BIT(22)
  82 #define TVE_CD_CH_1_SM_EN       BIT(21)
  83 #define TVE_CD_CH_0_SM_EN       BIT(20)
  84 #define TVE_CD_CH_2_LM_EN       BIT(18)
  85 #define TVE_CD_CH_1_LM_EN       BIT(17)
  86 #define TVE_CD_CH_0_LM_EN       BIT(16)
  87 #define TVE_CD_CH_2_REF_LVL     BIT(10)
  88 #define TVE_CD_CH_1_REF_LVL     BIT(9)
  89 #define TVE_CD_CH_0_REF_LVL     BIT(8)
  90 #define TVE_CD_EN               BIT(0)
  91
  92 /* TVE_INT_CONT_REG */
  93 #define TVE_FRAME_END_IEN       BIT(13)
  94 #define TVE_CD_MON_END_IEN      BIT(2)
  95 #define TVE_CD_SM_IEN           BIT(1)
  96 #define TVE_CD_LM_IEN           BIT(0)
  97
  98 /* TVE_TST_MODE_REG */
  99 #define TVE_TVDAC_TEST_MODE_MASK        (0x7 << 0)
 100
 101 #define IMX_TVE_DAC_VOLTAGE     2750000
 102
 103 enum {
 104         TVE_MODE_TVOUT,
 105         TVE_MODE_VGA,
 106 };
 107
 108 struct imx_tve {
 109         struct drm_connector connector;
 110         struct drm_encoder encoder;
 111         struct device *dev;
 112         spinlock_t lock;        /* register lock */
 113         bool enabled;
 114         int mode;
 115         int di_hsync_pin;
 116         int di_vsync_pin;
 117
 118         struct regmap *regmap;
 119         struct regulator *dac_reg;
 120         struct i2c_adapter *ddc;
 121         struct clk *clk;
 122         struct clk *di_sel_clk;
 123         struct clk_hw clk_hw_di;
 124         struct clk *di_clk;
 125 };
 126
 127 static inline struct imx_tve *con_to_tve(struct drm_connector *c)
 128 {
 129         return container_of(c, struct imx_tve, connector);
 130 }
 131
 132 static inline struct imx_tve *enc_to_tve(struct drm_encoder *e)
 133 {
 134         return container_of(e, struct imx_tve, encoder);
 135 }
 136
 137 static void tve_lock(void *__tve)
 138 __acquires(&tve->lock)
 139 {
 140         struct imx_tve *tve = __tve;
 141
 142         spin_lock(&tve->lock);
 143 }
 144
 145 static void tve_unlock(void *__tve)
 146 __releases(&tve->lock)
 147 {
 148         struct imx_tve *tve = __tve;
 149
 150         spin_unlock(&tve->lock);
 151 }
 152
 153 static void tve_enable(struct imx_tve *tve)
 154 {
 155         int ret;
 156
 157         if (!tve->enabled) {
 158                 tve->enabled = true;
 159                 clk_prepare_enable(tve->clk);
 160                 ret = regmap_update_bits(tve->regmap, TVE_COM_CONF_REG,
 161                                          TVE_EN, TVE_EN);
 162         }
 163
 164         /* clear interrupt status register */
 165         regmap_write(tve->regmap, TVE_STAT_REG, 0xffffffff);
 166
 167         /* cable detection irq disabled in VGA mode, enabled in TVOUT mode */
 168         if (tve->mode == TVE_MODE_VGA)
 169                 regmap_write(tve->regmap, TVE_INT_CONT_REG, 0);
 170         else
 171                 regmap_write(tve->regmap, TVE_INT_CONT_REG,
 172                              TVE_CD_SM_IEN |
 173                              TVE_CD_LM_IEN |
 174                              TVE_CD_MON_END_IEN);
 175 }
 176
 177 static void tve_disable(struct imx_tve *tve)
 178 {
 179         int ret;
 180
 181         if (tve->enabled) {
 182                 tve->enabled = false;
 183                 ret = regmap_update_bits(tve->regmap, TVE_COM_CONF_REG,
 184                                          TVE_EN, 0);
 185                 clk_disable_unprepare(tve->clk);
 186         }
 187 }
 188
 189 static int tve_setup_tvout(struct imx_tve *tve)
 190 {
 191         return -ENOTSUPP;
 192 }
 193
 194 static int tve_setup_vga(struct imx_tve *tve)
 195 {
 196         unsigned int mask;
 197         unsigned int val;
 198         int ret;
 199
 200         /* set gain to (1 + 10/128) to provide 0.7V peak-to-peak amplitude */
 201         ret = regmap_update_bits(tve->regmap, TVE_TVDAC0_CONT_REG,
 202                                  TVE_TVDAC_GAIN_MASK, 0x0a);
 203         if (ret)
 204                 return ret;
 205
 206         ret = regmap_update_bits(tve->regmap, TVE_TVDAC1_CONT_REG,
 207                                  TVE_TVDAC_GAIN_MASK, 0x0a);
 208         if (ret)
 209                 return ret;
 210
 211         ret = regmap_update_bits(tve->regmap, TVE_TVDAC2_CONT_REG,
 212                                  TVE_TVDAC_GAIN_MASK, 0x0a);
 213         if (ret)
 214                 return ret;
 215
 216         /* set configuration register */
 217         mask = TVE_DATA_SOURCE_MASK | TVE_INP_VIDEO_FORM;
 218         val  = TVE_DATA_SOURCE_BUS2 | TVE_INP_YCBCR_444;
 219         mask |= TVE_TV_STAND_MASK       | TVE_P2I_CONV_EN;
 220         val  |= TVE_TV_STAND_HD_1080P30 | 0;
 221         mask |= TVE_TV_OUT_MODE_MASK | TVE_SYNC_CH_0_EN;
 222         val  |= TVE_TV_OUT_RGB       | TVE_SYNC_CH_0_EN;
 223         ret = regmap_update_bits(tve->regmap, TVE_COM_CONF_REG, mask, val);
 224         if (ret)
 225                 return ret;
 226
 227         /* set test mode (as documented) */
 228         return regmap_update_bits(tve->regmap, TVE_TST_MODE_REG,
 229                                  TVE_TVDAC_TEST_MODE_MASK, 1);
 230 }
 231
 232 static enum drm_connector_status imx_tve_connector_detect(
 233                                 struct drm_connector *connector, bool force)
 234 {
 235         return connector_status_connected;
 236 }
 237
 238 static int imx_tve_connector_get_modes(struct drm_connector *connector)
 239 {
 240         struct imx_tve *tve = con_to_tve(connector);
 241         struct edid *edid;
 242         int ret = 0;
 243
 244         if (!tve->ddc)
 245                 return 0;
 246
 247         edid = drm_get_edid(connector, tve->ddc);
 248         if (edid) {
 249                 drm_mode_connector_update_edid_property(connector, edid);
 250                 ret = drm_add_edid_modes(connector, edid);
 251                 kfree(edid);
 252         }
 253
 254         return ret;
 255 }
 256
 257 static enum drm_mode_status
 258 imx_tve_connector_mode_valid(struct drm_connector *connector,
 259                              struct drm_display_mode *mode)
 260 {
 261         struct imx_tve *tve = con_to_tve(connector);
 262         unsigned long rate;
 263
 264         /* pixel clock with 2x oversampling */
 265         rate = clk_round_rate(tve->clk, 2000UL * mode->clock) / 2000;
 266         if (rate == mode->clock)
 267                 return MODE_OK;
 268
 269         /* pixel clock without oversampling */
 270         rate = clk_round_rate(tve->clk, 1000UL * mode->clock) / 1000;
 271         if (rate == mode->clock)
 272                 return MODE_OK;
 273
 274         dev_warn(tve->dev, "ignoring mode %dx%d\n",
 275                  mode->hdisplay, mode->vdisplay);
 276
 277         return MODE_BAD;
 278 }
 279
 280 static struct drm_encoder *imx_tve_connector_best_encoder(
 281                 struct drm_connector *connector)
 282 {
 283         struct imx_tve *tve = con_to_tve(connector);
 284
 285         return &tve->encoder;
 286 }
 287
 288 static void imx_tve_encoder_mode_set(struct drm_encoder *encoder,
 289                                      struct drm_display_mode *orig_mode,
 290                                      struct drm_display_mode *mode)
 291 {
 292         struct imx_tve *tve = enc_to_tve(encoder);
 293         unsigned long rounded_rate;
 294         unsigned long rate;
 295         int div = 1;
 296         int ret;
 297
 298         /*
 299          * FIXME
 300          * we should try 4k * mode->clock first,
 301          * and enable 4x oversampling for lower resolutions
 302          */
 303         rate = 2000UL * mode->clock;
 304         clk_set_rate(tve->clk, rate);
 305         rounded_rate = clk_get_rate(tve->clk);
 306         if (rounded_rate >= rate)
 307                 div = 2;
 308         clk_set_rate(tve->di_clk, rounded_rate / div);
 309
 310         ret = clk_set_parent(tve->di_sel_clk, tve->di_clk);
 311         if (ret < 0) {
 312                 dev_err(tve->dev, "failed to set di_sel parent to tve_di: %d\n",
 313                         ret);
 314         }
 315
 316         regmap_update_bits(tve->regmap, TVE_COM_CONF_REG,
 317                            TVE_IPU_CLK_EN, TVE_IPU_CLK_EN);
 318
 319         if (tve->mode == TVE_MODE_VGA)
 320                 ret = tve_setup_vga(tve);
 321         else
 322                 ret = tve_setup_tvout(tve);
 323         if (ret)
 324                 dev_err(tve->dev, "failed to set configuration: %d\n", ret);
 325 }
 326
 327 static void imx_tve_encoder_enable(struct drm_encoder *encoder)
 328 {
 329         struct imx_tve *tve = enc_to_tve(encoder);
 330
 331         tve_enable(tve);
 332 }
 333
 334 static void imx_tve_encoder_disable(struct drm_encoder *encoder)
 335 {
 336         struct imx_tve *tve = enc_to_tve(encoder);
 337
 338         tve_disable(tve);
 339 }
 340
 341 static int imx_tve_atomic_check(struct drm_encoder *encoder,
 342                                 struct drm_crtc_state *crtc_state,
 343                                 struct drm_connector_state *conn_state)
 344 {
 345         struct imx_crtc_state *imx_crtc_state = to_imx_crtc_state(crtc_state);
 346         struct imx_tve *tve = enc_to_tve(encoder);
 347
 348         imx_crtc_state->bus_format = MEDIA_BUS_FMT_GBR888_1X24;
 349         imx_crtc_state->di_hsync_pin = tve->di_hsync_pin;
 350         imx_crtc_state->di_vsync_pin = tve->di_vsync_pin;
 351
 352         return 0;
 353 }
 354
 355 static const struct drm_connector_funcs imx_tve_connector_funcs = {
 356         .dpms = drm_atomic_helper_connector_dpms,
 357         .fill_modes = drm_helper_probe_single_connector_modes,
 358         .detect = imx_tve_connector_detect,
 359         .destroy = imx_drm_connector_destroy,
 360         .reset = drm_atomic_helper_connector_reset,
 361         .atomic_duplicate_state = drm_atomic_helper_connector_duplicate_state,
 362         .atomic_destroy_state = drm_atomic_helper_connector_destroy_state,
 363 };
 364
 365 static const struct drm_connector_helper_funcs imx_tve_connector_helper_funcs = {
 366         .get_modes = imx_tve_connector_get_modes,
 367         .best_encoder = imx_tve_connector_best_encoder,
 368         .mode_valid = imx_tve_connector_mode_valid,
 369 };
 370
 371 static const struct drm_encoder_funcs imx_tve_encoder_funcs = {
 372         .destroy = imx_drm_encoder_destroy,
 373 };
 374
 375 static const struct drm_encoder_helper_funcs imx_tve_encoder_helper_funcs = {
 376         .mode_set = imx_tve_encoder_mode_set,
 377         .enable = imx_tve_encoder_enable,
 378         .disable = imx_tve_encoder_disable,
 379         .atomic_check = imx_tve_atomic_check,
 380 };
 381
 382 static irqreturn_t imx_tve_irq_handler(int irq, void *data)
 383 {
 384         struct imx_tve *tve = data;
 385         unsigned int val;
 386
 387         regmap_read(tve->regmap, TVE_STAT_REG, &val);
 388
 389         /* clear interrupt status register */
 390         regmap_write(tve->regmap, TVE_STAT_REG, 0xffffffff);
 391
 392         return IRQ_HANDLED;
 393 }
 394
 395 static unsigned long clk_tve_di_recalc_rate(struct clk_hw *hw,
 396                                             unsigned long parent_rate)
 397 {
 398         struct imx_tve *tve = container_of(hw, struct imx_tve, clk_hw_di);
 399         unsigned int val;
 400         int ret;
 401
 402         ret = regmap_read(tve->regmap, TVE_COM_CONF_REG, &val);
 403         if (ret < 0)
 404                 return 0;
 405
 406         switch (val & TVE_DAC_SAMP_RATE_MASK) {
 407         case TVE_DAC_DIV4_RATE:
 408                 return parent_rate / 4;
 409         case TVE_DAC_DIV2_RATE:
 410                 return parent_rate / 2;
 411         case TVE_DAC_FULL_RATE:
 412         default:
 413                 return parent_rate;
 414         }
 415
 416         return 0;
 417 }
 418
 419 static long clk_tve_di_round_rate(struct clk_hw *hw, unsigned long rate,
 420                                   unsigned long *prate)
 421 {
 422         unsigned long div;
 423
 424         div = *prate / rate;
 425         if (div >= 4)
 426                 return *prate / 4;
 427         else if (div >= 2)
 428                 return *prate / 2;
 429         return *prate;
 430 }
 431
 432 static int clk_tve_di_set_rate(struct clk_hw *hw, unsigned long rate,
 433                                unsigned long parent_rate)
 434 {
 435         struct imx_tve *tve = container_of(hw, struct imx_tve, clk_hw_di);
 436         unsigned long div;
 437         u32 val;
 438         int ret;
 439
 440         div = parent_rate / rate;
 441         if (div >= 4)
 442                 val = TVE_DAC_DIV4_RATE;
 443         else if (div >= 2)
 444                 val = TVE_DAC_DIV2_RATE;
 445         else
 446                 val = TVE_DAC_FULL_RATE;
 447
 448         ret = regmap_update_bits(tve->regmap, TVE_COM_CONF_REG,
 449                                  TVE_DAC_SAMP_RATE_MASK, val);
 450
 451         if (ret < 0) {
 452                 dev_err(tve->dev, "failed to set divider: %d\n", ret);
 453                 return ret;
 454         }
 455
 456         return 0;
 457 }
 458
 459 static struct clk_ops clk_tve_di_ops = {
 460         .round_rate = clk_tve_di_round_rate,
 461         .set_rate = clk_tve_di_set_rate,
 462         .recalc_rate = clk_tve_di_recalc_rate,
 463 };
 464
 465 static int tve_clk_init(struct imx_tve *tve, void __iomem *base)
 466 {
 467         const char *tve_di_parent[1];
 468         struct clk_init_data init = {
 469                 .name = "tve_di",
 470                 .ops = &clk_tve_di_ops,
 471                 .num_parents = 1,
 472                 .flags = 0,
 473         };
 474
 475         tve_di_parent[0] = __clk_get_name(tve->clk);
 476         init.parent_names = (const char **)&tve_di_parent;
 477
 478         tve->clk_hw_di.init = &init;
 479         tve->di_clk = clk_register(tve->dev, &tve->clk_hw_di);
 480         if (IS_ERR(tve->di_clk)) {
 481                 dev_err(tve->dev, "failed to register TVE output clock: %ld\n",
 482                         PTR_ERR(tve->di_clk));
 483                 return PTR_ERR(tve->di_clk);
 484         }
 485
 486         return 0;
 487 }
 488
 489 static int imx_tve_register(struct drm_device *drm, struct imx_tve *tve)
 490 {
 491         int encoder_type;
 492         int ret;
 493
 494         encoder_type = tve->mode == TVE_MODE_VGA ?
 495                                 DRM_MODE_ENCODER_DAC : DRM_MODE_ENCODER_TVDAC;
 496
 497         ret = imx_drm_encoder_parse_of(drm, &tve->encoder, tve->dev->of_node);
 498         if (ret)
 499                 return ret;
 500
 501         drm_encoder_helper_add(&tve->encoder, &imx_tve_encoder_helper_funcs);
 502         drm_encoder_init(drm, &tve->encoder, &imx_tve_encoder_funcs,
 503                          encoder_type, NULL);
 504
 505         drm_connector_helper_add(&tve->connector,
 506                         &imx_tve_connector_helper_funcs);
 507         drm_connector_init(drm, &tve->connector, &imx_tve_connector_funcs,
 508                            DRM_MODE_CONNECTOR_VGA);
 509
 510         drm_mode_connector_attach_encoder(&tve->connector, &tve->encoder);
 511
 512         return 0;
 513 }
 514
 515 static void imx_tve_disable_regulator(void *data)
 516 {
 517         struct imx_tve *tve = data;
 518
 519         regulator_disable(tve->dac_reg);
 520 }
 521
 522 static bool imx_tve_readable_reg(struct device *dev, unsigned int reg)
 523 {
 524         return (reg % 4 == 0) && (reg <= 0xdc);
 525 }
 526
 527 static struct regmap_config tve_regmap_config = {
 528         .reg_bits = 32,
 529         .val_bits = 32,
 530         .reg_stride = 4,
 531
 532         .readable_reg = imx_tve_readable_reg,
 533
 534         .lock = tve_lock,
 535         .unlock = tve_unlock,
 536
 537         .max_register = 0xdc,
 538 };
 539
 540 static const char * const imx_tve_modes[] = {
 541         [TVE_MODE_TVOUT]  = "tvout",
 542         [TVE_MODE_VGA] = "vga",
 543 };
 544
 545 static const int of_get_tve_mode(struct device_node *np)
 546 {
 547         const char *bm;
 548         int ret, i;
 549
 550         ret = of_property_read_string(np, "fsl,tve-mode", &bm);
 551         if (ret < 0)
 552                 return ret;
 553
 554         for (i = 0; i < ARRAY_SIZE(imx_tve_modes); i++)
 555                 if (!strcasecmp(bm, imx_tve_modes[i]))
 556                         return i;
 557
 558         return -EINVAL;
 559 }
 560
 561 static int imx_tve_bind(struct device *dev, struct device *master, void *data)
 562 {
 563         struct platform_device *pdev = to_platform_device(dev);
 564         struct drm_device *drm = data;
 565         struct device_node *np = dev->of_node;
 566         struct device_node *ddc_node;
 567         struct imx_tve *tve;
 568         struct resource *res;
 569         void __iomem *base;
 570         unsigned int val;
 571         int irq;
 572         int ret;
 573
 574         tve = devm_kzalloc(dev, sizeof(*tve), GFP_KERNEL);
 575         if (!tve)
 576                 return -ENOMEM;
 577
 578         tve->dev = dev;
 579         spin_lock_init(&tve->lock);
 580
 581         ddc_node = of_parse_phandle(np, "ddc-i2c-bus", 0);
 582         if (ddc_node) {
 583                 tve->ddc = of_find_i2c_adapter_by_node(ddc_node);
 584                 of_node_put(ddc_node);
 585         }
 586
 587         tve->mode = of_get_tve_mode(np);
 588         if (tve->mode != TVE_MODE_VGA) {
 589                 dev_err(dev, "only VGA mode supported, currently\n");
 590                 return -EINVAL;
 591         }
 592
 593         if (tve->mode == TVE_MODE_VGA) {
 594                 ret = of_property_read_u32(np, "fsl,hsync-pin",
 595                                            &tve->di_hsync_pin);
 596
 597                 if (ret < 0) {
 598                         dev_err(dev, "failed to get hsync pin\n");
 599                         return ret;
 600                 }
 601
 602                 ret = of_property_read_u32(np, "fsl,vsync-pin",
 603                                            &tve->di_vsync_pin);
 604
 605                 if (ret < 0) {
 606                         dev_err(dev, "failed to get vsync pin\n");
 607                         return ret;
 608                 }
 609         }
 610
 611         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 612         base = devm_ioremap_resource(dev, res);
 613         if (IS_ERR(base))
 614                 return PTR_ERR(base);
 615
 616         tve_regmap_config.lock_arg = tve;
 617         tve->regmap = devm_regmap_init_mmio_clk(dev, "tve", base,
 618                                                 &tve_regmap_config);
 619         if (IS_ERR(tve->regmap)) {
 620                 dev_err(dev, "failed to init regmap: %ld\n",
 621                         PTR_ERR(tve->regmap));
 622                 return PTR_ERR(tve->regmap);
 623         }
 624
 625         irq = platform_get_irq(pdev, 0);
 626         if (irq < 0) {
 627                 dev_err(dev, "failed to get irq\n");
 628                 return irq;
 629         }
 630
 631         ret = devm_request_threaded_irq(dev, irq, NULL,
 632                                         imx_tve_irq_handler, IRQF_ONESHOT,
 633                                         "imx-tve", tve);
 634         if (ret < 0) {
 635                 dev_err(dev, "failed to request irq: %d\n", ret);
 636                 return ret;
 637         }
 638
 639         tve->dac_reg = devm_regulator_get(dev, "dac");
 640         if (!IS_ERR(tve->dac_reg)) {
 641                 if (regulator_get_voltage(tve->dac_reg) != IMX_TVE_DAC_VOLTAGE)
 642                         dev_warn(dev, "dac voltage is not %d uV\n", IMX_TVE_DAC_VOLTAGE);
 643                 ret = regulator_enable(tve->dac_reg);
 644                 if (ret)
 645                         return ret;
 646                 ret = devm_add_action_or_reset(dev, imx_tve_disable_regulator, tve);
 647                 if (ret)
 648                         return ret;
 649         }
 650
 651         tve->clk = devm_clk_get(dev, "tve");
 652         if (IS_ERR(tve->clk)) {
 653                 dev_err(dev, "failed to get high speed tve clock: %ld\n",
 654                         PTR_ERR(tve->clk));
 655                 return PTR_ERR(tve->clk);
 656         }
 657
 658         /* this is the IPU DI clock input selector, can be parented to tve_di */
 659         tve->di_sel_clk = devm_clk_get(dev, "di_sel");
 660         if (IS_ERR(tve->di_sel_clk)) {
 661                 dev_err(dev, "failed to get ipu di mux clock: %ld\n",
 662                         PTR_ERR(tve->di_sel_clk));
 663                 return PTR_ERR(tve->di_sel_clk);
 664         }
 665
 666         ret = tve_clk_init(tve, base);
 667         if (ret < 0)
 668                 return ret;
 669
 670         ret = regmap_read(tve->regmap, TVE_COM_CONF_REG, &val);
 671         if (ret < 0) {
 672                 dev_err(dev, "failed to read configuration register: %d\n",
 673                         ret);
 674                 return ret;
 675         }
 676         if (val != 0x00100000) {
 677                 dev_err(dev, "configuration register default value indicates this is not a TVEv2\n");
 678                 return -ENODEV;
 679         }
 680
 681         /* disable cable detection for VGA mode */
 682         ret = regmap_write(tve->regmap, TVE_CD_CONT_REG, 0);
 683         if (ret)
 684                 return ret;
 685
 686         ret = imx_tve_register(drm, tve);
 687         if (ret)
 688                 return ret;
 689
 690         dev_set_drvdata(dev, tve);
 691
 692         return 0;
 693 }
 694
 695 static const struct component_ops imx_tve_ops = {
 696         .bind   = imx_tve_bind,
 697 };
 698
 699 static int imx_tve_probe(struct platform_device *pdev)
 700 {
 701         return component_add(&pdev->dev, &imx_tve_ops);
 702 }
 703
 704 static int imx_tve_remove(struct platform_device *pdev)
 705 {
 706         component_del(&pdev->dev, &imx_tve_ops);
 707         return 0;
 708 }
 709
 710 static const struct of_device_id imx_tve_dt_ids[] = {
 711         { .compatible = "fsl,imx53-tve", },
 712         { /* sentinel */ }
 713 };
 714 MODULE_DEVICE_TABLE(of, imx_tve_dt_ids);
 715
 716 static struct platform_driver imx_tve_driver = {
 717         .probe          = imx_tve_probe,
 718         .remove         = imx_tve_remove,
 719         .driver         = {
 720                 .of_match_table = imx_tve_dt_ids,
 721                 .name   = "imx-tve",
 722         },
 723 };
 724
 725 module_platform_driver(imx_tve_driver);
 726
 727 MODULE_DESCRIPTION("i.MX Television Encoder driver");
 728 MODULE_AUTHOR("Philipp Zabel, Pengutronix");
 729 MODULE_LICENSE("GPL");
 730 MODULE_ALIAS("platform:imx-tve");