drivers/gpu/drm/msm/dsi/dsi_host.c

   1 /*
   2  * Copyright (c) 2015, The Linux Foundation. All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License version 2 and
   6  * only version 2 as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope that it will be useful,
   9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  11  * GNU General Public License for more details.
  12  */
  13
  14 #include <linux/clk.h>
  15 #include <linux/delay.h>
  16 #include <linux/err.h>
  17 #include <linux/gpio.h>
  18 #include <linux/gpio/consumer.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/of_device.h>
  21 #include <linux/of_gpio.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/pinctrl/consumer.h>
  24 #include <linux/of_graph.h>
  25 #include <linux/regulator/consumer.h>
  26 #include <linux/spinlock.h>
  27 #include <linux/mfd/syscon.h>
  28 #include <linux/regmap.h>
  29 #include <video/mipi_display.h>
  30
  31 #include "dsi.h"
  32 #include "dsi.xml.h"
  33 #include "sfpb.xml.h"
  34 #include "dsi_cfg.h"
  35
  36 #define DSI_RESET_TOGGLE_DELAY_MS 20
  37
  38 static int dsi_get_version(const void __iomem *base, u32 *major, u32 *minor)
  39 {
  40         u32 ver;
  41
  42         if (!major || !minor)
  43                 return -EINVAL;
  44
  45         /*
  46          * From DSI6G(v3), addition of a 6G_HW_VERSION register at offset 0
  47          * makes all other registers 4-byte shifted down.
  48          *
  49          * In order to identify between DSI6G(v3) and beyond, and DSIv2 and
  50          * older, we read the DSI_VERSION register without any shift(offset
  51          * 0x1f0). In the case of DSIv2, this hast to be a non-zero value. In
  52          * the case of DSI6G, this has to be zero (the offset points to a
  53          * scratch register which we never touch)
  54          */
  55
  56         ver = msm_readl(base + REG_DSI_VERSION);
  57         if (ver) {
  58                 /* older dsi host, there is no register shift */
  59                 ver = FIELD(ver, DSI_VERSION_MAJOR);
  60                 if (ver <= MSM_DSI_VER_MAJOR_V2) {
  61                         /* old versions */
  62                         *major = ver;
  63                         *minor = 0;
  64                         return 0;
  65                 } else {
  66                         return -EINVAL;
  67                 }
  68         } else {
  69                 /*
  70                  * newer host, offset 0 has 6G_HW_VERSION, the rest of the
  71                  * registers are shifted down, read DSI_VERSION again with
  72                  * the shifted offset
  73                  */
  74                 ver = msm_readl(base + DSI_6G_REG_SHIFT + REG_DSI_VERSION);
  75                 ver = FIELD(ver, DSI_VERSION_MAJOR);
  76                 if (ver == MSM_DSI_VER_MAJOR_6G) {
  77                         /* 6G version */
  78                         *major = ver;
  79                         *minor = msm_readl(base + REG_DSI_6G_HW_VERSION);
  80                         return 0;
  81                 } else {
  82                         return -EINVAL;
  83                 }
  84         }
  85 }
  86
  87 #define DSI_ERR_STATE_ACK                       0x0000
  88 #define DSI_ERR_STATE_TIMEOUT                   0x0001
  89 #define DSI_ERR_STATE_DLN0_PHY                  0x0002
  90 #define DSI_ERR_STATE_FIFO                      0x0004
  91 #define DSI_ERR_STATE_MDP_FIFO_UNDERFLOW        0x0008
  92 #define DSI_ERR_STATE_INTERLEAVE_OP_CONTENTION  0x0010
  93 #define DSI_ERR_STATE_PLL_UNLOCKED              0x0020
  94
  95 #define DSI_CLK_CTRL_ENABLE_CLKS        \
  96                 (DSI_CLK_CTRL_AHBS_HCLK_ON | DSI_CLK_CTRL_AHBM_SCLK_ON | \
  97                 DSI_CLK_CTRL_PCLK_ON | DSI_CLK_CTRL_DSICLK_ON | \
  98                 DSI_CLK_CTRL_BYTECLK_ON | DSI_CLK_CTRL_ESCCLK_ON | \
  99                 DSI_CLK_CTRL_FORCE_ON_DYN_AHBM_HCLK)
 100
 101 struct msm_dsi_host {
 102         struct mipi_dsi_host base;
 103
 104         struct platform_device *pdev;
 105         struct drm_device *dev;
 106
 107         int id;
 108
 109         void __iomem *ctrl_base;
 110         struct regulator_bulk_data supplies[DSI_DEV_REGULATOR_MAX];
 111
 112         struct clk *bus_clks[DSI_BUS_CLK_MAX];
 113
 114         struct clk *byte_clk;
 115         struct clk *esc_clk;
 116         struct clk *pixel_clk;
 117         struct clk *byte_clk_src;
 118         struct clk *pixel_clk_src;
 119
 120         u32 byte_clk_rate;
 121         u32 esc_clk_rate;
 122
 123         /* DSI v2 specific clocks */
 124         struct clk *src_clk;
 125         struct clk *esc_clk_src;
 126         struct clk *dsi_clk_src;
 127
 128         u32 src_clk_rate;
 129
 130         struct gpio_desc *disp_en_gpio;
 131         struct gpio_desc *te_gpio;
 132
 133         const struct msm_dsi_cfg_handler *cfg_hnd;
 134
 135         struct completion dma_comp;
 136         struct completion video_comp;
 137         struct mutex dev_mutex;
 138         struct mutex cmd_mutex;
 139         struct mutex clk_mutex;
 140         spinlock_t intr_lock; /* Protect interrupt ctrl register */
 141
 142         u32 err_work_state;
 143         struct work_struct err_work;
 144         struct work_struct hpd_work;
 145         struct workqueue_struct *workqueue;
 146
 147         /* DSI 6G TX buffer*/
 148         struct drm_gem_object *tx_gem_obj;
 149
 150         /* DSI v2 TX buffer */
 151         void *tx_buf;
 152         dma_addr_t tx_buf_paddr;
 153
 154         int tx_size;
 155
 156         u8 *rx_buf;
 157
 158         struct regmap *sfpb;
 159
 160         struct drm_display_mode *mode;
 161
 162         /* connected device info */
 163         struct device_node *device_node;
 164         unsigned int channel;
 165         unsigned int lanes;
 166         enum mipi_dsi_pixel_format format;
 167         unsigned long mode_flags;
 168
 169         /* lane data parsed via DT */
 170         int dlane_swap;
 171         int num_data_lanes;
 172
 173         u32 dma_cmd_ctrl_restore;
 174
 175         bool registered;
 176         bool power_on;
 177         int irq;
 178 };
 179
 180 static u32 dsi_get_bpp(const enum mipi_dsi_pixel_format fmt)
 181 {
 182         switch (fmt) {
 183         case MIPI_DSI_FMT_RGB565:               return 16;
 184         case MIPI_DSI_FMT_RGB666_PACKED:        return 18;
 185         case MIPI_DSI_FMT_RGB666:
 186         case MIPI_DSI_FMT_RGB888:
 187         default:                                return 24;
 188         }
 189 }
 190
 191 static inline u32 dsi_read(struct msm_dsi_host *msm_host, u32 reg)
 192 {
 193         return msm_readl(msm_host->ctrl_base + reg);
 194 }
 195 static inline void dsi_write(struct msm_dsi_host *msm_host, u32 reg, u32 data)
 196 {
 197         msm_writel(data, msm_host->ctrl_base + reg);
 198 }
 199
 200 static int dsi_host_regulator_enable(struct msm_dsi_host *msm_host);
 201 static void dsi_host_regulator_disable(struct msm_dsi_host *msm_host);
 202
 203 static const struct msm_dsi_cfg_handler *dsi_get_config(
 204                                                 struct msm_dsi_host *msm_host)
 205 {
 206         const struct msm_dsi_cfg_handler *cfg_hnd = NULL;
 207         struct device *dev = &msm_host->pdev->dev;
 208         struct regulator *gdsc_reg;
 209         struct clk *ahb_clk;
 210         int ret;
 211         u32 major = 0, minor = 0;
 212
 213         gdsc_reg = regulator_get(dev, "gdsc");
 214         if (IS_ERR(gdsc_reg)) {
 215                 pr_err("%s: cannot get gdsc\n", __func__);
 216                 goto exit;
 217         }
 218
 219         ahb_clk = clk_get(dev, "iface_clk");
 220         if (IS_ERR(ahb_clk)) {
 221                 pr_err("%s: cannot get interface clock\n", __func__);
 222                 goto put_gdsc;
 223         }
 224
 225         ret = regulator_enable(gdsc_reg);
 226         if (ret) {
 227                 pr_err("%s: unable to enable gdsc\n", __func__);
 228                 goto put_clk;
 229         }
 230
 231         ret = clk_prepare_enable(ahb_clk);
 232         if (ret) {
 233                 pr_err("%s: unable to enable ahb_clk\n", __func__);
 234                 goto disable_gdsc;
 235         }
 236
 237         ret = dsi_get_version(msm_host->ctrl_base, &major, &minor);
 238         if (ret) {
 239                 pr_err("%s: Invalid version\n", __func__);
 240                 goto disable_clks;
 241         }
 242
 243         cfg_hnd = msm_dsi_cfg_get(major, minor);
 244
 245         DBG("%s: Version %x:%x\n", __func__, major, minor);
 246
 247 disable_clks:
 248         clk_disable_unprepare(ahb_clk);
 249 disable_gdsc:
 250         regulator_disable(gdsc_reg);
 251 put_clk:
 252         clk_put(ahb_clk);
 253 put_gdsc:
 254         regulator_put(gdsc_reg);
 255 exit:
 256         return cfg_hnd;
 257 }
 258
 259 static inline struct msm_dsi_host *to_msm_dsi_host(struct mipi_dsi_host *host)
 260 {
 261         return container_of(host, struct msm_dsi_host, base);
 262 }
 263
 264 static void dsi_host_regulator_disable(struct msm_dsi_host *msm_host)
 265 {
 266         struct regulator_bulk_data *s = msm_host->supplies;
 267         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 268         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 269         int i;
 270
 271         DBG("");
 272         for (i = num - 1; i >= 0; i--)
 273                 if (regs[i].disable_load >= 0)
 274                         regulator_set_load(s[i].consumer,
 275                                            regs[i].disable_load);
 276
 277         regulator_bulk_disable(num, s);
 278 }
 279
 280 static int dsi_host_regulator_enable(struct msm_dsi_host *msm_host)
 281 {
 282         struct regulator_bulk_data *s = msm_host->supplies;
 283         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 284         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 285         int ret, i;
 286
 287         DBG("");
 288         for (i = 0; i < num; i++) {
 289                 if (regs[i].enable_load >= 0) {
 290                         ret = regulator_set_load(s[i].consumer,
 291                                                  regs[i].enable_load);
 292                         if (ret < 0) {
 293                                 pr_err("regulator %d set op mode failed, %d\n",
 294                                         i, ret);
 295                                 goto fail;
 296                         }
 297                 }
 298         }
 299
 300         ret = regulator_bulk_enable(num, s);
 301         if (ret < 0) {
 302                 pr_err("regulator enable failed, %d\n", ret);
 303                 goto fail;
 304         }
 305
 306         return 0;
 307
 308 fail:
 309         for (i--; i >= 0; i--)
 310                 regulator_set_load(s[i].consumer, regs[i].disable_load);
 311         return ret;
 312 }
 313
 314 static int dsi_regulator_init(struct msm_dsi_host *msm_host)
 315 {
 316         struct regulator_bulk_data *s = msm_host->supplies;
 317         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 318         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 319         int i, ret;
 320
 321         for (i = 0; i < num; i++)
 322                 s[i].supply = regs[i].name;
 323
 324         ret = devm_regulator_bulk_get(&msm_host->pdev->dev, num, s);
 325         if (ret < 0) {
 326                 pr_err("%s: failed to init regulator, ret=%d\n",
 327                                                 __func__, ret);
 328                 return ret;
 329         }
 330
 331         return 0;
 332 }
 333
 334 static int dsi_clk_init(struct msm_dsi_host *msm_host)
 335 {
 336         struct device *dev = &msm_host->pdev->dev;
 337         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 338         const struct msm_dsi_config *cfg = cfg_hnd->cfg;
 339         int i, ret = 0;
 340
 341         /* get bus clocks */
 342         for (i = 0; i < cfg->num_bus_clks; i++) {
 343                 msm_host->bus_clks[i] = devm_clk_get(dev,
 344                                                 cfg->bus_clk_names[i]);
 345                 if (IS_ERR(msm_host->bus_clks[i])) {
 346                         ret = PTR_ERR(msm_host->bus_clks[i]);
 347                         pr_err("%s: Unable to get %s, ret = %d\n",
 348                                 __func__, cfg->bus_clk_names[i], ret);
 349                         goto exit;
 350                 }
 351         }
 352
 353         /* get link and source clocks */
 354         msm_host->byte_clk = devm_clk_get(dev, "byte_clk");
 355         if (IS_ERR(msm_host->byte_clk)) {
 356                 ret = PTR_ERR(msm_host->byte_clk);
 357                 pr_err("%s: can't find dsi_byte_clk. ret=%d\n",
 358                         __func__, ret);
 359                 msm_host->byte_clk = NULL;
 360                 goto exit;
 361         }
 362
 363         msm_host->pixel_clk = devm_clk_get(dev, "pixel_clk");
 364         if (IS_ERR(msm_host->pixel_clk)) {
 365                 ret = PTR_ERR(msm_host->pixel_clk);
 366                 pr_err("%s: can't find dsi_pixel_clk. ret=%d\n",
 367                         __func__, ret);
 368                 msm_host->pixel_clk = NULL;
 369                 goto exit;
 370         }
 371
 372         msm_host->esc_clk = devm_clk_get(dev, "core_clk");
 373         if (IS_ERR(msm_host->esc_clk)) {
 374                 ret = PTR_ERR(msm_host->esc_clk);
 375                 pr_err("%s: can't find dsi_esc_clk. ret=%d\n",
 376                         __func__, ret);
 377                 msm_host->esc_clk = NULL;
 378                 goto exit;
 379         }
 380
 381         msm_host->byte_clk_src = clk_get_parent(msm_host->byte_clk);
 382         if (!msm_host->byte_clk_src) {
 383                 ret = -ENODEV;
 384                 pr_err("%s: can't find byte_clk_src. ret=%d\n", __func__, ret);
 385                 goto exit;
 386         }
 387
 388         msm_host->pixel_clk_src = clk_get_parent(msm_host->pixel_clk);
 389         if (!msm_host->pixel_clk_src) {
 390                 ret = -ENODEV;
 391                 pr_err("%s: can't find pixel_clk_src. ret=%d\n", __func__, ret);
 392                 goto exit;
 393         }
 394
 395         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
 396                 msm_host->src_clk = devm_clk_get(dev, "src_clk");
 397                 if (IS_ERR(msm_host->src_clk)) {
 398                         ret = PTR_ERR(msm_host->src_clk);
 399                         pr_err("%s: can't find dsi_src_clk. ret=%d\n",
 400                                 __func__, ret);
 401                         msm_host->src_clk = NULL;
 402                         goto exit;
 403                 }
 404
 405                 msm_host->esc_clk_src = clk_get_parent(msm_host->esc_clk);
 406                 if (!msm_host->esc_clk_src) {
 407                         ret = -ENODEV;
 408                         pr_err("%s: can't get esc_clk_src. ret=%d\n",
 409                                 __func__, ret);
 410                         goto exit;
 411                 }
 412
 413                 msm_host->dsi_clk_src = clk_get_parent(msm_host->src_clk);
 414                 if (!msm_host->dsi_clk_src) {
 415                         ret = -ENODEV;
 416                         pr_err("%s: can't get dsi_clk_src. ret=%d\n",
 417                                 __func__, ret);
 418                 }
 419         }
 420 exit:
 421         return ret;
 422 }
 423
 424 static int dsi_bus_clk_enable(struct msm_dsi_host *msm_host)
 425 {
 426         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
 427         int i, ret;
 428
 429         DBG("id=%d", msm_host->id);
 430
 431         for (i = 0; i < cfg->num_bus_clks; i++) {
 432                 ret = clk_prepare_enable(msm_host->bus_clks[i]);
 433                 if (ret) {
 434                         pr_err("%s: failed to enable bus clock %d ret %d\n",
 435                                 __func__, i, ret);
 436                         goto err;
 437                 }
 438         }
 439
 440         return 0;
 441 err:
 442         while (--i >= 0)
 443                 clk_disable_unprepare(msm_host->bus_clks[i]);
 444
 445         return ret;
 446 }
 447
 448 static void dsi_bus_clk_disable(struct msm_dsi_host *msm_host)
 449 {
 450         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
 451         int i;
 452
 453         DBG("");
 454
 455         for (i = cfg->num_bus_clks - 1; i >= 0; i--)
 456                 clk_disable_unprepare(msm_host->bus_clks[i]);
 457 }
 458
 459 static int dsi_link_clk_enable_6g(struct msm_dsi_host *msm_host)
 460 {
 461         int ret;
 462
 463         DBG("Set clk rates: pclk=%d, byteclk=%d",
 464                 msm_host->mode->clock, msm_host->byte_clk_rate);
 465
 466         ret = clk_set_rate(msm_host->byte_clk, msm_host->byte_clk_rate);
 467         if (ret) {
 468                 pr_err("%s: Failed to set rate byte clk, %d\n", __func__, ret);
 469                 goto error;
 470         }
 471
 472         ret = clk_set_rate(msm_host->pixel_clk, msm_host->mode->clock * 1000);
 473         if (ret) {
 474                 pr_err("%s: Failed to set rate pixel clk, %d\n", __func__, ret);
 475                 goto error;
 476         }
 477
 478         ret = clk_prepare_enable(msm_host->esc_clk);
 479         if (ret) {
 480                 pr_err("%s: Failed to enable dsi esc clk\n", __func__);
 481                 goto error;
 482         }
 483
 484         ret = clk_prepare_enable(msm_host->byte_clk);
 485         if (ret) {
 486                 pr_err("%s: Failed to enable dsi byte clk\n", __func__);
 487                 goto byte_clk_err;
 488         }
 489
 490         ret = clk_prepare_enable(msm_host->pixel_clk);
 491         if (ret) {
 492                 pr_err("%s: Failed to enable dsi pixel clk\n", __func__);
 493                 goto pixel_clk_err;
 494         }
 495
 496         return 0;
 497
 498 pixel_clk_err:
 499         clk_disable_unprepare(msm_host->byte_clk);
 500 byte_clk_err:
 501         clk_disable_unprepare(msm_host->esc_clk);
 502 error:
 503         return ret;
 504 }
 505
 506 static int dsi_link_clk_enable_v2(struct msm_dsi_host *msm_host)
 507 {
 508         int ret;
 509
 510         DBG("Set clk rates: pclk=%d, byteclk=%d, esc_clk=%d, dsi_src_clk=%d",
 511                 msm_host->mode->clock, msm_host->byte_clk_rate,
 512                 msm_host->esc_clk_rate, msm_host->src_clk_rate);
 513
 514         ret = clk_set_rate(msm_host->byte_clk, msm_host->byte_clk_rate);
 515         if (ret) {
 516                 pr_err("%s: Failed to set rate byte clk, %d\n", __func__, ret);
 517                 goto error;
 518         }
 519
 520         ret = clk_set_rate(msm_host->esc_clk, msm_host->esc_clk_rate);
 521         if (ret) {
 522                 pr_err("%s: Failed to set rate esc clk, %d\n", __func__, ret);
 523                 goto error;
 524         }
 525
 526         ret = clk_set_rate(msm_host->src_clk, msm_host->src_clk_rate);
 527         if (ret) {
 528                 pr_err("%s: Failed to set rate src clk, %d\n", __func__, ret);
 529                 goto error;
 530         }
 531
 532         ret = clk_set_rate(msm_host->pixel_clk, msm_host->mode->clock * 1000);
 533         if (ret) {
 534                 pr_err("%s: Failed to set rate pixel clk, %d\n", __func__, ret);
 535                 goto error;
 536         }
 537
 538         ret = clk_prepare_enable(msm_host->byte_clk);
 539         if (ret) {
 540                 pr_err("%s: Failed to enable dsi byte clk\n", __func__);
 541                 goto error;
 542         }
 543
 544         ret = clk_prepare_enable(msm_host->esc_clk);
 545         if (ret) {
 546                 pr_err("%s: Failed to enable dsi esc clk\n", __func__);
 547                 goto esc_clk_err;
 548         }
 549
 550         ret = clk_prepare_enable(msm_host->src_clk);
 551         if (ret) {
 552                 pr_err("%s: Failed to enable dsi src clk\n", __func__);
 553                 goto src_clk_err;
 554         }
 555
 556         ret = clk_prepare_enable(msm_host->pixel_clk);
 557         if (ret) {
 558                 pr_err("%s: Failed to enable dsi pixel clk\n", __func__);
 559                 goto pixel_clk_err;
 560         }
 561
 562         return 0;
 563
 564 pixel_clk_err:
 565         clk_disable_unprepare(msm_host->src_clk);
 566 src_clk_err:
 567         clk_disable_unprepare(msm_host->esc_clk);
 568 esc_clk_err:
 569         clk_disable_unprepare(msm_host->byte_clk);
 570 error:
 571         return ret;
 572 }
 573
 574 static int dsi_link_clk_enable(struct msm_dsi_host *msm_host)
 575 {
 576         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 577
 578         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G)
 579                 return dsi_link_clk_enable_6g(msm_host);
 580         else
 581                 return dsi_link_clk_enable_v2(msm_host);
 582 }
 583
 584 static void dsi_link_clk_disable(struct msm_dsi_host *msm_host)
 585 {
 586         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 587
 588         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
 589                 clk_disable_unprepare(msm_host->esc_clk);
 590                 clk_disable_unprepare(msm_host->pixel_clk);
 591                 clk_disable_unprepare(msm_host->byte_clk);
 592         } else {
 593                 clk_disable_unprepare(msm_host->pixel_clk);
 594                 clk_disable_unprepare(msm_host->src_clk);
 595                 clk_disable_unprepare(msm_host->esc_clk);
 596                 clk_disable_unprepare(msm_host->byte_clk);
 597         }
 598 }
 599
 600 static int dsi_clk_ctrl(struct msm_dsi_host *msm_host, bool enable)
 601 {
 602         int ret = 0;
 603
 604         mutex_lock(&msm_host->clk_mutex);
 605         if (enable) {
 606                 ret = dsi_bus_clk_enable(msm_host);
 607                 if (ret) {
 608                         pr_err("%s: Can not enable bus clk, %d\n",
 609                                 __func__, ret);
 610                         goto unlock_ret;
 611                 }
 612                 ret = dsi_link_clk_enable(msm_host);
 613                 if (ret) {
 614                         pr_err("%s: Can not enable link clk, %d\n",
 615                                 __func__, ret);
 616                         dsi_bus_clk_disable(msm_host);
 617                         goto unlock_ret;
 618                 }
 619         } else {
 620                 dsi_link_clk_disable(msm_host);
 621                 dsi_bus_clk_disable(msm_host);
 622         }
 623
 624 unlock_ret:
 625         mutex_unlock(&msm_host->clk_mutex);
 626         return ret;
 627 }
 628
 629 static int dsi_calc_clk_rate(struct msm_dsi_host *msm_host)
 630 {
 631         struct drm_display_mode *mode = msm_host->mode;
 632         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 633         u8 lanes = msm_host->lanes;
 634         u32 bpp = dsi_get_bpp(msm_host->format);
 635         u32 pclk_rate;
 636
 637         if (!mode) {
 638                 pr_err("%s: mode not set\n", __func__);
 639                 return -EINVAL;
 640         }
 641
 642         pclk_rate = mode->clock * 1000;
 643         if (lanes > 0) {
 644                 msm_host->byte_clk_rate = (pclk_rate * bpp) / (8 * lanes);
 645         } else {
 646                 pr_err("%s: forcing mdss_dsi lanes to 1\n", __func__);
 647                 msm_host->byte_clk_rate = (pclk_rate * bpp) / 8;
 648         }
 649
 650         DBG("pclk=%d, bclk=%d", pclk_rate, msm_host->byte_clk_rate);
 651
 652         msm_host->esc_clk_rate = clk_get_rate(msm_host->esc_clk);
 653
 654         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
 655                 unsigned int esc_mhz, esc_div;
 656                 unsigned long byte_mhz;
 657
 658                 msm_host->src_clk_rate = (pclk_rate * bpp) / 8;
 659
 660                 /*
 661                  * esc clock is byte clock followed by a 4 bit divider,
 662                  * we need to find an escape clock frequency within the
 663                  * mipi DSI spec range within the maximum divider limit
 664                  * We iterate here between an escape clock frequencey
 665                  * between 20 Mhz to 5 Mhz and pick up the first one
 666                  * that can be supported by our divider
 667                  */
 668
 669                 byte_mhz = msm_host->byte_clk_rate / 1000000;
 670
 671                 for (esc_mhz = 20; esc_mhz >= 5; esc_mhz--) {
 672                         esc_div = DIV_ROUND_UP(byte_mhz, esc_mhz);
 673
 674                         /*
 675                          * TODO: Ideally, we shouldn't know what sort of divider
 676                          * is available in mmss_cc, we're just assuming that
 677                          * it'll always be a 4 bit divider. Need to come up with
 678                          * a better way here.
 679                          */
 680                         if (esc_div >= 1 && esc_div <= 16)
 681                                 break;
 682                 }
 683
 684                 if (esc_mhz < 5)
 685                         return -EINVAL;
 686
 687                 msm_host->esc_clk_rate = msm_host->byte_clk_rate / esc_div;
 688
 689                 DBG("esc=%d, src=%d", msm_host->esc_clk_rate,
 690                         msm_host->src_clk_rate);
 691         }
 692
 693         return 0;
 694 }
 695
 696 static void dsi_phy_sw_reset(struct msm_dsi_host *msm_host)
 697 {
 698         DBG("");
 699         dsi_write(msm_host, REG_DSI_PHY_RESET, DSI_PHY_RESET_RESET);
 700         /* Make sure fully reset */
 701         wmb();
 702         udelay(1000);
 703         dsi_write(msm_host, REG_DSI_PHY_RESET, 0);
 704         udelay(100);
 705 }
 706
 707 static void dsi_intr_ctrl(struct msm_dsi_host *msm_host, u32 mask, int enable)
 708 {
 709         u32 intr;
 710         unsigned long flags;
 711
 712         spin_lock_irqsave(&msm_host->intr_lock, flags);
 713         intr = dsi_read(msm_host, REG_DSI_INTR_CTRL);
 714
 715         if (enable)
 716                 intr |= mask;
 717         else
 718                 intr &= ~mask;
 719
 720         DBG("intr=%x enable=%d", intr, enable);
 721
 722         dsi_write(msm_host, REG_DSI_INTR_CTRL, intr);
 723         spin_unlock_irqrestore(&msm_host->intr_lock, flags);
 724 }
 725
 726 static inline enum dsi_traffic_mode dsi_get_traffic_mode(const u32 mode_flags)
 727 {
 728         if (mode_flags & MIPI_DSI_MODE_VIDEO_BURST)
 729                 return BURST_MODE;
 730         else if (mode_flags & MIPI_DSI_MODE_VIDEO_SYNC_PULSE)
 731                 return NON_BURST_SYNCH_PULSE;
 732
 733         return NON_BURST_SYNCH_EVENT;
 734 }
 735
 736 static inline enum dsi_vid_dst_format dsi_get_vid_fmt(
 737                                 const enum mipi_dsi_pixel_format mipi_fmt)
 738 {
 739         switch (mipi_fmt) {
 740         case MIPI_DSI_FMT_RGB888:       return VID_DST_FORMAT_RGB888;
 741         case MIPI_DSI_FMT_RGB666:       return VID_DST_FORMAT_RGB666_LOOSE;
 742         case MIPI_DSI_FMT_RGB666_PACKED:        return VID_DST_FORMAT_RGB666;
 743         case MIPI_DSI_FMT_RGB565:       return VID_DST_FORMAT_RGB565;
 744         default:                        return VID_DST_FORMAT_RGB888;
 745         }
 746 }
 747
 748 static inline enum dsi_cmd_dst_format dsi_get_cmd_fmt(
 749                                 const enum mipi_dsi_pixel_format mipi_fmt)
 750 {
 751         switch (mipi_fmt) {
 752         case MIPI_DSI_FMT_RGB888:       return CMD_DST_FORMAT_RGB888;
 753         case MIPI_DSI_FMT_RGB666_PACKED:
 754         case MIPI_DSI_FMT_RGB666:       return VID_DST_FORMAT_RGB666;
 755         case MIPI_DSI_FMT_RGB565:       return CMD_DST_FORMAT_RGB565;
 756         default:                        return CMD_DST_FORMAT_RGB888;
 757         }
 758 }
 759
 760 static void dsi_ctrl_config(struct msm_dsi_host *msm_host, bool enable,
 761                                 u32 clk_pre, u32 clk_post)
 762 {
 763         u32 flags = msm_host->mode_flags;
 764         enum mipi_dsi_pixel_format mipi_fmt = msm_host->format;
 765         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 766         u32 data = 0;
 767
 768         if (!enable) {
 769                 dsi_write(msm_host, REG_DSI_CTRL, 0);
 770                 return;
 771         }
 772
 773         if (flags & MIPI_DSI_MODE_VIDEO) {
 774                 if (flags & MIPI_DSI_MODE_VIDEO_HSE)
 775                         data |= DSI_VID_CFG0_PULSE_MODE_HSA_HE;
 776                 if (flags & MIPI_DSI_MODE_VIDEO_HFP)
 777                         data |= DSI_VID_CFG0_HFP_POWER_STOP;
 778                 if (flags & MIPI_DSI_MODE_VIDEO_HBP)
 779                         data |= DSI_VID_CFG0_HBP_POWER_STOP;
 780                 if (flags & MIPI_DSI_MODE_VIDEO_HSA)
 781                         data |= DSI_VID_CFG0_HSA_POWER_STOP;
 782                 /* Always set low power stop mode for BLLP
 783                  * to let command engine send packets
 784                  */
 785                 data |= DSI_VID_CFG0_EOF_BLLP_POWER_STOP |
 786                         DSI_VID_CFG0_BLLP_POWER_STOP;
 787                 data |= DSI_VID_CFG0_TRAFFIC_MODE(dsi_get_traffic_mode(flags));
 788                 data |= DSI_VID_CFG0_DST_FORMAT(dsi_get_vid_fmt(mipi_fmt));
 789                 data |= DSI_VID_CFG0_VIRT_CHANNEL(msm_host->channel);
 790                 dsi_write(msm_host, REG_DSI_VID_CFG0, data);
 791
 792                 /* Do not swap RGB colors */
 793                 data = DSI_VID_CFG1_RGB_SWAP(SWAP_RGB);
 794                 dsi_write(msm_host, REG_DSI_VID_CFG1, 0);
 795         } else {
 796                 /* Do not swap RGB colors */
 797                 data = DSI_CMD_CFG0_RGB_SWAP(SWAP_RGB);
 798                 data |= DSI_CMD_CFG0_DST_FORMAT(dsi_get_cmd_fmt(mipi_fmt));
 799                 dsi_write(msm_host, REG_DSI_CMD_CFG0, data);
 800
 801                 data = DSI_CMD_CFG1_WR_MEM_START(MIPI_DCS_WRITE_MEMORY_START) |
 802                         DSI_CMD_CFG1_WR_MEM_CONTINUE(
 803                                         MIPI_DCS_WRITE_MEMORY_CONTINUE);
 804                 /* Always insert DCS command */
 805                 data |= DSI_CMD_CFG1_INSERT_DCS_COMMAND;
 806                 dsi_write(msm_host, REG_DSI_CMD_CFG1, data);
 807         }
 808
 809         dsi_write(msm_host, REG_DSI_CMD_DMA_CTRL,
 810                         DSI_CMD_DMA_CTRL_FROM_FRAME_BUFFER |
 811                         DSI_CMD_DMA_CTRL_LOW_POWER);
 812
 813         data = 0;
 814         /* Always assume dedicated TE pin */
 815         data |= DSI_TRIG_CTRL_TE;
 816         data |= DSI_TRIG_CTRL_MDP_TRIGGER(TRIGGER_NONE);
 817         data |= DSI_TRIG_CTRL_DMA_TRIGGER(TRIGGER_SW);
 818         data |= DSI_TRIG_CTRL_STREAM(msm_host->channel);
 819         if ((cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) &&
 820                 (cfg_hnd->minor >= MSM_DSI_6G_VER_MINOR_V1_2))
 821                 data |= DSI_TRIG_CTRL_BLOCK_DMA_WITHIN_FRAME;
 822         dsi_write(msm_host, REG_DSI_TRIG_CTRL, data);
 823
 824         data = DSI_CLKOUT_TIMING_CTRL_T_CLK_POST(clk_post) |
 825                 DSI_CLKOUT_TIMING_CTRL_T_CLK_PRE(clk_pre);
 826         dsi_write(msm_host, REG_DSI_CLKOUT_TIMING_CTRL, data);
 827
 828         data = 0;
 829         if (!(flags & MIPI_DSI_MODE_EOT_PACKET))
 830                 data |= DSI_EOT_PACKET_CTRL_TX_EOT_APPEND;
 831         dsi_write(msm_host, REG_DSI_EOT_PACKET_CTRL, data);
 832
 833         /* allow only ack-err-status to generate interrupt */
 834         dsi_write(msm_host, REG_DSI_ERR_INT_MASK0, 0x13ff3fe0);
 835
 836         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 1);
 837
 838         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
 839
 840         data = DSI_CTRL_CLK_EN;
 841
 842         DBG("lane number=%d", msm_host->lanes);
 843         data |= ((DSI_CTRL_LANE0 << msm_host->lanes) - DSI_CTRL_LANE0);
 844
 845         dsi_write(msm_host, REG_DSI_LANE_SWAP_CTRL,
 846                   DSI_LANE_SWAP_CTRL_DLN_SWAP_SEL(msm_host->dlane_swap));
 847
 848         if (!(flags & MIPI_DSI_CLOCK_NON_CONTINUOUS))
 849                 dsi_write(msm_host, REG_DSI_LANE_CTRL,
 850                         DSI_LANE_CTRL_CLKLN_HS_FORCE_REQUEST);
 851
 852         data |= DSI_CTRL_ENABLE;
 853
 854         dsi_write(msm_host, REG_DSI_CTRL, data);
 855 }
 856
 857 static void dsi_timing_setup(struct msm_dsi_host *msm_host)
 858 {
 859         struct drm_display_mode *mode = msm_host->mode;
 860         u32 hs_start = 0, vs_start = 0; /* take sync start as 0 */
 861         u32 h_total = mode->htotal;
 862         u32 v_total = mode->vtotal;
 863         u32 hs_end = mode->hsync_end - mode->hsync_start;
 864         u32 vs_end = mode->vsync_end - mode->vsync_start;
 865         u32 ha_start = h_total - mode->hsync_start;
 866         u32 ha_end = ha_start + mode->hdisplay;
 867         u32 va_start = v_total - mode->vsync_start;
 868         u32 va_end = va_start + mode->vdisplay;
 869         u32 wc;
 870
 871         DBG("");
 872
 873         if (msm_host->mode_flags & MIPI_DSI_MODE_VIDEO) {
 874                 dsi_write(msm_host, REG_DSI_ACTIVE_H,
 875                         DSI_ACTIVE_H_START(ha_start) |
 876                         DSI_ACTIVE_H_END(ha_end));
 877                 dsi_write(msm_host, REG_DSI_ACTIVE_V,
 878                         DSI_ACTIVE_V_START(va_start) |
 879                         DSI_ACTIVE_V_END(va_end));
 880                 dsi_write(msm_host, REG_DSI_TOTAL,
 881                         DSI_TOTAL_H_TOTAL(h_total - 1) |
 882                         DSI_TOTAL_V_TOTAL(v_total - 1));
 883
 884                 dsi_write(msm_host, REG_DSI_ACTIVE_HSYNC,
 885                         DSI_ACTIVE_HSYNC_START(hs_start) |
 886                         DSI_ACTIVE_HSYNC_END(hs_end));
 887                 dsi_write(msm_host, REG_DSI_ACTIVE_VSYNC_HPOS, 0);
 888                 dsi_write(msm_host, REG_DSI_ACTIVE_VSYNC_VPOS,
 889                         DSI_ACTIVE_VSYNC_VPOS_START(vs_start) |
 890                         DSI_ACTIVE_VSYNC_VPOS_END(vs_end));
 891         } else {                /* command mode */
 892                 /* image data and 1 byte write_memory_start cmd */
 893                 wc = mode->hdisplay * dsi_get_bpp(msm_host->format) / 8 + 1;
 894
 895                 dsi_write(msm_host, REG_DSI_CMD_MDP_STREAM_CTRL,
 896                         DSI_CMD_MDP_STREAM_CTRL_WORD_COUNT(wc) |
 897                         DSI_CMD_MDP_STREAM_CTRL_VIRTUAL_CHANNEL(
 898                                         msm_host->channel) |
 899                         DSI_CMD_MDP_STREAM_CTRL_DATA_TYPE(
 900                                         MIPI_DSI_DCS_LONG_WRITE));
 901
 902                 dsi_write(msm_host, REG_DSI_CMD_MDP_STREAM_TOTAL,
 903                         DSI_CMD_MDP_STREAM_TOTAL_H_TOTAL(mode->hdisplay) |
 904                         DSI_CMD_MDP_STREAM_TOTAL_V_TOTAL(mode->vdisplay));
 905         }
 906 }
 907
 908 static void dsi_sw_reset(struct msm_dsi_host *msm_host)
 909 {
 910         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
 911         wmb(); /* clocks need to be enabled before reset */
 912
 913         dsi_write(msm_host, REG_DSI_RESET, 1);
 914         msleep(DSI_RESET_TOGGLE_DELAY_MS); /* make sure reset happen */
 915         dsi_write(msm_host, REG_DSI_RESET, 0);
 916 }
 917
 918 static void dsi_op_mode_config(struct msm_dsi_host *msm_host,
 919                                         bool video_mode, bool enable)
 920 {
 921         u32 dsi_ctrl;
 922
 923         dsi_ctrl = dsi_read(msm_host, REG_DSI_CTRL);
 924
 925         if (!enable) {
 926                 dsi_ctrl &= ~(DSI_CTRL_ENABLE | DSI_CTRL_VID_MODE_EN |
 927                                 DSI_CTRL_CMD_MODE_EN);
 928                 dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_MDP_DONE |
 929                                         DSI_IRQ_MASK_VIDEO_DONE, 0);
 930         } else {
 931                 if (video_mode) {
 932                         dsi_ctrl |= DSI_CTRL_VID_MODE_EN;
 933                 } else {                /* command mode */
 934                         dsi_ctrl |= DSI_CTRL_CMD_MODE_EN;
 935                         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_MDP_DONE, 1);
 936                 }
 937                 dsi_ctrl |= DSI_CTRL_ENABLE;
 938         }
 939
 940         dsi_write(msm_host, REG_DSI_CTRL, dsi_ctrl);
 941 }
 942
 943 static void dsi_set_tx_power_mode(int mode, struct msm_dsi_host *msm_host)
 944 {
 945         u32 data;
 946
 947         data = dsi_read(msm_host, REG_DSI_CMD_DMA_CTRL);
 948
 949         if (mode == 0)
 950                 data &= ~DSI_CMD_DMA_CTRL_LOW_POWER;
 951         else
 952                 data |= DSI_CMD_DMA_CTRL_LOW_POWER;
 953
 954         dsi_write(msm_host, REG_DSI_CMD_DMA_CTRL, data);
 955 }
 956
 957 static void dsi_wait4video_done(struct msm_dsi_host *msm_host)
 958 {
 959         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_VIDEO_DONE, 1);
 960
 961         reinit_completion(&msm_host->video_comp);
 962
 963         wait_for_completion_timeout(&msm_host->video_comp,
 964                         msecs_to_jiffies(70));
 965
 966         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_VIDEO_DONE, 0);
 967 }
 968
 969 static void dsi_wait4video_eng_busy(struct msm_dsi_host *msm_host)
 970 {
 971         if (!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO))
 972                 return;
 973
 974         if (msm_host->power_on) {
 975                 dsi_wait4video_done(msm_host);
 976                 /* delay 4 ms to skip BLLP */
 977                 usleep_range(2000, 4000);
 978         }
 979 }
 980
 981 /* dsi_cmd */
 982 static int dsi_tx_buf_alloc(struct msm_dsi_host *msm_host, int size)
 983 {
 984         struct drm_device *dev = msm_host->dev;
 985         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 986         int ret;
 987         u32 iova;
 988
 989         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
 990                 mutex_lock(&dev->struct_mutex);
 991                 msm_host->tx_gem_obj = msm_gem_new(dev, size, MSM_BO_UNCACHED);
 992                 if (IS_ERR(msm_host->tx_gem_obj)) {
 993                         ret = PTR_ERR(msm_host->tx_gem_obj);
 994                         pr_err("%s: failed to allocate gem, %d\n",
 995                                 __func__, ret);
 996                         msm_host->tx_gem_obj = NULL;
 997                         mutex_unlock(&dev->struct_mutex);
 998                         return ret;
 999                 }
1000
1001                 ret = msm_gem_get_iova_locked(msm_host->tx_gem_obj, 0, &iova);
1002                 mutex_unlock(&dev->struct_mutex);
1003                 if (ret) {
1004                         pr_err("%s: failed to get iova, %d\n", __func__, ret);
1005                         return ret;
1006                 }
1007
1008                 if (iova & 0x07) {
1009                         pr_err("%s: buf NOT 8 bytes aligned\n", __func__);
1010                         return -EINVAL;
1011                 }
1012
1013                 msm_host->tx_size = msm_host->tx_gem_obj->size;
1014         } else {
1015                 msm_host->tx_buf = dma_alloc_coherent(dev->dev, size,
1016                                         &msm_host->tx_buf_paddr, GFP_KERNEL);
1017                 if (!msm_host->tx_buf) {
1018                         ret = -ENOMEM;
1019                         pr_err("%s: failed to allocate tx buf, %d\n",
1020                                 __func__, ret);
1021                         return ret;
1022                 }
1023
1024                 msm_host->tx_size = size;
1025         }
1026
1027         return 0;
1028 }
1029
1030 static void dsi_tx_buf_free(struct msm_dsi_host *msm_host)
1031 {
1032         struct drm_device *dev = msm_host->dev;
1033
1034         if (msm_host->tx_gem_obj) {
1035                 msm_gem_put_iova(msm_host->tx_gem_obj, 0);
1036                 mutex_lock(&dev->struct_mutex);
1037                 msm_gem_free_object(msm_host->tx_gem_obj);
1038                 msm_host->tx_gem_obj = NULL;
1039                 mutex_unlock(&dev->struct_mutex);
1040         }
1041
1042         if (msm_host->tx_buf)
1043                 dma_free_coherent(dev->dev, msm_host->tx_size, msm_host->tx_buf,
1044                         msm_host->tx_buf_paddr);
1045 }
1046
1047 /*
1048  * prepare cmd buffer to be txed
1049  */
1050 static int dsi_cmd_dma_add(struct msm_dsi_host *msm_host,
1051                            const struct mipi_dsi_msg *msg)
1052 {
1053         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1054         struct mipi_dsi_packet packet;
1055         int len;
1056         int ret;
1057         u8 *data;
1058
1059         ret = mipi_dsi_create_packet(&packet, msg);
1060         if (ret) {
1061                 pr_err("%s: create packet failed, %d\n", __func__, ret);
1062                 return ret;
1063         }
1064         len = (packet.size + 3) & (~0x3);
1065
1066         if (len > msm_host->tx_size) {
1067                 pr_err("%s: packet size is too big\n", __func__);
1068                 return -EINVAL;
1069         }
1070
1071         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
1072                 data = msm_gem_get_vaddr(msm_host->tx_gem_obj);
1073                 if (IS_ERR(data)) {
1074                         ret = PTR_ERR(data);
1075                         pr_err("%s: get vaddr failed, %d\n", __func__, ret);
1076                         return ret;
1077                 }
1078         } else {
1079                 data = msm_host->tx_buf;
1080         }
1081
1082         /* MSM specific command format in memory */
1083         data[0] = packet.header[1];
1084         data[1] = packet.header[2];
1085         data[2] = packet.header[0];
1086         data[3] = BIT(7); /* Last packet */
1087         if (mipi_dsi_packet_format_is_long(msg->type))
1088                 data[3] |= BIT(6);
1089         if (msg->rx_buf && msg->rx_len)
1090                 data[3] |= BIT(5);
1091
1092         /* Long packet */
1093         if (packet.payload && packet.payload_length)
1094                 memcpy(data + 4, packet.payload, packet.payload_length);
1095
1096         /* Append 0xff to the end */
1097         if (packet.size < len)
1098                 memset(data + packet.size, 0xff, len - packet.size);
1099
1100         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G)
1101                 msm_gem_put_vaddr(msm_host->tx_gem_obj);
1102
1103         return len;
1104 }
1105
1106 /*
1107  * dsi_short_read1_resp: 1 parameter
1108  */
1109 static int dsi_short_read1_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1110 {
1111         u8 *data = msg->rx_buf;
1112         if (data && (msg->rx_len >= 1)) {
1113                 *data = buf[1]; /* strip out dcs type */
1114                 return 1;
1115         } else {
1116                 pr_err("%s: read data does not match with rx_buf len %zu\n",
1117                         __func__, msg->rx_len);
1118                 return -EINVAL;
1119         }
1120 }
1121
1122 /*
1123  * dsi_short_read2_resp: 2 parameter
1124  */
1125 static int dsi_short_read2_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1126 {
1127         u8 *data = msg->rx_buf;
1128         if (data && (msg->rx_len >= 2)) {
1129                 data[0] = buf[1]; /* strip out dcs type */
1130                 data[1] = buf[2];
1131                 return 2;
1132         } else {
1133                 pr_err("%s: read data does not match with rx_buf len %zu\n",
1134                         __func__, msg->rx_len);
1135                 return -EINVAL;
1136         }
1137 }
1138
1139 static int dsi_long_read_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1140 {
1141         /* strip out 4 byte dcs header */
1142         if (msg->rx_buf && msg->rx_len)
1143                 memcpy(msg->rx_buf, buf + 4, msg->rx_len);
1144
1145         return msg->rx_len;
1146 }
1147
1148 static int dsi_cmd_dma_tx(struct msm_dsi_host *msm_host, int len)
1149 {
1150         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1151         int ret;
1152         u32 dma_base;
1153         bool triggered;
1154
1155         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
1156                 ret = msm_gem_get_iova(msm_host->tx_gem_obj, 0, &dma_base);
1157                 if (ret) {
1158                         pr_err("%s: failed to get iova: %d\n", __func__, ret);
1159                         return ret;
1160                 }
1161         } else {
1162                 dma_base = msm_host->tx_buf_paddr;
1163         }
1164
1165         reinit_completion(&msm_host->dma_comp);
1166
1167         dsi_wait4video_eng_busy(msm_host);
1168
1169         triggered = msm_dsi_manager_cmd_xfer_trigger(
1170                                                 msm_host->id, dma_base, len);
1171         if (triggered) {
1172                 ret = wait_for_completion_timeout(&msm_host->dma_comp,
1173                                         msecs_to_jiffies(200));
1174                 DBG("ret=%d", ret);
1175                 if (ret == 0)
1176                         ret = -ETIMEDOUT;
1177                 else
1178                         ret = len;
1179         } else
1180                 ret = len;
1181
1182         return ret;
1183 }
1184
1185 static int dsi_cmd_dma_rx(struct msm_dsi_host *msm_host,
1186                         u8 *buf, int rx_byte, int pkt_size)
1187 {
1188         u32 *lp, *temp, data;
1189         int i, j = 0, cnt;
1190         u32 read_cnt;
1191         u8 reg[16];
1192         int repeated_bytes = 0;
1193         int buf_offset = buf - msm_host->rx_buf;
1194
1195         lp = (u32 *)buf;
1196         temp = (u32 *)reg;
1197         cnt = (rx_byte + 3) >> 2;
1198         if (cnt > 4)
1199                 cnt = 4; /* 4 x 32 bits registers only */
1200
1201         if (rx_byte == 4)
1202                 read_cnt = 4;
1203         else
1204                 read_cnt = pkt_size + 6;
1205
1206         /*
1207          * In case of multiple reads from the panel, after the first read, there
1208          * is possibility that there are some bytes in the payload repeating in
1209          * the RDBK_DATA registers. Since we read all the parameters from the
1210          * panel right from the first byte for every pass. We need to skip the
1211          * repeating bytes and then append the new parameters to the rx buffer.
1212          */
1213         if (read_cnt > 16) {
1214                 int bytes_shifted;
1215                 /* Any data more than 16 bytes will be shifted out.
1216                  * The temp read buffer should already contain these bytes.
1217                  * The remaining bytes in read buffer are the repeated bytes.
1218                  */
1219                 bytes_shifted = read_cnt - 16;
1220                 repeated_bytes = buf_offset - bytes_shifted;
1221         }
1222
1223         for (i = cnt - 1; i >= 0; i--) {
1224                 data = dsi_read(msm_host, REG_DSI_RDBK_DATA(i));
1225                 *temp++ = ntohl(data); /* to host byte order */
1226                 DBG("data = 0x%x and ntohl(data) = 0x%x", data, ntohl(data));
1227         }
1228
1229         for (i = repeated_bytes; i < 16; i++)
1230                 buf[j++] = reg[i];
1231
1232         return j;
1233 }
1234
1235 static int dsi_cmds2buf_tx(struct msm_dsi_host *msm_host,
1236                                 const struct mipi_dsi_msg *msg)
1237 {
1238         int len, ret;
1239         int bllp_len = msm_host->mode->hdisplay *
1240                         dsi_get_bpp(msm_host->format) / 8;
1241
1242         len = dsi_cmd_dma_add(msm_host, msg);
1243         if (!len) {
1244                 pr_err("%s: failed to add cmd type = 0x%x\n",
1245                         __func__,  msg->type);
1246                 return -EINVAL;
1247         }
1248
1249         /* for video mode, do not send cmds more than
1250         * one pixel line, since it only transmit it
1251         * during BLLP.
1252         */
1253         /* TODO: if the command is sent in LP mode, the bit rate is only
1254          * half of esc clk rate. In this case, if the video is already
1255          * actively streaming, we need to check more carefully if the
1256          * command can be fit into one BLLP.
1257          */
1258         if ((msm_host->mode_flags & MIPI_DSI_MODE_VIDEO) && (len > bllp_len)) {
1259                 pr_err("%s: cmd cannot fit into BLLP period, len=%d\n",
1260                         __func__, len);
1261                 return -EINVAL;
1262         }
1263
1264         ret = dsi_cmd_dma_tx(msm_host, len);
1265         if (ret < len) {
1266                 pr_err("%s: cmd dma tx failed, type=0x%x, data0=0x%x, len=%d\n",
1267                         __func__, msg->type, (*(u8 *)(msg->tx_buf)), len);
1268                 return -ECOMM;
1269         }
1270
1271         return len;
1272 }
1273
1274 static void dsi_sw_reset_restore(struct msm_dsi_host *msm_host)
1275 {
1276         u32 data0, data1;
1277
1278         data0 = dsi_read(msm_host, REG_DSI_CTRL);
1279         data1 = data0;
1280         data1 &= ~DSI_CTRL_ENABLE;
1281         dsi_write(msm_host, REG_DSI_CTRL, data1);
1282         /*
1283          * dsi controller need to be disabled before
1284          * clocks turned on
1285          */
1286         wmb();
1287
1288         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
1289         wmb();  /* make sure clocks enabled */
1290
1291         /* dsi controller can only be reset while clocks are running */
1292         dsi_write(msm_host, REG_DSI_RESET, 1);
1293         msleep(DSI_RESET_TOGGLE_DELAY_MS); /* make sure reset happen */
1294         dsi_write(msm_host, REG_DSI_RESET, 0);
1295         wmb();  /* controller out of reset */
1296         dsi_write(msm_host, REG_DSI_CTRL, data0);
1297         wmb();  /* make sure dsi controller enabled again */
1298 }
1299
1300 static void dsi_hpd_worker(struct work_struct *work)
1301 {
1302         struct msm_dsi_host *msm_host =
1303                 container_of(work, struct msm_dsi_host, hpd_work);
1304
1305         drm_helper_hpd_irq_event(msm_host->dev);
1306 }
1307
1308 static void dsi_err_worker(struct work_struct *work)
1309 {
1310         struct msm_dsi_host *msm_host =
1311                 container_of(work, struct msm_dsi_host, err_work);
1312         u32 status = msm_host->err_work_state;
1313
1314         pr_err_ratelimited("%s: status=%x\n", __func__, status);
1315         if (status & DSI_ERR_STATE_MDP_FIFO_UNDERFLOW)
1316                 dsi_sw_reset_restore(msm_host);
1317
1318         /* It is safe to clear here because error irq is disabled. */
1319         msm_host->err_work_state = 0;
1320
1321         /* enable dsi error interrupt */
1322         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 1);
1323 }
1324
1325 static void dsi_ack_err_status(struct msm_dsi_host *msm_host)
1326 {
1327         u32 status;
1328
1329         status = dsi_read(msm_host, REG_DSI_ACK_ERR_STATUS);
1330
1331         if (status) {
1332                 dsi_write(msm_host, REG_DSI_ACK_ERR_STATUS, status);
1333                 /* Writing of an extra 0 needed to clear error bits */
1334                 dsi_write(msm_host, REG_DSI_ACK_ERR_STATUS, 0);
1335                 msm_host->err_work_state |= DSI_ERR_STATE_ACK;
1336         }
1337 }
1338
1339 static void dsi_timeout_status(struct msm_dsi_host *msm_host)
1340 {
1341         u32 status;
1342
1343         status = dsi_read(msm_host, REG_DSI_TIMEOUT_STATUS);
1344
1345         if (status) {
1346                 dsi_write(msm_host, REG_DSI_TIMEOUT_STATUS, status);
1347                 msm_host->err_work_state |= DSI_ERR_STATE_TIMEOUT;
1348         }
1349 }
1350
1351 static void dsi_dln0_phy_err(struct msm_dsi_host *msm_host)
1352 {
1353         u32 status;
1354
1355         status = dsi_read(msm_host, REG_DSI_DLN0_PHY_ERR);
1356
1357         if (status & (DSI_DLN0_PHY_ERR_DLN0_ERR_ESC |
1358                         DSI_DLN0_PHY_ERR_DLN0_ERR_SYNC_ESC |
1359                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTROL |
1360                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTENTION_LP0 |
1361                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTENTION_LP1)) {
1362                 dsi_write(msm_host, REG_DSI_DLN0_PHY_ERR, status);
1363                 msm_host->err_work_state |= DSI_ERR_STATE_DLN0_PHY;
1364         }
1365 }
1366
1367 static void dsi_fifo_status(struct msm_dsi_host *msm_host)
1368 {
1369         u32 status;
1370
1371         status = dsi_read(msm_host, REG_DSI_FIFO_STATUS);
1372
1373         /* fifo underflow, overflow */
1374         if (status) {
1375                 dsi_write(msm_host, REG_DSI_FIFO_STATUS, status);
1376                 msm_host->err_work_state |= DSI_ERR_STATE_FIFO;
1377                 if (status & DSI_FIFO_STATUS_CMD_MDP_FIFO_UNDERFLOW)
1378                         msm_host->err_work_state |=
1379                                         DSI_ERR_STATE_MDP_FIFO_UNDERFLOW;
1380         }
1381 }
1382
1383 static void dsi_status(struct msm_dsi_host *msm_host)
1384 {
1385         u32 status;
1386
1387         status = dsi_read(msm_host, REG_DSI_STATUS0);
1388
1389         if (status & DSI_STATUS0_INTERLEAVE_OP_CONTENTION) {
1390                 dsi_write(msm_host, REG_DSI_STATUS0, status);
1391                 msm_host->err_work_state |=
1392                         DSI_ERR_STATE_INTERLEAVE_OP_CONTENTION;
1393         }
1394 }
1395
1396 static void dsi_clk_status(struct msm_dsi_host *msm_host)
1397 {
1398         u32 status;
1399
1400         status = dsi_read(msm_host, REG_DSI_CLK_STATUS);
1401
1402         if (status & DSI_CLK_STATUS_PLL_UNLOCKED) {
1403                 dsi_write(msm_host, REG_DSI_CLK_STATUS, status);
1404                 msm_host->err_work_state |= DSI_ERR_STATE_PLL_UNLOCKED;
1405         }
1406 }
1407
1408 static void dsi_error(struct msm_dsi_host *msm_host)
1409 {
1410         /* disable dsi error interrupt */
1411         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 0);
1412
1413         dsi_clk_status(msm_host);
1414         dsi_fifo_status(msm_host);
1415         dsi_ack_err_status(msm_host);
1416         dsi_timeout_status(msm_host);
1417         dsi_status(msm_host);
1418         dsi_dln0_phy_err(msm_host);
1419
1420         queue_work(msm_host->workqueue, &msm_host->err_work);
1421 }
1422
1423 static irqreturn_t dsi_host_irq(int irq, void *ptr)
1424 {
1425         struct msm_dsi_host *msm_host = ptr;
1426         u32 isr;
1427         unsigned long flags;
1428
1429         if (!msm_host->ctrl_base)
1430                 return IRQ_HANDLED;
1431
1432         spin_lock_irqsave(&msm_host->intr_lock, flags);
1433         isr = dsi_read(msm_host, REG_DSI_INTR_CTRL);
1434         dsi_write(msm_host, REG_DSI_INTR_CTRL, isr);
1435         spin_unlock_irqrestore(&msm_host->intr_lock, flags);
1436
1437         DBG("isr=0x%x, id=%d", isr, msm_host->id);
1438
1439         if (isr & DSI_IRQ_ERROR)
1440                 dsi_error(msm_host);
1441
1442         if (isr & DSI_IRQ_VIDEO_DONE)
1443                 complete(&msm_host->video_comp);
1444
1445         if (isr & DSI_IRQ_CMD_DMA_DONE)
1446                 complete(&msm_host->dma_comp);
1447
1448         return IRQ_HANDLED;
1449 }
1450
1451 static int dsi_host_init_panel_gpios(struct msm_dsi_host *msm_host,
1452                         struct device *panel_device)
1453 {
1454         msm_host->disp_en_gpio = devm_gpiod_get_optional(panel_device,
1455                                                          "disp-enable",
1456                                                          GPIOD_OUT_LOW);
1457         if (IS_ERR(msm_host->disp_en_gpio)) {
1458                 DBG("cannot get disp-enable-gpios %ld",
1459                                 PTR_ERR(msm_host->disp_en_gpio));
1460                 return PTR_ERR(msm_host->disp_en_gpio);
1461         }
1462
1463         msm_host->te_gpio = devm_gpiod_get_optional(panel_device, "disp-te",
1464                                                                 GPIOD_IN);
1465         if (IS_ERR(msm_host->te_gpio)) {
1466                 DBG("cannot get disp-te-gpios %ld", PTR_ERR(msm_host->te_gpio));
1467                 return PTR_ERR(msm_host->te_gpio);
1468         }
1469
1470         return 0;
1471 }
1472
1473 static int dsi_host_attach(struct mipi_dsi_host *host,
1474                                         struct mipi_dsi_device *dsi)
1475 {
1476         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1477         int ret;
1478
1479         if (dsi->lanes > msm_host->num_data_lanes)
1480                 return -EINVAL;
1481
1482         msm_host->channel = dsi->channel;
1483         msm_host->lanes = dsi->lanes;
1484         msm_host->format = dsi->format;
1485         msm_host->mode_flags = dsi->mode_flags;
1486
1487         /* Some gpios defined in panel DT need to be controlled by host */
1488         ret = dsi_host_init_panel_gpios(msm_host, &dsi->dev);
1489         if (ret)
1490                 return ret;
1491
1492         DBG("id=%d", msm_host->id);
1493         if (msm_host->dev)
1494                 queue_work(msm_host->workqueue, &msm_host->hpd_work);
1495
1496         return 0;
1497 }
1498
1499 static int dsi_host_detach(struct mipi_dsi_host *host,
1500                                         struct mipi_dsi_device *dsi)
1501 {
1502         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1503
1504         msm_host->device_node = NULL;
1505
1506         DBG("id=%d", msm_host->id);
1507         if (msm_host->dev)
1508                 queue_work(msm_host->workqueue, &msm_host->hpd_work);
1509
1510         return 0;
1511 }
1512
1513 static ssize_t dsi_host_transfer(struct mipi_dsi_host *host,
1514                                         const struct mipi_dsi_msg *msg)
1515 {
1516         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1517         int ret;
1518
1519         if (!msg || !msm_host->power_on)
1520                 return -EINVAL;
1521
1522         mutex_lock(&msm_host->cmd_mutex);
1523         ret = msm_dsi_manager_cmd_xfer(msm_host->id, msg);
1524         mutex_unlock(&msm_host->cmd_mutex);
1525
1526         return ret;
1527 }
1528
1529 static struct mipi_dsi_host_ops dsi_host_ops = {
1530         .attach = dsi_host_attach,
1531         .detach = dsi_host_detach,
1532         .transfer = dsi_host_transfer,
1533 };
1534
1535 /*
1536  * List of supported physical to logical lane mappings.
1537  * For example, the 2nd entry represents the following mapping:
1538  *
1539  * "3012": Logic 3->Phys 0; Logic 0->Phys 1; Logic 1->Phys 2; Logic 2->Phys 3;
1540  */
1541 static const int supported_data_lane_swaps[][4] = {
1542         { 0, 1, 2, 3 },
1543         { 3, 0, 1, 2 },
1544         { 2, 3, 0, 1 },
1545         { 1, 2, 3, 0 },
1546         { 0, 3, 2, 1 },
1547         { 1, 0, 3, 2 },
1548         { 2, 1, 0, 3 },
1549         { 3, 2, 1, 0 },
1550 };
1551
1552 static int dsi_host_parse_lane_data(struct msm_dsi_host *msm_host,
1553                                     struct device_node *ep)
1554 {
1555         struct device *dev = &msm_host->pdev->dev;
1556         struct property *prop;
1557         u32 lane_map[4];
1558         int ret, i, len, num_lanes;
1559
1560         prop = of_find_property(ep, "data-lanes", &len);
1561         if (!prop) {
1562                 dev_dbg(dev, "failed to find data lane mapping\n");
1563                 return -EINVAL;
1564         }
1565
1566         num_lanes = len / sizeof(u32);
1567
1568         if (num_lanes < 1 || num_lanes > 4) {
1569                 dev_err(dev, "bad number of data lanes\n");
1570                 return -EINVAL;
1571         }
1572
1573         msm_host->num_data_lanes = num_lanes;
1574
1575         ret = of_property_read_u32_array(ep, "data-lanes", lane_map,
1576                                          num_lanes);
1577         if (ret) {
1578                 dev_err(dev, "failed to read lane data\n");
1579                 return ret;
1580         }
1581
1582         /*
1583          * compare DT specified physical-logical lane mappings with the ones
1584          * supported by hardware
1585          */
1586         for (i = 0; i < ARRAY_SIZE(supported_data_lane_swaps); i++) {
1587                 const int *swap = supported_data_lane_swaps[i];
1588                 int j;
1589
1590                 /*
1591                  * the data-lanes array we get from DT has a logical->physical
1592                  * mapping. The "data lane swap" register field represents
1593                  * supported configurations in a physical->logical mapping.
1594                  * Translate the DT mapping to what we understand and find a
1595                  * configuration that works.
1596                  */
1597                 for (j = 0; j < num_lanes; j++) {
1598                         if (lane_map[j] < 0 || lane_map[j] > 3)
1599                                 dev_err(dev, "bad physical lane entry %u\n",
1600                                         lane_map[j]);
1601
1602                         if (swap[lane_map[j]] != j)
1603                                 break;
1604                 }
1605
1606                 if (j == num_lanes) {
1607                         msm_host->dlane_swap = i;
1608                         return 0;
1609                 }
1610         }
1611
1612         return -EINVAL;
1613 }
1614
1615 static int dsi_host_parse_dt(struct msm_dsi_host *msm_host)
1616 {
1617         struct device *dev = &msm_host->pdev->dev;
1618         struct device_node *np = dev->of_node;
1619         struct device_node *endpoint, *device_node;
1620         int ret;
1621
1622         /*
1623          * Get the endpoint of the output port of the DSI host. In our case,
1624          * this is mapped to port number with reg = 1. Don't return an error if
1625          * the remote endpoint isn't defined. It's possible that there is
1626          * nothing connected to the dsi output.
1627          */
1628         endpoint = of_graph_get_endpoint_by_regs(np, 1, -1);
1629         if (!endpoint) {
1630                 dev_dbg(dev, "%s: no endpoint\n", __func__);
1631                 return 0;
1632         }
1633
1634         ret = dsi_host_parse_lane_data(msm_host, endpoint);
1635         if (ret) {
1636                 dev_err(dev, "%s: invalid lane configuration %d\n",
1637                         __func__, ret);
1638                 goto err;
1639         }
1640
1641         /* Get panel node from the output port's endpoint data */
1642         device_node = of_graph_get_remote_port_parent(endpoint);
1643         if (!device_node) {
1644                 dev_err(dev, "%s: no valid device\n", __func__);
1645                 ret = -ENODEV;
1646                 goto err;
1647         }
1648
1649         msm_host->device_node = device_node;
1650
1651         if (of_property_read_bool(np, "syscon-sfpb")) {
1652                 msm_host->sfpb = syscon_regmap_lookup_by_phandle(np,
1653                                         "syscon-sfpb");
1654                 if (IS_ERR(msm_host->sfpb)) {
1655                         dev_err(dev, "%s: failed to get sfpb regmap\n",
1656                                 __func__);
1657                         ret = PTR_ERR(msm_host->sfpb);
1658                 }
1659         }
1660
1661         of_node_put(device_node);
1662
1663 err:
1664         of_node_put(endpoint);
1665
1666         return ret;
1667 }
1668
1669 static int dsi_host_get_id(struct msm_dsi_host *msm_host)
1670 {
1671         struct platform_device *pdev = msm_host->pdev;
1672         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
1673         struct resource *res;
1674         int i;
1675
1676         res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "dsi_ctrl");
1677         if (!res)
1678                 return -EINVAL;
1679
1680         for (i = 0; i < cfg->num_dsi; i++) {
1681                 if (cfg->io_start[i] == res->start)
1682                         return i;
1683         }
1684
1685         return -EINVAL;
1686 }
1687
1688 int msm_dsi_host_init(struct msm_dsi *msm_dsi)
1689 {
1690         struct msm_dsi_host *msm_host = NULL;
1691         struct platform_device *pdev = msm_dsi->pdev;
1692         int ret;
1693
1694         msm_host = devm_kzalloc(&pdev->dev, sizeof(*msm_host), GFP_KERNEL);
1695         if (!msm_host) {
1696                 pr_err("%s: FAILED: cannot alloc dsi host\n",
1697                        __func__);
1698                 ret = -ENOMEM;
1699                 goto fail;
1700         }
1701
1702         msm_host->pdev = pdev;
1703
1704         ret = dsi_host_parse_dt(msm_host);
1705         if (ret) {
1706                 pr_err("%s: failed to parse dt\n", __func__);
1707                 goto fail;
1708         }
1709
1710         msm_host->ctrl_base = msm_ioremap(pdev, "dsi_ctrl", "DSI CTRL");
1711         if (IS_ERR(msm_host->ctrl_base)) {
1712                 pr_err("%s: unable to map Dsi ctrl base\n", __func__);
1713                 ret = PTR_ERR(msm_host->ctrl_base);
1714                 goto fail;
1715         }
1716
1717         msm_host->cfg_hnd = dsi_get_config(msm_host);
1718         if (!msm_host->cfg_hnd) {
1719                 ret = -EINVAL;
1720                 pr_err("%s: get config failed\n", __func__);
1721                 goto fail;
1722         }
1723
1724         msm_host->id = dsi_host_get_id(msm_host);
1725         if (msm_host->id < 0) {
1726                 ret = msm_host->id;
1727                 pr_err("%s: unable to identify DSI host index\n", __func__);
1728                 goto fail;
1729         }
1730
1731         /* fixup base address by io offset */
1732         msm_host->ctrl_base += msm_host->cfg_hnd->cfg->io_offset;
1733
1734         ret = dsi_regulator_init(msm_host);
1735         if (ret) {
1736                 pr_err("%s: regulator init failed\n", __func__);
1737                 goto fail;
1738         }
1739
1740         ret = dsi_clk_init(msm_host);
1741         if (ret) {
1742                 pr_err("%s: unable to initialize dsi clks\n", __func__);
1743                 goto fail;
1744         }
1745
1746         msm_host->rx_buf = devm_kzalloc(&pdev->dev, SZ_4K, GFP_KERNEL);
1747         if (!msm_host->rx_buf) {
1748                 pr_err("%s: alloc rx temp buf failed\n", __func__);
1749                 goto fail;
1750         }
1751
1752         init_completion(&msm_host->dma_comp);
1753         init_completion(&msm_host->video_comp);
1754         mutex_init(&msm_host->dev_mutex);
1755         mutex_init(&msm_host->cmd_mutex);
1756         mutex_init(&msm_host->clk_mutex);
1757         spin_lock_init(&msm_host->intr_lock);
1758
1759         /* setup workqueue */
1760         msm_host->workqueue = alloc_ordered_workqueue("dsi_drm_work", 0);
1761         INIT_WORK(&msm_host->err_work, dsi_err_worker);
1762         INIT_WORK(&msm_host->hpd_work, dsi_hpd_worker);
1763
1764         msm_dsi->host = &msm_host->base;
1765         msm_dsi->id = msm_host->id;
1766
1767         DBG("Dsi Host %d initialized", msm_host->id);
1768         return 0;
1769
1770 fail:
1771         return ret;
1772 }
1773
1774 void msm_dsi_host_destroy(struct mipi_dsi_host *host)
1775 {
1776         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1777
1778         DBG("");
1779         dsi_tx_buf_free(msm_host);
1780         if (msm_host->workqueue) {
1781                 flush_workqueue(msm_host->workqueue);
1782                 destroy_workqueue(msm_host->workqueue);
1783                 msm_host->workqueue = NULL;
1784         }
1785
1786         mutex_destroy(&msm_host->clk_mutex);
1787         mutex_destroy(&msm_host->cmd_mutex);
1788         mutex_destroy(&msm_host->dev_mutex);
1789 }
1790
1791 int msm_dsi_host_modeset_init(struct mipi_dsi_host *host,
1792                                         struct drm_device *dev)
1793 {
1794         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1795         struct platform_device *pdev = msm_host->pdev;
1796         int ret;
1797
1798         msm_host->irq = irq_of_parse_and_map(pdev->dev.of_node, 0);
1799         if (msm_host->irq < 0) {
1800                 ret = msm_host->irq;
1801                 dev_err(dev->dev, "failed to get irq: %d\n", ret);
1802                 return ret;
1803         }
1804
1805         ret = devm_request_irq(&pdev->dev, msm_host->irq,
1806                         dsi_host_irq, IRQF_TRIGGER_HIGH | IRQF_ONESHOT,
1807                         "dsi_isr", msm_host);
1808         if (ret < 0) {
1809                 dev_err(&pdev->dev, "failed to request IRQ%u: %d\n",
1810                                 msm_host->irq, ret);
1811                 return ret;
1812         }
1813
1814         msm_host->dev = dev;
1815         ret = dsi_tx_buf_alloc(msm_host, SZ_4K);
1816         if (ret) {
1817                 pr_err("%s: alloc tx gem obj failed, %d\n", __func__, ret);
1818                 return ret;
1819         }
1820
1821         return 0;
1822 }
1823
1824 int msm_dsi_host_register(struct mipi_dsi_host *host, bool check_defer)
1825 {
1826         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1827         int ret;
1828
1829         /* Register mipi dsi host */
1830         if (!msm_host->registered) {
1831                 host->dev = &msm_host->pdev->dev;
1832                 host->ops = &dsi_host_ops;
1833                 ret = mipi_dsi_host_register(host);
1834                 if (ret)
1835                         return ret;
1836
1837                 msm_host->registered = true;
1838
1839                 /* If the panel driver has not been probed after host register,
1840                  * we should defer the host's probe.
1841                  * It makes sure panel is connected when fbcon detects
1842                  * connector status and gets the proper display mode to
1843                  * create framebuffer.
1844                  * Don't try to defer if there is nothing connected to the dsi
1845                  * output
1846                  */
1847                 if (check_defer && msm_host->device_node) {
1848                         if (!of_drm_find_panel(msm_host->device_node))
1849                                 if (!of_drm_find_bridge(msm_host->device_node))
1850                                         return -EPROBE_DEFER;
1851                 }
1852         }
1853
1854         return 0;
1855 }
1856
1857 void msm_dsi_host_unregister(struct mipi_dsi_host *host)
1858 {
1859         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1860
1861         if (msm_host->registered) {
1862                 mipi_dsi_host_unregister(host);
1863                 host->dev = NULL;
1864                 host->ops = NULL;
1865                 msm_host->registered = false;
1866         }
1867 }
1868
1869 int msm_dsi_host_xfer_prepare(struct mipi_dsi_host *host,
1870                                 const struct mipi_dsi_msg *msg)
1871 {
1872         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1873
1874         /* TODO: make sure dsi_cmd_mdp is idle.
1875          * Since DSI6G v1.2.0, we can set DSI_TRIG_CTRL.BLOCK_DMA_WITHIN_FRAME
1876          * to ask H/W to wait until cmd mdp is idle. S/W wait is not needed.
1877          * How to handle the old versions? Wait for mdp cmd done?
1878          */
1879
1880         /*
1881          * mdss interrupt is generated in mdp core clock domain
1882          * mdp clock need to be enabled to receive dsi interrupt
1883          */
1884         dsi_clk_ctrl(msm_host, 1);
1885
1886         /* TODO: vote for bus bandwidth */
1887
1888         if (!(msg->flags & MIPI_DSI_MSG_USE_LPM))
1889                 dsi_set_tx_power_mode(0, msm_host);
1890
1891         msm_host->dma_cmd_ctrl_restore = dsi_read(msm_host, REG_DSI_CTRL);
1892         dsi_write(msm_host, REG_DSI_CTRL,
1893                 msm_host->dma_cmd_ctrl_restore |
1894                 DSI_CTRL_CMD_MODE_EN |
1895                 DSI_CTRL_ENABLE);
1896         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_DMA_DONE, 1);
1897
1898         return 0;
1899 }
1900
1901 void msm_dsi_host_xfer_restore(struct mipi_dsi_host *host,
1902                                 const struct mipi_dsi_msg *msg)
1903 {
1904         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1905
1906         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_DMA_DONE, 0);
1907         dsi_write(msm_host, REG_DSI_CTRL, msm_host->dma_cmd_ctrl_restore);
1908
1909         if (!(msg->flags & MIPI_DSI_MSG_USE_LPM))
1910                 dsi_set_tx_power_mode(1, msm_host);
1911
1912         /* TODO: unvote for bus bandwidth */
1913
1914         dsi_clk_ctrl(msm_host, 0);
1915 }
1916
1917 int msm_dsi_host_cmd_tx(struct mipi_dsi_host *host,
1918                                 const struct mipi_dsi_msg *msg)
1919 {
1920         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1921
1922         return dsi_cmds2buf_tx(msm_host, msg);
1923 }
1924
1925 int msm_dsi_host_cmd_rx(struct mipi_dsi_host *host,
1926                                 const struct mipi_dsi_msg *msg)
1927 {
1928         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1929         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1930         int data_byte, rx_byte, dlen, end;
1931         int short_response, diff, pkt_size, ret = 0;
1932         char cmd;
1933         int rlen = msg->rx_len;
1934         u8 *buf;
1935
1936         if (rlen <= 2) {
1937                 short_response = 1;
1938                 pkt_size = rlen;
1939                 rx_byte = 4;
1940         } else {
1941                 short_response = 0;
1942                 data_byte = 10; /* first read */
1943                 if (rlen < data_byte)
1944                         pkt_size = rlen;
1945                 else
1946                         pkt_size = data_byte;
1947                 rx_byte = data_byte + 6; /* 4 header + 2 crc */
1948         }
1949
1950         buf = msm_host->rx_buf;
1951         end = 0;
1952         while (!end) {
1953                 u8 tx[2] = {pkt_size & 0xff, pkt_size >> 8};
1954                 struct mipi_dsi_msg max_pkt_size_msg = {
1955                         .channel = msg->channel,
1956                         .type = MIPI_DSI_SET_MAXIMUM_RETURN_PACKET_SIZE,
1957                         .tx_len = 2,
1958                         .tx_buf = tx,
1959                 };
1960
1961                 DBG("rlen=%d pkt_size=%d rx_byte=%d",
1962                         rlen, pkt_size, rx_byte);
1963
1964                 ret = dsi_cmds2buf_tx(msm_host, &max_pkt_size_msg);
1965                 if (ret < 2) {
1966                         pr_err("%s: Set max pkt size failed, %d\n",
1967                                 __func__, ret);
1968                         return -EINVAL;
1969                 }
1970
1971                 if ((cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) &&
1972                         (cfg_hnd->minor >= MSM_DSI_6G_VER_MINOR_V1_1)) {
1973                         /* Clear the RDBK_DATA registers */
1974                         dsi_write(msm_host, REG_DSI_RDBK_DATA_CTRL,
1975                                         DSI_RDBK_DATA_CTRL_CLR);
1976                         wmb(); /* make sure the RDBK registers are cleared */
1977                         dsi_write(msm_host, REG_DSI_RDBK_DATA_CTRL, 0);
1978                         wmb(); /* release cleared status before transfer */
1979                 }
1980
1981                 ret = dsi_cmds2buf_tx(msm_host, msg);
1982                 if (ret < msg->tx_len) {
1983                         pr_err("%s: Read cmd Tx failed, %d\n", __func__, ret);
1984                         return ret;
1985                 }
1986
1987                 /*
1988                  * once cmd_dma_done interrupt received,
1989                  * return data from client is ready and stored
1990                  * at RDBK_DATA register already
1991                  * since rx fifo is 16 bytes, dcs header is kept at first loop,
1992                  * after that dcs header lost during shift into registers
1993                  */
1994                 dlen = dsi_cmd_dma_rx(msm_host, buf, rx_byte, pkt_size);
1995
1996                 if (dlen <= 0)
1997                         return 0;
1998
1999                 if (short_response)
2000                         break;
2001
2002                 if (rlen <= data_byte) {
2003                         diff = data_byte - rlen;
2004                         end = 1;
2005                 } else {
2006                         diff = 0;
2007                         rlen -= data_byte;
2008                 }
2009
2010                 if (!end) {
2011                         dlen -= 2; /* 2 crc */
2012                         dlen -= diff;
2013                         buf += dlen;    /* next start position */
2014                         data_byte = 14; /* NOT first read */
2015                         if (rlen < data_byte)
2016                                 pkt_size += rlen;
2017                         else
2018                                 pkt_size += data_byte;
2019                         DBG("buf=%p dlen=%d diff=%d", buf, dlen, diff);
2020                 }
2021         }
2022
2023         /*
2024          * For single Long read, if the requested rlen < 10,
2025          * we need to shift the start position of rx
2026          * data buffer to skip the bytes which are not
2027          * updated.
2028          */
2029         if (pkt_size < 10 && !short_response)
2030                 buf = msm_host->rx_buf + (10 - rlen);
2031         else
2032                 buf = msm_host->rx_buf;
2033
2034         cmd = buf[0];
2035         switch (cmd) {
2036         case MIPI_DSI_RX_ACKNOWLEDGE_AND_ERROR_REPORT:
2037                 pr_err("%s: rx ACK_ERR_PACLAGE\n", __func__);
2038                 ret = 0;
2039                 break;
2040         case MIPI_DSI_RX_GENERIC_SHORT_READ_RESPONSE_1BYTE:
2041         case MIPI_DSI_RX_DCS_SHORT_READ_RESPONSE_1BYTE:
2042                 ret = dsi_short_read1_resp(buf, msg);
2043                 break;
2044         case MIPI_DSI_RX_GENERIC_SHORT_READ_RESPONSE_2BYTE:
2045         case MIPI_DSI_RX_DCS_SHORT_READ_RESPONSE_2BYTE:
2046                 ret = dsi_short_read2_resp(buf, msg);
2047                 break;
2048         case MIPI_DSI_RX_GENERIC_LONG_READ_RESPONSE:
2049         case MIPI_DSI_RX_DCS_LONG_READ_RESPONSE:
2050                 ret = dsi_long_read_resp(buf, msg);
2051                 break;
2052         default:
2053                 pr_warn("%s:Invalid response cmd\n", __func__);
2054                 ret = 0;
2055         }
2056
2057         return ret;
2058 }
2059
2060 void msm_dsi_host_cmd_xfer_commit(struct mipi_dsi_host *host, u32 dma_base,
2061                                   u32 len)
2062 {
2063         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2064
2065         dsi_write(msm_host, REG_DSI_DMA_BASE, dma_base);
2066         dsi_write(msm_host, REG_DSI_DMA_LEN, len);
2067         dsi_write(msm_host, REG_DSI_TRIG_DMA, 1);
2068
2069         /* Make sure trigger happens */
2070         wmb();
2071 }
2072
2073 int msm_dsi_host_set_src_pll(struct mipi_dsi_host *host,
2074         struct msm_dsi_pll *src_pll)
2075 {
2076         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2077         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
2078         struct clk *byte_clk_provider, *pixel_clk_provider;
2079         int ret;
2080
2081         ret = msm_dsi_pll_get_clk_provider(src_pll,
2082                                 &byte_clk_provider, &pixel_clk_provider);
2083         if (ret) {
2084                 pr_info("%s: can't get provider from pll, don't set parent\n",
2085                         __func__);
2086                 return 0;
2087         }
2088
2089         ret = clk_set_parent(msm_host->byte_clk_src, byte_clk_provider);
2090         if (ret) {
2091                 pr_err("%s: can't set parent to byte_clk_src. ret=%d\n",
2092                         __func__, ret);
2093                 goto exit;
2094         }
2095
2096         ret = clk_set_parent(msm_host->pixel_clk_src, pixel_clk_provider);
2097         if (ret) {
2098                 pr_err("%s: can't set parent to pixel_clk_src. ret=%d\n",
2099                         __func__, ret);
2100                 goto exit;
2101         }
2102
2103         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
2104                 ret = clk_set_parent(msm_host->dsi_clk_src, pixel_clk_provider);
2105                 if (ret) {
2106                         pr_err("%s: can't set parent to dsi_clk_src. ret=%d\n",
2107                                 __func__, ret);
2108                         goto exit;
2109                 }
2110
2111                 ret = clk_set_parent(msm_host->esc_clk_src, byte_clk_provider);
2112                 if (ret) {
2113                         pr_err("%s: can't set parent to esc_clk_src. ret=%d\n",
2114                                 __func__, ret);
2115                         goto exit;
2116                 }
2117         }
2118
2119 exit:
2120         return ret;
2121 }
2122
2123 int msm_dsi_host_enable(struct mipi_dsi_host *host)
2124 {
2125         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2126
2127         dsi_op_mode_config(msm_host,
2128                 !!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO), true);
2129
2130         /* TODO: clock should be turned off for command mode,
2131          * and only turned on before MDP START.
2132          * This part of code should be enabled once mdp driver support it.
2133          */
2134         /* if (msm_panel->mode == MSM_DSI_CMD_MODE)
2135                 dsi_clk_ctrl(msm_host, 0); */
2136
2137         return 0;
2138 }
2139
2140 int msm_dsi_host_disable(struct mipi_dsi_host *host)
2141 {
2142         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2143
2144         dsi_op_mode_config(msm_host,
2145                 !!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO), false);
2146
2147         /* Since we have disabled INTF, the video engine won't stop so that
2148          * the cmd engine will be blocked.
2149          * Reset to disable video engine so that we can send off cmd.
2150          */
2151         dsi_sw_reset(msm_host);
2152
2153         return 0;
2154 }
2155
2156 static void msm_dsi_sfpb_config(struct msm_dsi_host *msm_host, bool enable)
2157 {
2158         enum sfpb_ahb_arb_master_port_en en;
2159
2160         if (!msm_host->sfpb)
2161                 return;
2162
2163         en = enable ? SFPB_MASTER_PORT_ENABLE : SFPB_MASTER_PORT_DISABLE;
2164
2165         regmap_update_bits(msm_host->sfpb, REG_SFPB_GPREG,
2166                         SFPB_GPREG_MASTER_PORT_EN__MASK,
2167                         SFPB_GPREG_MASTER_PORT_EN(en));
2168 }
2169
2170 int msm_dsi_host_power_on(struct mipi_dsi_host *host)
2171 {
2172         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2173         u32 clk_pre = 0, clk_post = 0;
2174         int ret = 0;
2175
2176         mutex_lock(&msm_host->dev_mutex);
2177         if (msm_host->power_on) {
2178                 DBG("dsi host already on");
2179                 goto unlock_ret;
2180         }
2181
2182         msm_dsi_sfpb_config(msm_host, true);
2183
2184         ret = dsi_calc_clk_rate(msm_host);
2185         if (ret) {
2186                 pr_err("%s: unable to calc clk rate, %d\n", __func__, ret);
2187                 goto unlock_ret;
2188         }
2189
2190         ret = dsi_host_regulator_enable(msm_host);
2191         if (ret) {
2192                 pr_err("%s:Failed to enable vregs.ret=%d\n",
2193                         __func__, ret);
2194                 goto unlock_ret;
2195         }
2196
2197         ret = dsi_bus_clk_enable(msm_host);
2198         if (ret) {
2199                 pr_err("%s: failed to enable bus clocks, %d\n", __func__, ret);
2200                 goto fail_disable_reg;
2201         }
2202
2203         dsi_phy_sw_reset(msm_host);
2204         ret = msm_dsi_manager_phy_enable(msm_host->id,
2205                                         msm_host->byte_clk_rate * 8,
2206                                         msm_host->esc_clk_rate,
2207                                         &clk_pre, &clk_post);
2208         dsi_bus_clk_disable(msm_host);
2209         if (ret) {
2210                 pr_err("%s: failed to enable phy, %d\n", __func__, ret);
2211                 goto fail_disable_reg;
2212         }
2213
2214         ret = dsi_clk_ctrl(msm_host, 1);
2215         if (ret) {
2216                 pr_err("%s: failed to enable clocks. ret=%d\n", __func__, ret);
2217                 goto fail_disable_reg;
2218         }
2219
2220         ret = pinctrl_pm_select_default_state(&msm_host->pdev->dev);
2221         if (ret) {
2222                 pr_err("%s: failed to set pinctrl default state, %d\n",
2223                         __func__, ret);
2224                 goto fail_disable_clk;
2225         }
2226
2227         dsi_timing_setup(msm_host);
2228         dsi_sw_reset(msm_host);
2229         dsi_ctrl_config(msm_host, true, clk_pre, clk_post);
2230
2231         if (msm_host->disp_en_gpio)
2232                 gpiod_set_value(msm_host->disp_en_gpio, 1);
2233
2234         msm_host->power_on = true;
2235         mutex_unlock(&msm_host->dev_mutex);
2236
2237         return 0;
2238
2239 fail_disable_clk:
2240         dsi_clk_ctrl(msm_host, 0);
2241 fail_disable_reg:
2242         dsi_host_regulator_disable(msm_host);
2243 unlock_ret:
2244         mutex_unlock(&msm_host->dev_mutex);
2245         return ret;
2246 }
2247
2248 int msm_dsi_host_power_off(struct mipi_dsi_host *host)
2249 {
2250         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2251
2252         mutex_lock(&msm_host->dev_mutex);
2253         if (!msm_host->power_on) {
2254                 DBG("dsi host already off");
2255                 goto unlock_ret;
2256         }
2257
2258         dsi_ctrl_config(msm_host, false, 0, 0);
2259
2260         if (msm_host->disp_en_gpio)
2261                 gpiod_set_value(msm_host->disp_en_gpio, 0);
2262
2263         pinctrl_pm_select_sleep_state(&msm_host->pdev->dev);
2264
2265         msm_dsi_manager_phy_disable(msm_host->id);
2266
2267         dsi_clk_ctrl(msm_host, 0);
2268
2269         dsi_host_regulator_disable(msm_host);
2270
2271         msm_dsi_sfpb_config(msm_host, false);
2272
2273         DBG("-");
2274
2275         msm_host->power_on = false;
2276
2277 unlock_ret:
2278         mutex_unlock(&msm_host->dev_mutex);
2279         return 0;
2280 }
2281
2282 int msm_dsi_host_set_display_mode(struct mipi_dsi_host *host,
2283                                         struct drm_display_mode *mode)
2284 {
2285         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2286
2287         if (msm_host->mode) {
2288                 drm_mode_destroy(msm_host->dev, msm_host->mode);
2289                 msm_host->mode = NULL;
2290         }
2291
2292         msm_host->mode = drm_mode_duplicate(msm_host->dev, mode);
2293         if (!msm_host->mode) {
2294                 pr_err("%s: cannot duplicate mode\n", __func__);
2295                 return -ENOMEM;
2296         }
2297
2298         return 0;
2299 }
2300
2301 struct drm_panel *msm_dsi_host_get_panel(struct mipi_dsi_host *host,
2302                                 unsigned long *panel_flags)
2303 {
2304         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2305         struct drm_panel *panel;
2306
2307         panel = of_drm_find_panel(msm_host->device_node);
2308         if (panel_flags)
2309                         *panel_flags = msm_host->mode_flags;
2310
2311         return panel;
2312 }
2313
2314 struct drm_bridge *msm_dsi_host_get_bridge(struct mipi_dsi_host *host)
2315 {
2316         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2317
2318         return of_drm_find_bridge(msm_host->device_node);
2319 }