drivers/infiniband/hw/cxgb4/mem.c

   1 /*
   2  * Copyright (c) 2009-2010 Chelsio, Inc. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/module.h>
  34 #include <linux/moduleparam.h>
  35 #include <rdma/ib_umem.h>
  36 #include <linux/atomic.h>
  37 #include <rdma/ib_user_verbs.h>
  38
  39 #include "iw_cxgb4.h"
  40
  41 int use_dsgl = 1;
  42 module_param(use_dsgl, int, 0644);
  43 MODULE_PARM_DESC(use_dsgl, "Use DSGL for PBL/FastReg (default=1) (DEPRECATED)");
  44
  45 #define T4_ULPTX_MIN_IO 32
  46 #define C4IW_MAX_INLINE_SIZE 96
  47 #define T4_ULPTX_MAX_DMA 1024
  48 #define C4IW_INLINE_THRESHOLD 128
  49
  50 static int inline_threshold = C4IW_INLINE_THRESHOLD;
  51 module_param(inline_threshold, int, 0644);
  52 MODULE_PARM_DESC(inline_threshold, "inline vs dsgl threshold (default=128)");
  53
  54 static int mr_exceeds_hw_limits(struct c4iw_dev *dev, u64 length)
  55 {
  56         return (is_t4(dev->rdev.lldi.adapter_type) ||
  57                 is_t5(dev->rdev.lldi.adapter_type)) &&
  58                 length >= 8*1024*1024*1024ULL;
  59 }
  60
  61 static int _c4iw_write_mem_dma_aligned(struct c4iw_rdev *rdev, u32 addr,
  62                                        u32 len, dma_addr_t data,
  63                                        int wait, struct sk_buff *skb)
  64 {
  65         struct ulp_mem_io *req;
  66         struct ulptx_sgl *sgl;
  67         u8 wr_len;
  68         int ret = 0;
  69         struct c4iw_wr_wait wr_wait;
  70
  71         addr &= 0x7FFFFFF;
  72
  73         if (wait)
  74                 c4iw_init_wr_wait(&wr_wait);
  75         wr_len = roundup(sizeof(*req) + sizeof(*sgl), 16);
  76
  77         if (!skb) {
  78                 skb = alloc_skb(wr_len, GFP_KERNEL | __GFP_NOFAIL);
  79                 if (!skb)
  80                         return -ENOMEM;
  81         }
  82         set_wr_txq(skb, CPL_PRIORITY_CONTROL, 0);
  83
  84         req = __skb_put_zero(skb, wr_len);
  85         INIT_ULPTX_WR(req, wr_len, 0, 0);
  86         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR) |
  87                         (wait ? FW_WR_COMPL_F : 0));
  88         req->wr.wr_lo = wait ? (__force __be64)(unsigned long) &wr_wait : 0L;
  89         req->wr.wr_mid = cpu_to_be32(FW_WR_LEN16_V(DIV_ROUND_UP(wr_len, 16)));
  90         req->cmd = cpu_to_be32(ULPTX_CMD_V(ULP_TX_MEM_WRITE) |
  91                                T5_ULP_MEMIO_ORDER_V(1) |
  92                                T5_ULP_MEMIO_FID_V(rdev->lldi.rxq_ids[0]));
  93         req->dlen = cpu_to_be32(ULP_MEMIO_DATA_LEN_V(len>>5));
  94         req->len16 = cpu_to_be32(DIV_ROUND_UP(wr_len-sizeof(req->wr), 16));
  95         req->lock_addr = cpu_to_be32(ULP_MEMIO_ADDR_V(addr));
  96
  97         sgl = (struct ulptx_sgl *)(req + 1);
  98         sgl->cmd_nsge = cpu_to_be32(ULPTX_CMD_V(ULP_TX_SC_DSGL) |
  99                                     ULPTX_NSGE_V(1));
 100         sgl->len0 = cpu_to_be32(len);
 101         sgl->addr0 = cpu_to_be64(data);
 102
 103         ret = c4iw_ofld_send(rdev, skb);
 104         if (ret)
 105                 return ret;
 106         if (wait)
 107                 ret = c4iw_wait_for_reply(rdev, &wr_wait, 0, 0, __func__);
 108         return ret;
 109 }
 110
 111 static int _c4iw_write_mem_inline(struct c4iw_rdev *rdev, u32 addr, u32 len,
 112                                   void *data, struct sk_buff *skb)
 113 {
 114         struct ulp_mem_io *req;
 115         struct ulptx_idata *sc;
 116         u8 wr_len, *to_dp, *from_dp;
 117         int copy_len, num_wqe, i, ret = 0;
 118         struct c4iw_wr_wait wr_wait;
 119         __be32 cmd = cpu_to_be32(ULPTX_CMD_V(ULP_TX_MEM_WRITE));
 120
 121         if (is_t4(rdev->lldi.adapter_type))
 122                 cmd |= cpu_to_be32(ULP_MEMIO_ORDER_F);
 123         else
 124                 cmd |= cpu_to_be32(T5_ULP_MEMIO_IMM_F);
 125
 126         addr &= 0x7FFFFFF;
 127         pr_debug("%s addr 0x%x len %u\n", __func__, addr, len);
 128         num_wqe = DIV_ROUND_UP(len, C4IW_MAX_INLINE_SIZE);
 129         c4iw_init_wr_wait(&wr_wait);
 130         for (i = 0; i < num_wqe; i++) {
 131
 132                 copy_len = len > C4IW_MAX_INLINE_SIZE ? C4IW_MAX_INLINE_SIZE :
 133                            len;
 134                 wr_len = roundup(sizeof *req + sizeof *sc +
 135                                  roundup(copy_len, T4_ULPTX_MIN_IO), 16);
 136
 137                 if (!skb) {
 138                         skb = alloc_skb(wr_len, GFP_KERNEL | __GFP_NOFAIL);
 139                         if (!skb)
 140                                 return -ENOMEM;
 141                 }
 142                 set_wr_txq(skb, CPL_PRIORITY_CONTROL, 0);
 143
 144                 req = __skb_put_zero(skb, wr_len);
 145                 INIT_ULPTX_WR(req, wr_len, 0, 0);
 146
 147                 if (i == (num_wqe-1)) {
 148                         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR) |
 149                                                     FW_WR_COMPL_F);
 150                         req->wr.wr_lo = (__force __be64)(unsigned long)&wr_wait;
 151                 } else
 152                         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR));
 153                 req->wr.wr_mid = cpu_to_be32(
 154                                        FW_WR_LEN16_V(DIV_ROUND_UP(wr_len, 16)));
 155
 156                 req->cmd = cmd;
 157                 req->dlen = cpu_to_be32(ULP_MEMIO_DATA_LEN_V(
 158                                 DIV_ROUND_UP(copy_len, T4_ULPTX_MIN_IO)));
 159                 req->len16 = cpu_to_be32(DIV_ROUND_UP(wr_len-sizeof(req->wr),
 160                                                       16));
 161                 req->lock_addr = cpu_to_be32(ULP_MEMIO_ADDR_V(addr + i * 3));
 162
 163                 sc = (struct ulptx_idata *)(req + 1);
 164                 sc->cmd_more = cpu_to_be32(ULPTX_CMD_V(ULP_TX_SC_IMM));
 165                 sc->len = cpu_to_be32(roundup(copy_len, T4_ULPTX_MIN_IO));
 166
 167                 to_dp = (u8 *)(sc + 1);
 168                 from_dp = (u8 *)data + i * C4IW_MAX_INLINE_SIZE;
 169                 if (data)
 170                         memcpy(to_dp, from_dp, copy_len);
 171                 else
 172                         memset(to_dp, 0, copy_len);
 173                 if (copy_len % T4_ULPTX_MIN_IO)
 174                         memset(to_dp + copy_len, 0, T4_ULPTX_MIN_IO -
 175                                (copy_len % T4_ULPTX_MIN_IO));
 176                 ret = c4iw_ofld_send(rdev, skb);
 177                 skb = NULL;
 178                 if (ret)
 179                         return ret;
 180                 len -= C4IW_MAX_INLINE_SIZE;
 181         }
 182
 183         ret = c4iw_wait_for_reply(rdev, &wr_wait, 0, 0, __func__);
 184         return ret;
 185 }
 186
 187 static int _c4iw_write_mem_dma(struct c4iw_rdev *rdev, u32 addr, u32 len,
 188                                void *data, struct sk_buff *skb)
 189 {
 190         u32 remain = len;
 191         u32 dmalen;
 192         int ret = 0;
 193         dma_addr_t daddr;
 194         dma_addr_t save;
 195
 196         daddr = dma_map_single(&rdev->lldi.pdev->dev, data, len, DMA_TO_DEVICE);
 197         if (dma_mapping_error(&rdev->lldi.pdev->dev, daddr))
 198                 return -1;
 199         save = daddr;
 200
 201         while (remain > inline_threshold) {
 202                 if (remain < T4_ULPTX_MAX_DMA) {
 203                         if (remain & ~T4_ULPTX_MIN_IO)
 204                                 dmalen = remain & ~(T4_ULPTX_MIN_IO-1);
 205                         else
 206                                 dmalen = remain;
 207                 } else
 208                         dmalen = T4_ULPTX_MAX_DMA;
 209                 remain -= dmalen;
 210                 ret = _c4iw_write_mem_dma_aligned(rdev, addr, dmalen, daddr,
 211                                                  !remain, skb);
 212                 if (ret)
 213                         goto out;
 214                 addr += dmalen >> 5;
 215                 data += dmalen;
 216                 daddr += dmalen;
 217         }
 218         if (remain)
 219                 ret = _c4iw_write_mem_inline(rdev, addr, remain, data, skb);
 220 out:
 221         dma_unmap_single(&rdev->lldi.pdev->dev, save, len, DMA_TO_DEVICE);
 222         return ret;
 223 }
 224
 225 /*
 226  * write len bytes of data into addr (32B aligned address)
 227  * If data is NULL, clear len byte of memory to zero.
 228  */
 229 static int write_adapter_mem(struct c4iw_rdev *rdev, u32 addr, u32 len,
 230                              void *data, struct sk_buff *skb)
 231 {
 232         if (rdev->lldi.ulptx_memwrite_dsgl && use_dsgl) {
 233                 if (len > inline_threshold) {
 234                         if (_c4iw_write_mem_dma(rdev, addr, len, data, skb)) {
 235                                 pr_warn_ratelimited("%s: dma map failure (non fatal)\n",
 236                                                     pci_name(rdev->lldi.pdev));
 237                                 return _c4iw_write_mem_inline(rdev, addr, len,
 238                                                               data, skb);
 239                         } else {
 240                                 return 0;
 241                         }
 242                 } else
 243                         return _c4iw_write_mem_inline(rdev, addr,
 244                                                       len, data, skb);
 245         } else
 246                 return _c4iw_write_mem_inline(rdev, addr, len, data, skb);
 247 }
 248
 249 /*
 250  * Build and write a TPT entry.
 251  * IN: stag key, pdid, perm, bind_enabled, zbva, to, len, page_size,
 252  *     pbl_size and pbl_addr
 253  * OUT: stag index
 254  */
 255 static int write_tpt_entry(struct c4iw_rdev *rdev, u32 reset_tpt_entry,
 256                            u32 *stag, u8 stag_state, u32 pdid,
 257                            enum fw_ri_stag_type type, enum fw_ri_mem_perms perm,
 258                            int bind_enabled, u32 zbva, u64 to,
 259                            u64 len, u8 page_size, u32 pbl_size, u32 pbl_addr,
 260                            struct sk_buff *skb)
 261 {
 262         int err;
 263         struct fw_ri_tpte *tpt;
 264         u32 stag_idx;
 265         static atomic_t key;
 266
 267         if (c4iw_fatal_error(rdev))
 268                 return -EIO;
 269
 270         tpt = kmalloc(sizeof(*tpt), GFP_KERNEL);
 271         if (!tpt)
 272                 return -ENOMEM;
 273
 274         stag_state = stag_state > 0;
 275         stag_idx = (*stag) >> 8;
 276
 277         if ((!reset_tpt_entry) && (*stag == T4_STAG_UNSET)) {
 278                 stag_idx = c4iw_get_resource(&rdev->resource.tpt_table);
 279                 if (!stag_idx) {
 280                         mutex_lock(&rdev->stats.lock);
 281                         rdev->stats.stag.fail++;
 282                         mutex_unlock(&rdev->stats.lock);
 283                         kfree(tpt);
 284                         return -ENOMEM;
 285                 }
 286                 mutex_lock(&rdev->stats.lock);
 287                 rdev->stats.stag.cur += 32;
 288                 if (rdev->stats.stag.cur > rdev->stats.stag.max)
 289                         rdev->stats.stag.max = rdev->stats.stag.cur;
 290                 mutex_unlock(&rdev->stats.lock);
 291                 *stag = (stag_idx << 8) | (atomic_inc_return(&key) & 0xff);
 292         }
 293         pr_debug("%s stag_state 0x%0x type 0x%0x pdid 0x%0x, stag_idx 0x%x\n",
 294                  __func__, stag_state, type, pdid, stag_idx);
 295
 296         /* write TPT entry */
 297         if (reset_tpt_entry)
 298                 memset(tpt, 0, sizeof(*tpt));
 299         else {
 300                 tpt->valid_to_pdid = cpu_to_be32(FW_RI_TPTE_VALID_F |
 301                         FW_RI_TPTE_STAGKEY_V((*stag & FW_RI_TPTE_STAGKEY_M)) |
 302                         FW_RI_TPTE_STAGSTATE_V(stag_state) |
 303                         FW_RI_TPTE_STAGTYPE_V(type) | FW_RI_TPTE_PDID_V(pdid));
 304                 tpt->locread_to_qpid = cpu_to_be32(FW_RI_TPTE_PERM_V(perm) |
 305                         (bind_enabled ? FW_RI_TPTE_MWBINDEN_F : 0) |
 306                         FW_RI_TPTE_ADDRTYPE_V((zbva ? FW_RI_ZERO_BASED_TO :
 307                                                       FW_RI_VA_BASED_TO))|
 308                         FW_RI_TPTE_PS_V(page_size));
 309                 tpt->nosnoop_pbladdr = !pbl_size ? 0 : cpu_to_be32(
 310                         FW_RI_TPTE_PBLADDR_V(PBL_OFF(rdev, pbl_addr)>>3));
 311                 tpt->len_lo = cpu_to_be32((u32)(len & 0xffffffffUL));
 312                 tpt->va_hi = cpu_to_be32((u32)(to >> 32));
 313                 tpt->va_lo_fbo = cpu_to_be32((u32)(to & 0xffffffffUL));
 314                 tpt->dca_mwbcnt_pstag = cpu_to_be32(0);
 315                 tpt->len_hi = cpu_to_be32((u32)(len >> 32));
 316         }
 317         err = write_adapter_mem(rdev, stag_idx +
 318                                 (rdev->lldi.vr->stag.start >> 5),
 319                                 sizeof(*tpt), tpt, skb);
 320
 321         if (reset_tpt_entry) {
 322                 c4iw_put_resource(&rdev->resource.tpt_table, stag_idx);
 323                 mutex_lock(&rdev->stats.lock);
 324                 rdev->stats.stag.cur -= 32;
 325                 mutex_unlock(&rdev->stats.lock);
 326         }
 327         kfree(tpt);
 328         return err;
 329 }
 330
 331 static int write_pbl(struct c4iw_rdev *rdev, __be64 *pbl,
 332                      u32 pbl_addr, u32 pbl_size)
 333 {
 334         int err;
 335
 336         pr_debug("%s *pdb_addr 0x%x, pbl_base 0x%x, pbl_size %d\n",
 337                  __func__, pbl_addr, rdev->lldi.vr->pbl.start,
 338                  pbl_size);
 339
 340         err = write_adapter_mem(rdev, pbl_addr >> 5, pbl_size << 3, pbl, NULL);
 341         return err;
 342 }
 343
 344 static int dereg_mem(struct c4iw_rdev *rdev, u32 stag, u32 pbl_size,
 345                      u32 pbl_addr, struct sk_buff *skb)
 346 {
 347         return write_tpt_entry(rdev, 1, &stag, 0, 0, 0, 0, 0, 0, 0UL, 0, 0,
 348                                pbl_size, pbl_addr, skb);
 349 }
 350
 351 static int allocate_window(struct c4iw_rdev *rdev, u32 * stag, u32 pdid)
 352 {
 353         *stag = T4_STAG_UNSET;
 354         return write_tpt_entry(rdev, 0, stag, 0, pdid, FW_RI_STAG_MW, 0, 0, 0,
 355                                0UL, 0, 0, 0, 0, NULL);
 356 }
 357
 358 static int deallocate_window(struct c4iw_rdev *rdev, u32 stag,
 359                              struct sk_buff *skb)
 360 {
 361         return write_tpt_entry(rdev, 1, &stag, 0, 0, 0, 0, 0, 0, 0UL, 0, 0, 0,
 362                                0, skb);
 363 }
 364
 365 static int allocate_stag(struct c4iw_rdev *rdev, u32 *stag, u32 pdid,
 366                          u32 pbl_size, u32 pbl_addr)
 367 {
 368         *stag = T4_STAG_UNSET;
 369         return write_tpt_entry(rdev, 0, stag, 0, pdid, FW_RI_STAG_NSMR, 0, 0, 0,
 370                                0UL, 0, 0, pbl_size, pbl_addr, NULL);
 371 }
 372
 373 static int finish_mem_reg(struct c4iw_mr *mhp, u32 stag)
 374 {
 375         u32 mmid;
 376
 377         mhp->attr.state = 1;
 378         mhp->attr.stag = stag;
 379         mmid = stag >> 8;
 380         mhp->ibmr.rkey = mhp->ibmr.lkey = stag;
 381         pr_debug("%s mmid 0x%x mhp %p\n", __func__, mmid, mhp);
 382         return insert_handle(mhp->rhp, &mhp->rhp->mmidr, mhp, mmid);
 383 }
 384
 385 static int register_mem(struct c4iw_dev *rhp, struct c4iw_pd *php,
 386                       struct c4iw_mr *mhp, int shift)
 387 {
 388         u32 stag = T4_STAG_UNSET;
 389         int ret;
 390
 391         ret = write_tpt_entry(&rhp->rdev, 0, &stag, 1, mhp->attr.pdid,
 392                               FW_RI_STAG_NSMR, mhp->attr.len ?
 393                               mhp->attr.perms : 0,
 394                               mhp->attr.mw_bind_enable, mhp->attr.zbva,
 395                               mhp->attr.va_fbo, mhp->attr.len ?
 396                               mhp->attr.len : -1, shift - 12,
 397                               mhp->attr.pbl_size, mhp->attr.pbl_addr, NULL);
 398         if (ret)
 399                 return ret;
 400
 401         ret = finish_mem_reg(mhp, stag);
 402         if (ret) {
 403                 dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 404                           mhp->attr.pbl_addr, mhp->dereg_skb);
 405                 mhp->dereg_skb = NULL;
 406         }
 407         return ret;
 408 }
 409
 410 static int alloc_pbl(struct c4iw_mr *mhp, int npages)
 411 {
 412         mhp->attr.pbl_addr = c4iw_pblpool_alloc(&mhp->rhp->rdev,
 413                                                     npages << 3);
 414
 415         if (!mhp->attr.pbl_addr)
 416                 return -ENOMEM;
 417
 418         mhp->attr.pbl_size = npages;
 419
 420         return 0;
 421 }
 422
 423 struct ib_mr *c4iw_get_dma_mr(struct ib_pd *pd, int acc)
 424 {
 425         struct c4iw_dev *rhp;
 426         struct c4iw_pd *php;
 427         struct c4iw_mr *mhp;
 428         int ret;
 429         u32 stag = T4_STAG_UNSET;
 430
 431         pr_debug("%s ib_pd %p\n", __func__, pd);
 432         php = to_c4iw_pd(pd);
 433         rhp = php->rhp;
 434
 435         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 436         if (!mhp)
 437                 return ERR_PTR(-ENOMEM);
 438
 439         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 440         if (!mhp->dereg_skb) {
 441                 ret = -ENOMEM;
 442                 goto err0;
 443         }
 444
 445         mhp->rhp = rhp;
 446         mhp->attr.pdid = php->pdid;
 447         mhp->attr.perms = c4iw_ib_to_tpt_access(acc);
 448         mhp->attr.mw_bind_enable = (acc&IB_ACCESS_MW_BIND) == IB_ACCESS_MW_BIND;
 449         mhp->attr.zbva = 0;
 450         mhp->attr.va_fbo = 0;
 451         mhp->attr.page_size = 0;
 452         mhp->attr.len = ~0ULL;
 453         mhp->attr.pbl_size = 0;
 454
 455         ret = write_tpt_entry(&rhp->rdev, 0, &stag, 1, php->pdid,
 456                               FW_RI_STAG_NSMR, mhp->attr.perms,
 457                               mhp->attr.mw_bind_enable, 0, 0, ~0ULL, 0, 0, 0,
 458                               NULL);
 459         if (ret)
 460                 goto err1;
 461
 462         ret = finish_mem_reg(mhp, stag);
 463         if (ret)
 464                 goto err2;
 465         return &mhp->ibmr;
 466 err2:
 467         dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 468                   mhp->attr.pbl_addr, mhp->dereg_skb);
 469 err1:
 470         kfree_skb(mhp->dereg_skb);
 471 err0:
 472         kfree(mhp);
 473         return ERR_PTR(ret);
 474 }
 475
 476 struct ib_mr *c4iw_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
 477                                u64 virt, int acc, struct ib_udata *udata)
 478 {
 479         __be64 *pages;
 480         int shift, n, len;
 481         int i, k, entry;
 482         int err = 0;
 483         struct scatterlist *sg;
 484         struct c4iw_dev *rhp;
 485         struct c4iw_pd *php;
 486         struct c4iw_mr *mhp;
 487
 488         pr_debug("%s ib_pd %p\n", __func__, pd);
 489
 490         if (length == ~0ULL)
 491                 return ERR_PTR(-EINVAL);
 492
 493         if ((length + start) < start)
 494                 return ERR_PTR(-EINVAL);
 495
 496         php = to_c4iw_pd(pd);
 497         rhp = php->rhp;
 498
 499         if (mr_exceeds_hw_limits(rhp, length))
 500                 return ERR_PTR(-EINVAL);
 501
 502         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 503         if (!mhp)
 504                 return ERR_PTR(-ENOMEM);
 505
 506         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 507         if (!mhp->dereg_skb) {
 508                 kfree(mhp);
 509                 return ERR_PTR(-ENOMEM);
 510         }
 511
 512         mhp->rhp = rhp;
 513
 514         mhp->umem = ib_umem_get(pd->uobject->context, start, length, acc, 0);
 515         if (IS_ERR(mhp->umem)) {
 516                 err = PTR_ERR(mhp->umem);
 517                 kfree_skb(mhp->dereg_skb);
 518                 kfree(mhp);
 519                 return ERR_PTR(err);
 520         }
 521
 522         shift = mhp->umem->page_shift;
 523
 524         n = mhp->umem->nmap;
 525         err = alloc_pbl(mhp, n);
 526         if (err)
 527                 goto err;
 528
 529         pages = (__be64 *) __get_free_page(GFP_KERNEL);
 530         if (!pages) {
 531                 err = -ENOMEM;
 532                 goto err_pbl;
 533         }
 534
 535         i = n = 0;
 536
 537         for_each_sg(mhp->umem->sg_head.sgl, sg, mhp->umem->nmap, entry) {
 538                 len = sg_dma_len(sg) >> shift;
 539                 for (k = 0; k < len; ++k) {
 540                         pages[i++] = cpu_to_be64(sg_dma_address(sg) +
 541                                                  (k << shift));
 542                         if (i == PAGE_SIZE / sizeof *pages) {
 543                                 err = write_pbl(&mhp->rhp->rdev,
 544                                       pages,
 545                                       mhp->attr.pbl_addr + (n << 3), i);
 546                                 if (err)
 547                                         goto pbl_done;
 548                                 n += i;
 549                                 i = 0;
 550                         }
 551                 }
 552         }
 553
 554         if (i)
 555                 err = write_pbl(&mhp->rhp->rdev, pages,
 556                                      mhp->attr.pbl_addr + (n << 3), i);
 557
 558 pbl_done:
 559         free_page((unsigned long) pages);
 560         if (err)
 561                 goto err_pbl;
 562
 563         mhp->attr.pdid = php->pdid;
 564         mhp->attr.zbva = 0;
 565         mhp->attr.perms = c4iw_ib_to_tpt_access(acc);
 566         mhp->attr.va_fbo = virt;
 567         mhp->attr.page_size = shift - 12;
 568         mhp->attr.len = length;
 569
 570         err = register_mem(rhp, php, mhp, shift);
 571         if (err)
 572                 goto err_pbl;
 573
 574         return &mhp->ibmr;
 575
 576 err_pbl:
 577         c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 578                               mhp->attr.pbl_size << 3);
 579
 580 err:
 581         ib_umem_release(mhp->umem);
 582         kfree_skb(mhp->dereg_skb);
 583         kfree(mhp);
 584         return ERR_PTR(err);
 585 }
 586
 587 struct ib_mw *c4iw_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
 588                             struct ib_udata *udata)
 589 {
 590         struct c4iw_dev *rhp;
 591         struct c4iw_pd *php;
 592         struct c4iw_mw *mhp;
 593         u32 mmid;
 594         u32 stag = 0;
 595         int ret;
 596
 597         if (type != IB_MW_TYPE_1)
 598                 return ERR_PTR(-EINVAL);
 599
 600         php = to_c4iw_pd(pd);
 601         rhp = php->rhp;
 602         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 603         if (!mhp)
 604                 return ERR_PTR(-ENOMEM);
 605
 606         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 607         if (!mhp->dereg_skb) {
 608                 ret = -ENOMEM;
 609                 goto free_mhp;
 610         }
 611
 612         ret = allocate_window(&rhp->rdev, &stag, php->pdid);
 613         if (ret)
 614                 goto free_skb;
 615         mhp->rhp = rhp;
 616         mhp->attr.pdid = php->pdid;
 617         mhp->attr.type = FW_RI_STAG_MW;
 618         mhp->attr.stag = stag;
 619         mmid = (stag) >> 8;
 620         mhp->ibmw.rkey = stag;
 621         if (insert_handle(rhp, &rhp->mmidr, mhp, mmid)) {
 622                 ret = -ENOMEM;
 623                 goto dealloc_win;
 624         }
 625         pr_debug("%s mmid 0x%x mhp %p stag 0x%x\n", __func__, mmid, mhp, stag);
 626         return &(mhp->ibmw);
 627
 628 dealloc_win:
 629         deallocate_window(&rhp->rdev, mhp->attr.stag, mhp->dereg_skb);
 630 free_skb:
 631         kfree_skb(mhp->dereg_skb);
 632 free_mhp:
 633         kfree(mhp);
 634         return ERR_PTR(ret);
 635 }
 636
 637 int c4iw_dealloc_mw(struct ib_mw *mw)
 638 {
 639         struct c4iw_dev *rhp;
 640         struct c4iw_mw *mhp;
 641         u32 mmid;
 642
 643         mhp = to_c4iw_mw(mw);
 644         rhp = mhp->rhp;
 645         mmid = (mw->rkey) >> 8;
 646         remove_handle(rhp, &rhp->mmidr, mmid);
 647         deallocate_window(&rhp->rdev, mhp->attr.stag, mhp->dereg_skb);
 648         kfree_skb(mhp->dereg_skb);
 649         kfree(mhp);
 650         pr_debug("%s ib_mw %p mmid 0x%x ptr %p\n", __func__, mw, mmid, mhp);
 651         return 0;
 652 }
 653
 654 struct ib_mr *c4iw_alloc_mr(struct ib_pd *pd,
 655                             enum ib_mr_type mr_type,
 656                             u32 max_num_sg)
 657 {
 658         struct c4iw_dev *rhp;
 659         struct c4iw_pd *php;
 660         struct c4iw_mr *mhp;
 661         u32 mmid;
 662         u32 stag = 0;
 663         int ret = 0;
 664         int length = roundup(max_num_sg * sizeof(u64), 32);
 665
 666         php = to_c4iw_pd(pd);
 667         rhp = php->rhp;
 668
 669         if (mr_type != IB_MR_TYPE_MEM_REG ||
 670             max_num_sg > t4_max_fr_depth(rhp->rdev.lldi.ulptx_memwrite_dsgl &&
 671                                          use_dsgl))
 672                 return ERR_PTR(-EINVAL);
 673
 674         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 675         if (!mhp) {
 676                 ret = -ENOMEM;
 677                 goto err;
 678         }
 679
 680         mhp->mpl = dma_alloc_coherent(&rhp->rdev.lldi.pdev->dev,
 681                                       length, &mhp->mpl_addr, GFP_KERNEL);
 682         if (!mhp->mpl) {
 683                 ret = -ENOMEM;
 684                 goto err_mpl;
 685         }
 686         mhp->max_mpl_len = length;
 687
 688         mhp->rhp = rhp;
 689         ret = alloc_pbl(mhp, max_num_sg);
 690         if (ret)
 691                 goto err1;
 692         mhp->attr.pbl_size = max_num_sg;
 693         ret = allocate_stag(&rhp->rdev, &stag, php->pdid,
 694                                  mhp->attr.pbl_size, mhp->attr.pbl_addr);
 695         if (ret)
 696                 goto err2;
 697         mhp->attr.pdid = php->pdid;
 698         mhp->attr.type = FW_RI_STAG_NSMR;
 699         mhp->attr.stag = stag;
 700         mhp->attr.state = 0;
 701         mmid = (stag) >> 8;
 702         mhp->ibmr.rkey = mhp->ibmr.lkey = stag;
 703         if (insert_handle(rhp, &rhp->mmidr, mhp, mmid)) {
 704                 ret = -ENOMEM;
 705                 goto err3;
 706         }
 707
 708         pr_debug("%s mmid 0x%x mhp %p stag 0x%x\n", __func__, mmid, mhp, stag);
 709         return &(mhp->ibmr);
 710 err3:
 711         dereg_mem(&rhp->rdev, stag, mhp->attr.pbl_size,
 712                   mhp->attr.pbl_addr, mhp->dereg_skb);
 713 err2:
 714         c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 715                               mhp->attr.pbl_size << 3);
 716 err1:
 717         dma_free_coherent(&mhp->rhp->rdev.lldi.pdev->dev,
 718                           mhp->max_mpl_len, mhp->mpl, mhp->mpl_addr);
 719 err_mpl:
 720         kfree(mhp);
 721 err:
 722         return ERR_PTR(ret);
 723 }
 724
 725 static int c4iw_set_page(struct ib_mr *ibmr, u64 addr)
 726 {
 727         struct c4iw_mr *mhp = to_c4iw_mr(ibmr);
 728
 729         if (unlikely(mhp->mpl_len == mhp->attr.pbl_size))
 730                 return -ENOMEM;
 731
 732         mhp->mpl[mhp->mpl_len++] = addr;
 733
 734         return 0;
 735 }
 736
 737 int c4iw_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
 738                    unsigned int *sg_offset)
 739 {
 740         struct c4iw_mr *mhp = to_c4iw_mr(ibmr);
 741
 742         mhp->mpl_len = 0;
 743
 744         return ib_sg_to_pages(ibmr, sg, sg_nents, sg_offset, c4iw_set_page);
 745 }
 746
 747 int c4iw_dereg_mr(struct ib_mr *ib_mr)
 748 {
 749         struct c4iw_dev *rhp;
 750         struct c4iw_mr *mhp;
 751         u32 mmid;
 752
 753         pr_debug("%s ib_mr %p\n", __func__, ib_mr);
 754
 755         mhp = to_c4iw_mr(ib_mr);
 756         rhp = mhp->rhp;
 757         mmid = mhp->attr.stag >> 8;
 758         remove_handle(rhp, &rhp->mmidr, mmid);
 759         if (mhp->mpl)
 760                 dma_free_coherent(&mhp->rhp->rdev.lldi.pdev->dev,
 761                                   mhp->max_mpl_len, mhp->mpl, mhp->mpl_addr);
 762         dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 763                   mhp->attr.pbl_addr, mhp->dereg_skb);
 764         if (mhp->attr.pbl_size)
 765                 c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 766                                   mhp->attr.pbl_size << 3);
 767         if (mhp->kva)
 768                 kfree((void *) (unsigned long) mhp->kva);
 769         if (mhp->umem)
 770                 ib_umem_release(mhp->umem);
 771         pr_debug("%s mmid 0x%x ptr %p\n", __func__, mmid, mhp);
 772         kfree(mhp);
 773         return 0;
 774 }
 775
 776 void c4iw_invalidate_mr(struct c4iw_dev *rhp, u32 rkey)
 777 {
 778         struct c4iw_mr *mhp;
 779         unsigned long flags;
 780
 781         spin_lock_irqsave(&rhp->lock, flags);
 782         mhp = get_mhp(rhp, rkey >> 8);
 783         if (mhp)
 784                 mhp->attr.state = 0;
 785         spin_unlock_irqrestore(&rhp->lock, flags);
 786 }