drivers/infiniband/hw/cxgb4/mem.c

   1 /*
   2  * Copyright (c) 2009-2010 Chelsio, Inc. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/module.h>
  34 #include <linux/moduleparam.h>
  35 #include <rdma/ib_umem.h>
  36 #include <linux/atomic.h>
  37 #include <rdma/ib_user_verbs.h>
  38
  39 #include "iw_cxgb4.h"
  40
  41 int use_dsgl = 1;
  42 module_param(use_dsgl, int, 0644);
  43 MODULE_PARM_DESC(use_dsgl, "Use DSGL for PBL/FastReg (default=1) (DEPRECATED)");
  44
  45 #define T4_ULPTX_MIN_IO 32
  46 #define C4IW_MAX_INLINE_SIZE 96
  47 #define T4_ULPTX_MAX_DMA 1024
  48 #define C4IW_INLINE_THRESHOLD 128
  49
  50 static int inline_threshold = C4IW_INLINE_THRESHOLD;
  51 module_param(inline_threshold, int, 0644);
  52 MODULE_PARM_DESC(inline_threshold, "inline vs dsgl threshold (default=128)");
  53
  54 static int mr_exceeds_hw_limits(struct c4iw_dev *dev, u64 length)
  55 {
  56         return (is_t4(dev->rdev.lldi.adapter_type) ||
  57                 is_t5(dev->rdev.lldi.adapter_type)) &&
  58                 length >= 8*1024*1024*1024ULL;
  59 }
  60
  61 static int _c4iw_write_mem_dma_aligned(struct c4iw_rdev *rdev, u32 addr,
  62                                        u32 len, dma_addr_t data,
  63                                        struct sk_buff *skb,
  64                                        struct c4iw_wr_wait *wr_waitp)
  65 {
  66         struct ulp_mem_io *req;
  67         struct ulptx_sgl *sgl;
  68         u8 wr_len;
  69         int ret = 0;
  70
  71         addr &= 0x7FFFFFF;
  72
  73         if (wr_waitp)
  74                 c4iw_init_wr_wait(wr_waitp);
  75         wr_len = roundup(sizeof(*req) + sizeof(*sgl), 16);
  76
  77         if (!skb) {
  78                 skb = alloc_skb(wr_len, GFP_KERNEL | __GFP_NOFAIL);
  79                 if (!skb)
  80                         return -ENOMEM;
  81         }
  82         set_wr_txq(skb, CPL_PRIORITY_CONTROL, 0);
  83
  84         req = __skb_put_zero(skb, wr_len);
  85         INIT_ULPTX_WR(req, wr_len, 0, 0);
  86         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR) |
  87                         (wr_waitp ? FW_WR_COMPL_F : 0));
  88         req->wr.wr_lo = wr_waitp ? (__force __be64)(unsigned long)wr_waitp : 0L;
  89         req->wr.wr_mid = cpu_to_be32(FW_WR_LEN16_V(DIV_ROUND_UP(wr_len, 16)));
  90         req->cmd = cpu_to_be32(ULPTX_CMD_V(ULP_TX_MEM_WRITE) |
  91                                T5_ULP_MEMIO_ORDER_V(1) |
  92                                T5_ULP_MEMIO_FID_V(rdev->lldi.rxq_ids[0]));
  93         req->dlen = cpu_to_be32(ULP_MEMIO_DATA_LEN_V(len>>5));
  94         req->len16 = cpu_to_be32(DIV_ROUND_UP(wr_len-sizeof(req->wr), 16));
  95         req->lock_addr = cpu_to_be32(ULP_MEMIO_ADDR_V(addr));
  96
  97         sgl = (struct ulptx_sgl *)(req + 1);
  98         sgl->cmd_nsge = cpu_to_be32(ULPTX_CMD_V(ULP_TX_SC_DSGL) |
  99                                     ULPTX_NSGE_V(1));
 100         sgl->len0 = cpu_to_be32(len);
 101         sgl->addr0 = cpu_to_be64(data);
 102
 103         if (wr_waitp)
 104                 ret = c4iw_ref_send_wait(rdev, skb, wr_waitp, 0, 0, __func__);
 105         else
 106                 ret = c4iw_ofld_send(rdev, skb);
 107         return ret;
 108 }
 109
 110 static int _c4iw_write_mem_inline(struct c4iw_rdev *rdev, u32 addr, u32 len,
 111                                   void *data, struct sk_buff *skb,
 112                                   struct c4iw_wr_wait *wr_waitp)
 113 {
 114         struct ulp_mem_io *req;
 115         struct ulptx_idata *sc;
 116         u8 wr_len, *to_dp, *from_dp;
 117         int copy_len, num_wqe, i, ret = 0;
 118         __be32 cmd = cpu_to_be32(ULPTX_CMD_V(ULP_TX_MEM_WRITE));
 119
 120         if (is_t4(rdev->lldi.adapter_type))
 121                 cmd |= cpu_to_be32(ULP_MEMIO_ORDER_F);
 122         else
 123                 cmd |= cpu_to_be32(T5_ULP_MEMIO_IMM_F);
 124
 125         addr &= 0x7FFFFFF;
 126         pr_debug("addr 0x%x len %u\n", addr, len);
 127         num_wqe = DIV_ROUND_UP(len, C4IW_MAX_INLINE_SIZE);
 128         c4iw_init_wr_wait(wr_waitp);
 129         for (i = 0; i < num_wqe; i++) {
 130
 131                 copy_len = len > C4IW_MAX_INLINE_SIZE ? C4IW_MAX_INLINE_SIZE :
 132                            len;
 133                 wr_len = roundup(sizeof *req + sizeof *sc +
 134                                  roundup(copy_len, T4_ULPTX_MIN_IO), 16);
 135
 136                 if (!skb) {
 137                         skb = alloc_skb(wr_len, GFP_KERNEL | __GFP_NOFAIL);
 138                         if (!skb)
 139                                 return -ENOMEM;
 140                 }
 141                 set_wr_txq(skb, CPL_PRIORITY_CONTROL, 0);
 142
 143                 req = __skb_put_zero(skb, wr_len);
 144                 INIT_ULPTX_WR(req, wr_len, 0, 0);
 145
 146                 if (i == (num_wqe-1)) {
 147                         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR) |
 148                                                     FW_WR_COMPL_F);
 149                         req->wr.wr_lo = (__force __be64)(unsigned long)wr_waitp;
 150                 } else
 151                         req->wr.wr_hi = cpu_to_be32(FW_WR_OP_V(FW_ULPTX_WR));
 152                 req->wr.wr_mid = cpu_to_be32(
 153                                        FW_WR_LEN16_V(DIV_ROUND_UP(wr_len, 16)));
 154
 155                 req->cmd = cmd;
 156                 req->dlen = cpu_to_be32(ULP_MEMIO_DATA_LEN_V(
 157                                 DIV_ROUND_UP(copy_len, T4_ULPTX_MIN_IO)));
 158                 req->len16 = cpu_to_be32(DIV_ROUND_UP(wr_len-sizeof(req->wr),
 159                                                       16));
 160                 req->lock_addr = cpu_to_be32(ULP_MEMIO_ADDR_V(addr + i * 3));
 161
 162                 sc = (struct ulptx_idata *)(req + 1);
 163                 sc->cmd_more = cpu_to_be32(ULPTX_CMD_V(ULP_TX_SC_IMM));
 164                 sc->len = cpu_to_be32(roundup(copy_len, T4_ULPTX_MIN_IO));
 165
 166                 to_dp = (u8 *)(sc + 1);
 167                 from_dp = (u8 *)data + i * C4IW_MAX_INLINE_SIZE;
 168                 if (data)
 169                         memcpy(to_dp, from_dp, copy_len);
 170                 else
 171                         memset(to_dp, 0, copy_len);
 172                 if (copy_len % T4_ULPTX_MIN_IO)
 173                         memset(to_dp + copy_len, 0, T4_ULPTX_MIN_IO -
 174                                (copy_len % T4_ULPTX_MIN_IO));
 175                 if (i == (num_wqe-1))
 176                         ret = c4iw_ref_send_wait(rdev, skb, wr_waitp, 0, 0,
 177                                                  __func__);
 178                 else
 179                         ret = c4iw_ofld_send(rdev, skb);
 180                 if (ret)
 181                         break;
 182                 skb = NULL;
 183                 len -= C4IW_MAX_INLINE_SIZE;
 184         }
 185
 186         return ret;
 187 }
 188
 189 static int _c4iw_write_mem_dma(struct c4iw_rdev *rdev, u32 addr, u32 len,
 190                                void *data, struct sk_buff *skb,
 191                                struct c4iw_wr_wait *wr_waitp)
 192 {
 193         u32 remain = len;
 194         u32 dmalen;
 195         int ret = 0;
 196         dma_addr_t daddr;
 197         dma_addr_t save;
 198
 199         daddr = dma_map_single(&rdev->lldi.pdev->dev, data, len, DMA_TO_DEVICE);
 200         if (dma_mapping_error(&rdev->lldi.pdev->dev, daddr))
 201                 return -1;
 202         save = daddr;
 203
 204         while (remain > inline_threshold) {
 205                 if (remain < T4_ULPTX_MAX_DMA) {
 206                         if (remain & ~T4_ULPTX_MIN_IO)
 207                                 dmalen = remain & ~(T4_ULPTX_MIN_IO-1);
 208                         else
 209                                 dmalen = remain;
 210                 } else
 211                         dmalen = T4_ULPTX_MAX_DMA;
 212                 remain -= dmalen;
 213                 ret = _c4iw_write_mem_dma_aligned(rdev, addr, dmalen, daddr,
 214                                                  skb, remain ? NULL : wr_waitp);
 215                 if (ret)
 216                         goto out;
 217                 addr += dmalen >> 5;
 218                 data += dmalen;
 219                 daddr += dmalen;
 220         }
 221         if (remain)
 222                 ret = _c4iw_write_mem_inline(rdev, addr, remain, data, skb,
 223                                              wr_waitp);
 224 out:
 225         dma_unmap_single(&rdev->lldi.pdev->dev, save, len, DMA_TO_DEVICE);
 226         return ret;
 227 }
 228
 229 /*
 230  * write len bytes of data into addr (32B aligned address)
 231  * If data is NULL, clear len byte of memory to zero.
 232  */
 233 static int write_adapter_mem(struct c4iw_rdev *rdev, u32 addr, u32 len,
 234                              void *data, struct sk_buff *skb,
 235                              struct c4iw_wr_wait *wr_waitp)
 236 {
 237         int ret;
 238
 239         if (!rdev->lldi.ulptx_memwrite_dsgl || !use_dsgl) {
 240                 ret = _c4iw_write_mem_inline(rdev, addr, len, data, skb,
 241                                               wr_waitp);
 242                 goto out;
 243         }
 244
 245         if (len <= inline_threshold) {
 246                 ret = _c4iw_write_mem_inline(rdev, addr, len, data, skb,
 247                                               wr_waitp);
 248                 goto out;
 249         }
 250
 251         ret = _c4iw_write_mem_dma(rdev, addr, len, data, skb, wr_waitp);
 252         if (ret) {
 253                 pr_warn_ratelimited("%s: dma map failure (non fatal)\n",
 254                                     pci_name(rdev->lldi.pdev));
 255                 ret = _c4iw_write_mem_inline(rdev, addr, len, data, skb,
 256                                               wr_waitp);
 257         }
 258 out:
 259         return ret;
 260
 261 }
 262
 263 /*
 264  * Build and write a TPT entry.
 265  * IN: stag key, pdid, perm, bind_enabled, zbva, to, len, page_size,
 266  *     pbl_size and pbl_addr
 267  * OUT: stag index
 268  */
 269 static int write_tpt_entry(struct c4iw_rdev *rdev, u32 reset_tpt_entry,
 270                            u32 *stag, u8 stag_state, u32 pdid,
 271                            enum fw_ri_stag_type type, enum fw_ri_mem_perms perm,
 272                            int bind_enabled, u32 zbva, u64 to,
 273                            u64 len, u8 page_size, u32 pbl_size, u32 pbl_addr,
 274                            struct sk_buff *skb, struct c4iw_wr_wait *wr_waitp)
 275 {
 276         int err;
 277         struct fw_ri_tpte *tpt;
 278         u32 stag_idx;
 279         static atomic_t key;
 280
 281         if (c4iw_fatal_error(rdev))
 282                 return -EIO;
 283
 284         tpt = kmalloc(sizeof(*tpt), GFP_KERNEL);
 285         if (!tpt)
 286                 return -ENOMEM;
 287
 288         stag_state = stag_state > 0;
 289         stag_idx = (*stag) >> 8;
 290
 291         if ((!reset_tpt_entry) && (*stag == T4_STAG_UNSET)) {
 292                 stag_idx = c4iw_get_resource(&rdev->resource.tpt_table);
 293                 if (!stag_idx) {
 294                         mutex_lock(&rdev->stats.lock);
 295                         rdev->stats.stag.fail++;
 296                         mutex_unlock(&rdev->stats.lock);
 297                         kfree(tpt);
 298                         return -ENOMEM;
 299                 }
 300                 mutex_lock(&rdev->stats.lock);
 301                 rdev->stats.stag.cur += 32;
 302                 if (rdev->stats.stag.cur > rdev->stats.stag.max)
 303                         rdev->stats.stag.max = rdev->stats.stag.cur;
 304                 mutex_unlock(&rdev->stats.lock);
 305                 *stag = (stag_idx << 8) | (atomic_inc_return(&key) & 0xff);
 306         }
 307         pr_debug("stag_state 0x%0x type 0x%0x pdid 0x%0x, stag_idx 0x%x\n",
 308                  stag_state, type, pdid, stag_idx);
 309
 310         /* write TPT entry */
 311         if (reset_tpt_entry)
 312                 memset(tpt, 0, sizeof(*tpt));
 313         else {
 314                 tpt->valid_to_pdid = cpu_to_be32(FW_RI_TPTE_VALID_F |
 315                         FW_RI_TPTE_STAGKEY_V((*stag & FW_RI_TPTE_STAGKEY_M)) |
 316                         FW_RI_TPTE_STAGSTATE_V(stag_state) |
 317                         FW_RI_TPTE_STAGTYPE_V(type) | FW_RI_TPTE_PDID_V(pdid));
 318                 tpt->locread_to_qpid = cpu_to_be32(FW_RI_TPTE_PERM_V(perm) |
 319                         (bind_enabled ? FW_RI_TPTE_MWBINDEN_F : 0) |
 320                         FW_RI_TPTE_ADDRTYPE_V((zbva ? FW_RI_ZERO_BASED_TO :
 321                                                       FW_RI_VA_BASED_TO))|
 322                         FW_RI_TPTE_PS_V(page_size));
 323                 tpt->nosnoop_pbladdr = !pbl_size ? 0 : cpu_to_be32(
 324                         FW_RI_TPTE_PBLADDR_V(PBL_OFF(rdev, pbl_addr)>>3));
 325                 tpt->len_lo = cpu_to_be32((u32)(len & 0xffffffffUL));
 326                 tpt->va_hi = cpu_to_be32((u32)(to >> 32));
 327                 tpt->va_lo_fbo = cpu_to_be32((u32)(to & 0xffffffffUL));
 328                 tpt->dca_mwbcnt_pstag = cpu_to_be32(0);
 329                 tpt->len_hi = cpu_to_be32((u32)(len >> 32));
 330         }
 331         err = write_adapter_mem(rdev, stag_idx +
 332                                 (rdev->lldi.vr->stag.start >> 5),
 333                                 sizeof(*tpt), tpt, skb, wr_waitp);
 334
 335         if (reset_tpt_entry) {
 336                 c4iw_put_resource(&rdev->resource.tpt_table, stag_idx);
 337                 mutex_lock(&rdev->stats.lock);
 338                 rdev->stats.stag.cur -= 32;
 339                 mutex_unlock(&rdev->stats.lock);
 340         }
 341         kfree(tpt);
 342         return err;
 343 }
 344
 345 static int write_pbl(struct c4iw_rdev *rdev, __be64 *pbl,
 346                      u32 pbl_addr, u32 pbl_size, struct c4iw_wr_wait *wr_waitp)
 347 {
 348         int err;
 349
 350         pr_debug("*pdb_addr 0x%x, pbl_base 0x%x, pbl_size %d\n",
 351                  pbl_addr, rdev->lldi.vr->pbl.start,
 352                  pbl_size);
 353
 354         err = write_adapter_mem(rdev, pbl_addr >> 5, pbl_size << 3, pbl, NULL,
 355                                 wr_waitp);
 356         return err;
 357 }
 358
 359 static int dereg_mem(struct c4iw_rdev *rdev, u32 stag, u32 pbl_size,
 360                      u32 pbl_addr, struct sk_buff *skb,
 361                      struct c4iw_wr_wait *wr_waitp)
 362 {
 363         return write_tpt_entry(rdev, 1, &stag, 0, 0, 0, 0, 0, 0, 0UL, 0, 0,
 364                                pbl_size, pbl_addr, skb, wr_waitp);
 365 }
 366
 367 static int allocate_window(struct c4iw_rdev *rdev, u32 *stag, u32 pdid,
 368                            struct c4iw_wr_wait *wr_waitp)
 369 {
 370         *stag = T4_STAG_UNSET;
 371         return write_tpt_entry(rdev, 0, stag, 0, pdid, FW_RI_STAG_MW, 0, 0, 0,
 372                                0UL, 0, 0, 0, 0, NULL, wr_waitp);
 373 }
 374
 375 static int deallocate_window(struct c4iw_rdev *rdev, u32 stag,
 376                              struct sk_buff *skb,
 377                              struct c4iw_wr_wait *wr_waitp)
 378 {
 379         return write_tpt_entry(rdev, 1, &stag, 0, 0, 0, 0, 0, 0, 0UL, 0, 0, 0,
 380                                0, skb, wr_waitp);
 381 }
 382
 383 static int allocate_stag(struct c4iw_rdev *rdev, u32 *stag, u32 pdid,
 384                          u32 pbl_size, u32 pbl_addr,
 385                          struct c4iw_wr_wait *wr_waitp)
 386 {
 387         *stag = T4_STAG_UNSET;
 388         return write_tpt_entry(rdev, 0, stag, 0, pdid, FW_RI_STAG_NSMR, 0, 0, 0,
 389                                0UL, 0, 0, pbl_size, pbl_addr, NULL, wr_waitp);
 390 }
 391
 392 static int finish_mem_reg(struct c4iw_mr *mhp, u32 stag)
 393 {
 394         u32 mmid;
 395
 396         mhp->attr.state = 1;
 397         mhp->attr.stag = stag;
 398         mmid = stag >> 8;
 399         mhp->ibmr.rkey = mhp->ibmr.lkey = stag;
 400         mhp->ibmr.length = mhp->attr.len;
 401         mhp->ibmr.iova = mhp->attr.va_fbo;
 402         mhp->ibmr.page_size = 1U << (mhp->attr.page_size + 12);
 403         pr_debug("mmid 0x%x mhp %p\n", mmid, mhp);
 404         return insert_handle(mhp->rhp, &mhp->rhp->mmidr, mhp, mmid);
 405 }
 406
 407 static int register_mem(struct c4iw_dev *rhp, struct c4iw_pd *php,
 408                       struct c4iw_mr *mhp, int shift)
 409 {
 410         u32 stag = T4_STAG_UNSET;
 411         int ret;
 412
 413         ret = write_tpt_entry(&rhp->rdev, 0, &stag, 1, mhp->attr.pdid,
 414                               FW_RI_STAG_NSMR, mhp->attr.len ?
 415                               mhp->attr.perms : 0,
 416                               mhp->attr.mw_bind_enable, mhp->attr.zbva,
 417                               mhp->attr.va_fbo, mhp->attr.len ?
 418                               mhp->attr.len : -1, shift - 12,
 419                               mhp->attr.pbl_size, mhp->attr.pbl_addr, NULL,
 420                               mhp->wr_waitp);
 421         if (ret)
 422                 return ret;
 423
 424         ret = finish_mem_reg(mhp, stag);
 425         if (ret) {
 426                 dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 427                           mhp->attr.pbl_addr, mhp->dereg_skb, mhp->wr_waitp);
 428                 mhp->dereg_skb = NULL;
 429         }
 430         return ret;
 431 }
 432
 433 static int alloc_pbl(struct c4iw_mr *mhp, int npages)
 434 {
 435         mhp->attr.pbl_addr = c4iw_pblpool_alloc(&mhp->rhp->rdev,
 436                                                     npages << 3);
 437
 438         if (!mhp->attr.pbl_addr)
 439                 return -ENOMEM;
 440
 441         mhp->attr.pbl_size = npages;
 442
 443         return 0;
 444 }
 445
 446 struct ib_mr *c4iw_get_dma_mr(struct ib_pd *pd, int acc)
 447 {
 448         struct c4iw_dev *rhp;
 449         struct c4iw_pd *php;
 450         struct c4iw_mr *mhp;
 451         int ret;
 452         u32 stag = T4_STAG_UNSET;
 453
 454         pr_debug("ib_pd %p\n", pd);
 455         php = to_c4iw_pd(pd);
 456         rhp = php->rhp;
 457
 458         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 459         if (!mhp)
 460                 return ERR_PTR(-ENOMEM);
 461         mhp->wr_waitp = c4iw_alloc_wr_wait(GFP_KERNEL);
 462         if (!mhp->wr_waitp) {
 463                 ret = -ENOMEM;
 464                 goto err_free_mhp;
 465         }
 466         c4iw_init_wr_wait(mhp->wr_waitp);
 467
 468         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 469         if (!mhp->dereg_skb) {
 470                 ret = -ENOMEM;
 471                 goto err_free_wr_wait;
 472         }
 473
 474         mhp->rhp = rhp;
 475         mhp->attr.pdid = php->pdid;
 476         mhp->attr.perms = c4iw_ib_to_tpt_access(acc);
 477         mhp->attr.mw_bind_enable = (acc&IB_ACCESS_MW_BIND) == IB_ACCESS_MW_BIND;
 478         mhp->attr.zbva = 0;
 479         mhp->attr.va_fbo = 0;
 480         mhp->attr.page_size = 0;
 481         mhp->attr.len = ~0ULL;
 482         mhp->attr.pbl_size = 0;
 483
 484         ret = write_tpt_entry(&rhp->rdev, 0, &stag, 1, php->pdid,
 485                               FW_RI_STAG_NSMR, mhp->attr.perms,
 486                               mhp->attr.mw_bind_enable, 0, 0, ~0ULL, 0, 0, 0,
 487                               NULL, mhp->wr_waitp);
 488         if (ret)
 489                 goto err_free_skb;
 490
 491         ret = finish_mem_reg(mhp, stag);
 492         if (ret)
 493                 goto err_dereg_mem;
 494         return &mhp->ibmr;
 495 err_dereg_mem:
 496         dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 497                   mhp->attr.pbl_addr, mhp->dereg_skb, mhp->wr_waitp);
 498 err_free_skb:
 499         kfree_skb(mhp->dereg_skb);
 500 err_free_wr_wait:
 501         c4iw_put_wr_wait(mhp->wr_waitp);
 502 err_free_mhp:
 503         kfree(mhp);
 504         return ERR_PTR(ret);
 505 }
 506
 507 struct ib_mr *c4iw_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
 508                                u64 virt, int acc, struct ib_udata *udata)
 509 {
 510         __be64 *pages;
 511         int shift, n, len;
 512         int i, k, entry;
 513         int err = -ENOMEM;
 514         struct scatterlist *sg;
 515         struct c4iw_dev *rhp;
 516         struct c4iw_pd *php;
 517         struct c4iw_mr *mhp;
 518
 519         pr_debug("ib_pd %p\n", pd);
 520
 521         if (length == ~0ULL)
 522                 return ERR_PTR(-EINVAL);
 523
 524         if ((length + start) < start)
 525                 return ERR_PTR(-EINVAL);
 526
 527         php = to_c4iw_pd(pd);
 528         rhp = php->rhp;
 529
 530         if (mr_exceeds_hw_limits(rhp, length))
 531                 return ERR_PTR(-EINVAL);
 532
 533         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 534         if (!mhp)
 535                 return ERR_PTR(-ENOMEM);
 536         mhp->wr_waitp = c4iw_alloc_wr_wait(GFP_KERNEL);
 537         if (!mhp->wr_waitp)
 538                 goto err_free_mhp;
 539
 540         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 541         if (!mhp->dereg_skb)
 542                 goto err_free_wr_wait;
 543
 544         mhp->rhp = rhp;
 545
 546         mhp->umem = ib_umem_get(pd->uobject->context, start, length, acc, 0);
 547         if (IS_ERR(mhp->umem))
 548                 goto err_free_skb;
 549
 550         shift = mhp->umem->page_shift;
 551
 552         n = mhp->umem->nmap;
 553         err = alloc_pbl(mhp, n);
 554         if (err)
 555                 goto err_umem_release;
 556
 557         pages = (__be64 *) __get_free_page(GFP_KERNEL);
 558         if (!pages) {
 559                 err = -ENOMEM;
 560                 goto err_pbl_free;
 561         }
 562
 563         i = n = 0;
 564
 565         for_each_sg(mhp->umem->sg_head.sgl, sg, mhp->umem->nmap, entry) {
 566                 len = sg_dma_len(sg) >> shift;
 567                 for (k = 0; k < len; ++k) {
 568                         pages[i++] = cpu_to_be64(sg_dma_address(sg) +
 569                                                  (k << shift));
 570                         if (i == PAGE_SIZE / sizeof *pages) {
 571                                 err = write_pbl(&mhp->rhp->rdev,
 572                                       pages,
 573                                       mhp->attr.pbl_addr + (n << 3), i,
 574                                       mhp->wr_waitp);
 575                                 if (err)
 576                                         goto pbl_done;
 577                                 n += i;
 578                                 i = 0;
 579                         }
 580                 }
 581         }
 582
 583         if (i)
 584                 err = write_pbl(&mhp->rhp->rdev, pages,
 585                                 mhp->attr.pbl_addr + (n << 3), i,
 586                                 mhp->wr_waitp);
 587
 588 pbl_done:
 589         free_page((unsigned long) pages);
 590         if (err)
 591                 goto err_pbl_free;
 592
 593         mhp->attr.pdid = php->pdid;
 594         mhp->attr.zbva = 0;
 595         mhp->attr.perms = c4iw_ib_to_tpt_access(acc);
 596         mhp->attr.va_fbo = virt;
 597         mhp->attr.page_size = shift - 12;
 598         mhp->attr.len = length;
 599
 600         err = register_mem(rhp, php, mhp, shift);
 601         if (err)
 602                 goto err_pbl_free;
 603
 604         return &mhp->ibmr;
 605
 606 err_pbl_free:
 607         c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 608                               mhp->attr.pbl_size << 3);
 609 err_umem_release:
 610         ib_umem_release(mhp->umem);
 611 err_free_skb:
 612         kfree_skb(mhp->dereg_skb);
 613 err_free_wr_wait:
 614         c4iw_put_wr_wait(mhp->wr_waitp);
 615 err_free_mhp:
 616         kfree(mhp);
 617         return ERR_PTR(err);
 618 }
 619
 620 struct ib_mw *c4iw_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
 621                             struct ib_udata *udata)
 622 {
 623         struct c4iw_dev *rhp;
 624         struct c4iw_pd *php;
 625         struct c4iw_mw *mhp;
 626         u32 mmid;
 627         u32 stag = 0;
 628         int ret;
 629
 630         if (type != IB_MW_TYPE_1)
 631                 return ERR_PTR(-EINVAL);
 632
 633         php = to_c4iw_pd(pd);
 634         rhp = php->rhp;
 635         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 636         if (!mhp)
 637                 return ERR_PTR(-ENOMEM);
 638
 639         mhp->wr_waitp = c4iw_alloc_wr_wait(GFP_KERNEL);
 640         if (!mhp->wr_waitp) {
 641                 ret = -ENOMEM;
 642                 goto free_mhp;
 643         }
 644
 645         mhp->dereg_skb = alloc_skb(SGE_MAX_WR_LEN, GFP_KERNEL);
 646         if (!mhp->dereg_skb) {
 647                 ret = -ENOMEM;
 648                 goto free_wr_wait;
 649         }
 650
 651         ret = allocate_window(&rhp->rdev, &stag, php->pdid, mhp->wr_waitp);
 652         if (ret)
 653                 goto free_skb;
 654         mhp->rhp = rhp;
 655         mhp->attr.pdid = php->pdid;
 656         mhp->attr.type = FW_RI_STAG_MW;
 657         mhp->attr.stag = stag;
 658         mmid = (stag) >> 8;
 659         mhp->ibmw.rkey = stag;
 660         if (insert_handle(rhp, &rhp->mmidr, mhp, mmid)) {
 661                 ret = -ENOMEM;
 662                 goto dealloc_win;
 663         }
 664         pr_debug("mmid 0x%x mhp %p stag 0x%x\n", mmid, mhp, stag);
 665         return &(mhp->ibmw);
 666
 667 dealloc_win:
 668         deallocate_window(&rhp->rdev, mhp->attr.stag, mhp->dereg_skb,
 669                           mhp->wr_waitp);
 670 free_skb:
 671         kfree_skb(mhp->dereg_skb);
 672 free_wr_wait:
 673         c4iw_put_wr_wait(mhp->wr_waitp);
 674 free_mhp:
 675         kfree(mhp);
 676         return ERR_PTR(ret);
 677 }
 678
 679 int c4iw_dealloc_mw(struct ib_mw *mw)
 680 {
 681         struct c4iw_dev *rhp;
 682         struct c4iw_mw *mhp;
 683         u32 mmid;
 684
 685         mhp = to_c4iw_mw(mw);
 686         rhp = mhp->rhp;
 687         mmid = (mw->rkey) >> 8;
 688         remove_handle(rhp, &rhp->mmidr, mmid);
 689         deallocate_window(&rhp->rdev, mhp->attr.stag, mhp->dereg_skb,
 690                           mhp->wr_waitp);
 691         kfree_skb(mhp->dereg_skb);
 692         c4iw_put_wr_wait(mhp->wr_waitp);
 693         kfree(mhp);
 694         pr_debug("ib_mw %p mmid 0x%x ptr %p\n", mw, mmid, mhp);
 695         return 0;
 696 }
 697
 698 struct ib_mr *c4iw_alloc_mr(struct ib_pd *pd,
 699                             enum ib_mr_type mr_type,
 700                             u32 max_num_sg)
 701 {
 702         struct c4iw_dev *rhp;
 703         struct c4iw_pd *php;
 704         struct c4iw_mr *mhp;
 705         u32 mmid;
 706         u32 stag = 0;
 707         int ret = 0;
 708         int length = roundup(max_num_sg * sizeof(u64), 32);
 709
 710         php = to_c4iw_pd(pd);
 711         rhp = php->rhp;
 712
 713         if (mr_type != IB_MR_TYPE_MEM_REG ||
 714             max_num_sg > t4_max_fr_depth(rhp->rdev.lldi.ulptx_memwrite_dsgl &&
 715                                          use_dsgl))
 716                 return ERR_PTR(-EINVAL);
 717
 718         mhp = kzalloc(sizeof(*mhp), GFP_KERNEL);
 719         if (!mhp) {
 720                 ret = -ENOMEM;
 721                 goto err;
 722         }
 723
 724         mhp->wr_waitp = c4iw_alloc_wr_wait(GFP_KERNEL);
 725         if (!mhp->wr_waitp) {
 726                 ret = -ENOMEM;
 727                 goto err_free_mhp;
 728         }
 729         c4iw_init_wr_wait(mhp->wr_waitp);
 730
 731         mhp->mpl = dma_alloc_coherent(&rhp->rdev.lldi.pdev->dev,
 732                                       length, &mhp->mpl_addr, GFP_KERNEL);
 733         if (!mhp->mpl) {
 734                 ret = -ENOMEM;
 735                 goto err_free_wr_wait;
 736         }
 737         mhp->max_mpl_len = length;
 738
 739         mhp->rhp = rhp;
 740         ret = alloc_pbl(mhp, max_num_sg);
 741         if (ret)
 742                 goto err_free_dma;
 743         mhp->attr.pbl_size = max_num_sg;
 744         ret = allocate_stag(&rhp->rdev, &stag, php->pdid,
 745                             mhp->attr.pbl_size, mhp->attr.pbl_addr,
 746                             mhp->wr_waitp);
 747         if (ret)
 748                 goto err_free_pbl;
 749         mhp->attr.pdid = php->pdid;
 750         mhp->attr.type = FW_RI_STAG_NSMR;
 751         mhp->attr.stag = stag;
 752         mhp->attr.state = 0;
 753         mmid = (stag) >> 8;
 754         mhp->ibmr.rkey = mhp->ibmr.lkey = stag;
 755         if (insert_handle(rhp, &rhp->mmidr, mhp, mmid)) {
 756                 ret = -ENOMEM;
 757                 goto err_dereg;
 758         }
 759
 760         pr_debug("mmid 0x%x mhp %p stag 0x%x\n", mmid, mhp, stag);
 761         return &(mhp->ibmr);
 762 err_dereg:
 763         dereg_mem(&rhp->rdev, stag, mhp->attr.pbl_size,
 764                   mhp->attr.pbl_addr, mhp->dereg_skb, mhp->wr_waitp);
 765 err_free_pbl:
 766         c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 767                               mhp->attr.pbl_size << 3);
 768 err_free_dma:
 769         dma_free_coherent(&mhp->rhp->rdev.lldi.pdev->dev,
 770                           mhp->max_mpl_len, mhp->mpl, mhp->mpl_addr);
 771 err_free_wr_wait:
 772         c4iw_put_wr_wait(mhp->wr_waitp);
 773 err_free_mhp:
 774         kfree(mhp);
 775 err:
 776         return ERR_PTR(ret);
 777 }
 778
 779 static int c4iw_set_page(struct ib_mr *ibmr, u64 addr)
 780 {
 781         struct c4iw_mr *mhp = to_c4iw_mr(ibmr);
 782
 783         if (unlikely(mhp->mpl_len == mhp->attr.pbl_size))
 784                 return -ENOMEM;
 785
 786         mhp->mpl[mhp->mpl_len++] = addr;
 787
 788         return 0;
 789 }
 790
 791 int c4iw_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
 792                    unsigned int *sg_offset)
 793 {
 794         struct c4iw_mr *mhp = to_c4iw_mr(ibmr);
 795
 796         mhp->mpl_len = 0;
 797
 798         return ib_sg_to_pages(ibmr, sg, sg_nents, sg_offset, c4iw_set_page);
 799 }
 800
 801 int c4iw_dereg_mr(struct ib_mr *ib_mr)
 802 {
 803         struct c4iw_dev *rhp;
 804         struct c4iw_mr *mhp;
 805         u32 mmid;
 806
 807         pr_debug("ib_mr %p\n", ib_mr);
 808
 809         mhp = to_c4iw_mr(ib_mr);
 810         rhp = mhp->rhp;
 811         mmid = mhp->attr.stag >> 8;
 812         remove_handle(rhp, &rhp->mmidr, mmid);
 813         if (mhp->mpl)
 814                 dma_free_coherent(&mhp->rhp->rdev.lldi.pdev->dev,
 815                                   mhp->max_mpl_len, mhp->mpl, mhp->mpl_addr);
 816         dereg_mem(&rhp->rdev, mhp->attr.stag, mhp->attr.pbl_size,
 817                   mhp->attr.pbl_addr, mhp->dereg_skb, mhp->wr_waitp);
 818         if (mhp->attr.pbl_size)
 819                 c4iw_pblpool_free(&mhp->rhp->rdev, mhp->attr.pbl_addr,
 820                                   mhp->attr.pbl_size << 3);
 821         if (mhp->kva)
 822                 kfree((void *) (unsigned long) mhp->kva);
 823         if (mhp->umem)
 824                 ib_umem_release(mhp->umem);
 825         pr_debug("mmid 0x%x ptr %p\n", mmid, mhp);
 826         c4iw_put_wr_wait(mhp->wr_waitp);
 827         kfree(mhp);
 828         return 0;
 829 }
 830
 831 void c4iw_invalidate_mr(struct c4iw_dev *rhp, u32 rkey)
 832 {
 833         struct c4iw_mr *mhp;
 834         unsigned long flags;
 835
 836         spin_lock_irqsave(&rhp->lock, flags);
 837         mhp = get_mhp(rhp, rkey >> 8);
 838         if (mhp)
 839                 mhp->attr.state = 0;
 840         spin_unlock_irqrestore(&rhp->lock, flags);
 841 }