drivers/iommu/intel_irq_remapping.c

   1 // SPDX-License-Identifier: GPL-2.0
   2
   3 #define pr_fmt(fmt)     "DMAR-IR: " fmt
   4
   5 #include <linux/interrupt.h>
   6 #include <linux/dmar.h>
   7 #include <linux/spinlock.h>
   8 #include <linux/slab.h>
   9 #include <linux/jiffies.h>
  10 #include <linux/hpet.h>
  11 #include <linux/pci.h>
  12 #include <linux/irq.h>
  13 #include <linux/intel-iommu.h>
  14 #include <linux/acpi.h>
  15 #include <linux/irqdomain.h>
  16 #include <linux/crash_dump.h>
  17 #include <asm/io_apic.h>
  18 #include <asm/smp.h>
  19 #include <asm/cpu.h>
  20 #include <asm/irq_remapping.h>
  21 #include <asm/pci-direct.h>
  22 #include <asm/msidef.h>
  23
  24 #include "irq_remapping.h"
  25
  26 enum irq_mode {
  27         IRQ_REMAPPING,
  28         IRQ_POSTING,
  29 };
  30
  31 struct ioapic_scope {
  32         struct intel_iommu *iommu;
  33         unsigned int id;
  34         unsigned int bus;       /* PCI bus number */
  35         unsigned int devfn;     /* PCI devfn number */
  36 };
  37
  38 struct hpet_scope {
  39         struct intel_iommu *iommu;
  40         u8 id;
  41         unsigned int bus;
  42         unsigned int devfn;
  43 };
  44
  45 struct irq_2_iommu {
  46         struct intel_iommu *iommu;
  47         u16 irte_index;
  48         u16 sub_handle;
  49         u8  irte_mask;
  50         enum irq_mode mode;
  51 };
  52
  53 struct intel_ir_data {
  54         struct irq_2_iommu                      irq_2_iommu;
  55         struct irte                             irte_entry;
  56         union {
  57                 struct msi_msg                  msi_entry;
  58         };
  59 };
  60
  61 #define IR_X2APIC_MODE(mode) (mode ? (1 << 11) : 0)
  62 #define IRTE_DEST(dest) ((eim_mode) ? dest : dest << 8)
  63
  64 static int __read_mostly eim_mode;
  65 static struct ioapic_scope ir_ioapic[MAX_IO_APICS];
  66 static struct hpet_scope ir_hpet[MAX_HPET_TBS];
  67
  68 /*
  69  * Lock ordering:
  70  * ->dmar_global_lock
  71  *      ->irq_2_ir_lock
  72  *              ->qi->q_lock
  73  *      ->iommu->register_lock
  74  * Note:
  75  * intel_irq_remap_ops.{supported,prepare,enable,disable,reenable} are called
  76  * in single-threaded environment with interrupt disabled, so no need to tabke
  77  * the dmar_global_lock.
  78  */
  79 static DEFINE_RAW_SPINLOCK(irq_2_ir_lock);
  80 static const struct irq_domain_ops intel_ir_domain_ops;
  81
  82 static void iommu_disable_irq_remapping(struct intel_iommu *iommu);
  83 static int __init parse_ioapics_under_ir(void);
  84
  85 static bool ir_pre_enabled(struct intel_iommu *iommu)
  86 {
  87         return (iommu->flags & VTD_FLAG_IRQ_REMAP_PRE_ENABLED);
  88 }
  89
  90 static void clear_ir_pre_enabled(struct intel_iommu *iommu)
  91 {
  92         iommu->flags &= ~VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
  93 }
  94
  95 static void init_ir_status(struct intel_iommu *iommu)
  96 {
  97         u32 gsts;
  98
  99         gsts = readl(iommu->reg + DMAR_GSTS_REG);
 100         if (gsts & DMA_GSTS_IRES)
 101                 iommu->flags |= VTD_FLAG_IRQ_REMAP_PRE_ENABLED;
 102 }
 103
 104 static int alloc_irte(struct intel_iommu *iommu, int irq,
 105                       struct irq_2_iommu *irq_iommu, u16 count)
 106 {
 107         struct ir_table *table = iommu->ir_table;
 108         unsigned int mask = 0;
 109         unsigned long flags;
 110         int index;
 111
 112         if (!count || !irq_iommu)
 113                 return -1;
 114
 115         if (count > 1) {
 116                 count = __roundup_pow_of_two(count);
 117                 mask = ilog2(count);
 118         }
 119
 120         if (mask > ecap_max_handle_mask(iommu->ecap)) {
 121                 pr_err("Requested mask %x exceeds the max invalidation handle"
 122                        " mask value %Lx\n", mask,
 123                        ecap_max_handle_mask(iommu->ecap));
 124                 return -1;
 125         }
 126
 127         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 128         index = bitmap_find_free_region(table->bitmap,
 129                                         INTR_REMAP_TABLE_ENTRIES, mask);
 130         if (index < 0) {
 131                 pr_warn("IR%d: can't allocate an IRTE\n", iommu->seq_id);
 132         } else {
 133                 irq_iommu->iommu = iommu;
 134                 irq_iommu->irte_index =  index;
 135                 irq_iommu->sub_handle = 0;
 136                 irq_iommu->irte_mask = mask;
 137                 irq_iommu->mode = IRQ_REMAPPING;
 138         }
 139         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 140
 141         return index;
 142 }
 143
 144 static int qi_flush_iec(struct intel_iommu *iommu, int index, int mask)
 145 {
 146         struct qi_desc desc;
 147
 148         desc.low = QI_IEC_IIDEX(index) | QI_IEC_TYPE | QI_IEC_IM(mask)
 149                    | QI_IEC_SELECTIVE;
 150         desc.high = 0;
 151
 152         return qi_submit_sync(&desc, iommu);
 153 }
 154
 155 static int modify_irte(struct irq_2_iommu *irq_iommu,
 156                        struct irte *irte_modified)
 157 {
 158         struct intel_iommu *iommu;
 159         unsigned long flags;
 160         struct irte *irte;
 161         int rc, index;
 162
 163         if (!irq_iommu)
 164                 return -1;
 165
 166         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
 167
 168         iommu = irq_iommu->iommu;
 169
 170         index = irq_iommu->irte_index + irq_iommu->sub_handle;
 171         irte = &iommu->ir_table->base[index];
 172
 173 #if defined(CONFIG_HAVE_CMPXCHG_DOUBLE)
 174         if ((irte->pst == 1) || (irte_modified->pst == 1)) {
 175                 bool ret;
 176
 177                 ret = cmpxchg_double(&irte->low, &irte->high,
 178                                      irte->low, irte->high,
 179                                      irte_modified->low, irte_modified->high);
 180                 /*
 181                  * We use cmpxchg16 to atomically update the 128-bit IRTE,
 182                  * and it cannot be updated by the hardware or other processors
 183                  * behind us, so the return value of cmpxchg16 should be the
 184                  * same as the old value.
 185                  */
 186                 WARN_ON(!ret);
 187         } else
 188 #endif
 189         {
 190                 set_64bit(&irte->low, irte_modified->low);
 191                 set_64bit(&irte->high, irte_modified->high);
 192         }
 193         __iommu_flush_cache(iommu, irte, sizeof(*irte));
 194
 195         rc = qi_flush_iec(iommu, index, 0);
 196
 197         /* Update iommu mode according to the IRTE mode */
 198         irq_iommu->mode = irte->pst ? IRQ_POSTING : IRQ_REMAPPING;
 199         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
 200
 201         return rc;
 202 }
 203
 204 static struct intel_iommu *map_hpet_to_ir(u8 hpet_id)
 205 {
 206         int i;
 207
 208         for (i = 0; i < MAX_HPET_TBS; i++)
 209                 if (ir_hpet[i].id == hpet_id && ir_hpet[i].iommu)
 210                         return ir_hpet[i].iommu;
 211         return NULL;
 212 }
 213
 214 static struct intel_iommu *map_ioapic_to_ir(int apic)
 215 {
 216         int i;
 217
 218         for (i = 0; i < MAX_IO_APICS; i++)
 219                 if (ir_ioapic[i].id == apic && ir_ioapic[i].iommu)
 220                         return ir_ioapic[i].iommu;
 221         return NULL;
 222 }
 223
 224 static struct intel_iommu *map_dev_to_ir(struct pci_dev *dev)
 225 {
 226         struct dmar_drhd_unit *drhd;
 227
 228         drhd = dmar_find_matched_drhd_unit(dev);
 229         if (!drhd)
 230                 return NULL;
 231
 232         return drhd->iommu;
 233 }
 234
 235 static int clear_entries(struct irq_2_iommu *irq_iommu)
 236 {
 237         struct irte *start, *entry, *end;
 238         struct intel_iommu *iommu;
 239         int index;
 240
 241         if (irq_iommu->sub_handle)
 242                 return 0;
 243
 244         iommu = irq_iommu->iommu;
 245         index = irq_iommu->irte_index;
 246
 247         start = iommu->ir_table->base + index;
 248         end = start + (1 << irq_iommu->irte_mask);
 249
 250         for (entry = start; entry < end; entry++) {
 251                 set_64bit(&entry->low, 0);
 252                 set_64bit(&entry->high, 0);
 253         }
 254         bitmap_release_region(iommu->ir_table->bitmap, index,
 255                               irq_iommu->irte_mask);
 256
 257         return qi_flush_iec(iommu, index, irq_iommu->irte_mask);
 258 }
 259
 260 /*
 261  * source validation type
 262  */
 263 #define SVT_NO_VERIFY           0x0  /* no verification is required */
 264 #define SVT_VERIFY_SID_SQ       0x1  /* verify using SID and SQ fields */
 265 #define SVT_VERIFY_BUS          0x2  /* verify bus of request-id */
 266
 267 /*
 268  * source-id qualifier
 269  */
 270 #define SQ_ALL_16       0x0  /* verify all 16 bits of request-id */
 271 #define SQ_13_IGNORE_1  0x1  /* verify most significant 13 bits, ignore
 272                               * the third least significant bit
 273                               */
 274 #define SQ_13_IGNORE_2  0x2  /* verify most significant 13 bits, ignore
 275                               * the second and third least significant bits
 276                               */
 277 #define SQ_13_IGNORE_3  0x3  /* verify most significant 13 bits, ignore
 278                               * the least three significant bits
 279                               */
 280
 281 /*
 282  * set SVT, SQ and SID fields of irte to verify
 283  * source ids of interrupt requests
 284  */
 285 static void set_irte_sid(struct irte *irte, unsigned int svt,
 286                          unsigned int sq, unsigned int sid)
 287 {
 288         if (disable_sourceid_checking)
 289                 svt = SVT_NO_VERIFY;
 290         irte->svt = svt;
 291         irte->sq = sq;
 292         irte->sid = sid;
 293 }
 294
 295 static int set_ioapic_sid(struct irte *irte, int apic)
 296 {
 297         int i;
 298         u16 sid = 0;
 299
 300         if (!irte)
 301                 return -1;
 302
 303         down_read(&dmar_global_lock);
 304         for (i = 0; i < MAX_IO_APICS; i++) {
 305                 if (ir_ioapic[i].iommu && ir_ioapic[i].id == apic) {
 306                         sid = (ir_ioapic[i].bus << 8) | ir_ioapic[i].devfn;
 307                         break;
 308                 }
 309         }
 310         up_read(&dmar_global_lock);
 311
 312         if (sid == 0) {
 313                 pr_warn("Failed to set source-id of IOAPIC (%d)\n", apic);
 314                 return -1;
 315         }
 316
 317         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, sid);
 318
 319         return 0;
 320 }
 321
 322 static int set_hpet_sid(struct irte *irte, u8 id)
 323 {
 324         int i;
 325         u16 sid = 0;
 326
 327         if (!irte)
 328                 return -1;
 329
 330         down_read(&dmar_global_lock);
 331         for (i = 0; i < MAX_HPET_TBS; i++) {
 332                 if (ir_hpet[i].iommu && ir_hpet[i].id == id) {
 333                         sid = (ir_hpet[i].bus << 8) | ir_hpet[i].devfn;
 334                         break;
 335                 }
 336         }
 337         up_read(&dmar_global_lock);
 338
 339         if (sid == 0) {
 340                 pr_warn("Failed to set source-id of HPET block (%d)\n", id);
 341                 return -1;
 342         }
 343
 344         /*
 345          * Should really use SQ_ALL_16. Some platforms are broken.
 346          * While we figure out the right quirks for these broken platforms, use
 347          * SQ_13_IGNORE_3 for now.
 348          */
 349         set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_13_IGNORE_3, sid);
 350
 351         return 0;
 352 }
 353
 354 struct set_msi_sid_data {
 355         struct pci_dev *pdev;
 356         u16 alias;
 357 };
 358
 359 static int set_msi_sid_cb(struct pci_dev *pdev, u16 alias, void *opaque)
 360 {
 361         struct set_msi_sid_data *data = opaque;
 362
 363         data->pdev = pdev;
 364         data->alias = alias;
 365
 366         return 0;
 367 }
 368
 369 static int set_msi_sid(struct irte *irte, struct pci_dev *dev)
 370 {
 371         struct set_msi_sid_data data;
 372
 373         if (!irte || !dev)
 374                 return -1;
 375
 376         pci_for_each_dma_alias(dev, set_msi_sid_cb, &data);
 377
 378         /*
 379          * DMA alias provides us with a PCI device and alias.  The only case
 380          * where the it will return an alias on a different bus than the
 381          * device is the case of a PCIe-to-PCI bridge, where the alias is for
 382          * the subordinate bus.  In this case we can only verify the bus.
 383          *
 384          * If the alias device is on a different bus than our source device
 385          * then we have a topology based alias, use it.
 386          *
 387          * Otherwise, the alias is for a device DMA quirk and we cannot
 388          * assume that MSI uses the same requester ID.  Therefore use the
 389          * original device.
 390          */
 391         if (PCI_BUS_NUM(data.alias) != data.pdev->bus->number)
 392                 set_irte_sid(irte, SVT_VERIFY_BUS, SQ_ALL_16,
 393                              PCI_DEVID(PCI_BUS_NUM(data.alias),
 394                                        dev->bus->number));
 395         else if (data.pdev->bus->number != dev->bus->number)
 396                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16, data.alias);
 397         else
 398                 set_irte_sid(irte, SVT_VERIFY_SID_SQ, SQ_ALL_16,
 399                              PCI_DEVID(dev->bus->number, dev->devfn));
 400
 401         return 0;
 402 }
 403
 404 static int iommu_load_old_irte(struct intel_iommu *iommu)
 405 {
 406         struct irte *old_ir_table;
 407         phys_addr_t irt_phys;
 408         unsigned int i;
 409         size_t size;
 410         u64 irta;
 411
 412         /* Check whether the old ir-table has the same size as ours */
 413         irta = dmar_readq(iommu->reg + DMAR_IRTA_REG);
 414         if ((irta & INTR_REMAP_TABLE_REG_SIZE_MASK)
 415              != INTR_REMAP_TABLE_REG_SIZE)
 416                 return -EINVAL;
 417
 418         irt_phys = irta & VTD_PAGE_MASK;
 419         size     = INTR_REMAP_TABLE_ENTRIES*sizeof(struct irte);
 420
 421         /* Map the old IR table */
 422         old_ir_table = memremap(irt_phys, size, MEMREMAP_WB);
 423         if (!old_ir_table)
 424                 return -ENOMEM;
 425
 426         /* Copy data over */
 427         memcpy(iommu->ir_table->base, old_ir_table, size);
 428
 429         __iommu_flush_cache(iommu, iommu->ir_table->base, size);
 430
 431         /*
 432          * Now check the table for used entries and mark those as
 433          * allocated in the bitmap
 434          */
 435         for (i = 0; i < INTR_REMAP_TABLE_ENTRIES; i++) {
 436                 if (iommu->ir_table->base[i].present)
 437                         bitmap_set(iommu->ir_table->bitmap, i, 1);
 438         }
 439
 440         memunmap(old_ir_table);
 441
 442         return 0;
 443 }
 444
 445
 446 static void iommu_set_irq_remapping(struct intel_iommu *iommu, int mode)
 447 {
 448         unsigned long flags;
 449         u64 addr;
 450         u32 sts;
 451
 452         addr = virt_to_phys((void *)iommu->ir_table->base);
 453
 454         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 455
 456         dmar_writeq(iommu->reg + DMAR_IRTA_REG,
 457                     (addr) | IR_X2APIC_MODE(mode) | INTR_REMAP_TABLE_REG_SIZE);
 458
 459         /* Set interrupt-remapping table pointer */
 460         writel(iommu->gcmd | DMA_GCMD_SIRTP, iommu->reg + DMAR_GCMD_REG);
 461
 462         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 463                       readl, (sts & DMA_GSTS_IRTPS), sts);
 464         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 465
 466         /*
 467          * Global invalidation of interrupt entry cache to make sure the
 468          * hardware uses the new irq remapping table.
 469          */
 470         qi_global_iec(iommu);
 471 }
 472
 473 static void iommu_enable_irq_remapping(struct intel_iommu *iommu)
 474 {
 475         unsigned long flags;
 476         u32 sts;
 477
 478         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 479
 480         /* Enable interrupt-remapping */
 481         iommu->gcmd |= DMA_GCMD_IRE;
 482         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 483         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 484                       readl, (sts & DMA_GSTS_IRES), sts);
 485
 486         /* Block compatibility-format MSIs */
 487         if (sts & DMA_GSTS_CFIS) {
 488                 iommu->gcmd &= ~DMA_GCMD_CFI;
 489                 writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 490                 IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 491                               readl, !(sts & DMA_GSTS_CFIS), sts);
 492         }
 493
 494         /*
 495          * With CFI clear in the Global Command register, we should be
 496          * protected from dangerous (i.e. compatibility) interrupts
 497          * regardless of x2apic status.  Check just to be sure.
 498          */
 499         if (sts & DMA_GSTS_CFIS)
 500                 WARN(1, KERN_WARNING
 501                         "Compatibility-format IRQs enabled despite intr remapping;\n"
 502                         "you are vulnerable to IRQ injection.\n");
 503
 504         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 505 }
 506
 507 static int intel_setup_irq_remapping(struct intel_iommu *iommu)
 508 {
 509         struct ir_table *ir_table;
 510         struct fwnode_handle *fn;
 511         unsigned long *bitmap;
 512         struct page *pages;
 513
 514         if (iommu->ir_table)
 515                 return 0;
 516
 517         ir_table = kzalloc(sizeof(struct ir_table), GFP_KERNEL);
 518         if (!ir_table)
 519                 return -ENOMEM;
 520
 521         pages = alloc_pages_node(iommu->node, GFP_KERNEL | __GFP_ZERO,
 522                                  INTR_REMAP_PAGE_ORDER);
 523         if (!pages) {
 524                 pr_err("IR%d: failed to allocate pages of order %d\n",
 525                        iommu->seq_id, INTR_REMAP_PAGE_ORDER);
 526                 goto out_free_table;
 527         }
 528
 529         bitmap = kcalloc(BITS_TO_LONGS(INTR_REMAP_TABLE_ENTRIES),
 530                          sizeof(long), GFP_ATOMIC);
 531         if (bitmap == NULL) {
 532                 pr_err("IR%d: failed to allocate bitmap\n", iommu->seq_id);
 533                 goto out_free_pages;
 534         }
 535
 536         fn = irq_domain_alloc_named_id_fwnode("INTEL-IR", iommu->seq_id);
 537         if (!fn)
 538                 goto out_free_bitmap;
 539
 540         iommu->ir_domain =
 541                 irq_domain_create_hierarchy(arch_get_ir_parent_domain(),
 542                                             0, INTR_REMAP_TABLE_ENTRIES,
 543                                             fn, &intel_ir_domain_ops,
 544                                             iommu);
 545         if (!iommu->ir_domain) {
 546                 pr_err("IR%d: failed to allocate irqdomain\n", iommu->seq_id);
 547                 goto out_free_fwnode;
 548         }
 549         iommu->ir_msi_domain =
 550                 arch_create_remap_msi_irq_domain(iommu->ir_domain,
 551                                                  "INTEL-IR-MSI",
 552                                                  iommu->seq_id);
 553
 554         ir_table->base = page_address(pages);
 555         ir_table->bitmap = bitmap;
 556         iommu->ir_table = ir_table;
 557
 558         /*
 559          * If the queued invalidation is already initialized,
 560          * shouldn't disable it.
 561          */
 562         if (!iommu->qi) {
 563                 /*
 564                  * Clear previous faults.
 565                  */
 566                 dmar_fault(-1, iommu);
 567                 dmar_disable_qi(iommu);
 568
 569                 if (dmar_enable_qi(iommu)) {
 570                         pr_err("Failed to enable queued invalidation\n");
 571                         goto out_free_ir_domain;
 572                 }
 573         }
 574
 575         init_ir_status(iommu);
 576
 577         if (ir_pre_enabled(iommu)) {
 578                 if (!is_kdump_kernel()) {
 579                         pr_warn("IRQ remapping was enabled on %s but we are not in kdump mode\n",
 580                                 iommu->name);
 581                         clear_ir_pre_enabled(iommu);
 582                         iommu_disable_irq_remapping(iommu);
 583                 } else if (iommu_load_old_irte(iommu))
 584                         pr_err("Failed to copy IR table for %s from previous kernel\n",
 585                                iommu->name);
 586                 else
 587                         pr_info("Copied IR table for %s from previous kernel\n",
 588                                 iommu->name);
 589         }
 590
 591         iommu_set_irq_remapping(iommu, eim_mode);
 592
 593         return 0;
 594
 595 out_free_ir_domain:
 596         if (iommu->ir_msi_domain)
 597                 irq_domain_remove(iommu->ir_msi_domain);
 598         iommu->ir_msi_domain = NULL;
 599         irq_domain_remove(iommu->ir_domain);
 600         iommu->ir_domain = NULL;
 601 out_free_fwnode:
 602         irq_domain_free_fwnode(fn);
 603 out_free_bitmap:
 604         kfree(bitmap);
 605 out_free_pages:
 606         __free_pages(pages, INTR_REMAP_PAGE_ORDER);
 607 out_free_table:
 608         kfree(ir_table);
 609
 610         iommu->ir_table  = NULL;
 611
 612         return -ENOMEM;
 613 }
 614
 615 static void intel_teardown_irq_remapping(struct intel_iommu *iommu)
 616 {
 617         struct fwnode_handle *fn;
 618
 619         if (iommu && iommu->ir_table) {
 620                 if (iommu->ir_msi_domain) {
 621                         fn = iommu->ir_msi_domain->fwnode;
 622
 623                         irq_domain_remove(iommu->ir_msi_domain);
 624                         irq_domain_free_fwnode(fn);
 625                         iommu->ir_msi_domain = NULL;
 626                 }
 627                 if (iommu->ir_domain) {
 628                         fn = iommu->ir_domain->fwnode;
 629
 630                         irq_domain_remove(iommu->ir_domain);
 631                         irq_domain_free_fwnode(fn);
 632                         iommu->ir_domain = NULL;
 633                 }
 634                 free_pages((unsigned long)iommu->ir_table->base,
 635                            INTR_REMAP_PAGE_ORDER);
 636                 kfree(iommu->ir_table->bitmap);
 637                 kfree(iommu->ir_table);
 638                 iommu->ir_table = NULL;
 639         }
 640 }
 641
 642 /*
 643  * Disable Interrupt Remapping.
 644  */
 645 static void iommu_disable_irq_remapping(struct intel_iommu *iommu)
 646 {
 647         unsigned long flags;
 648         u32 sts;
 649
 650         if (!ecap_ir_support(iommu->ecap))
 651                 return;
 652
 653         /*
 654          * global invalidation of interrupt entry cache before disabling
 655          * interrupt-remapping.
 656          */
 657         qi_global_iec(iommu);
 658
 659         raw_spin_lock_irqsave(&iommu->register_lock, flags);
 660
 661         sts = readl(iommu->reg + DMAR_GSTS_REG);
 662         if (!(sts & DMA_GSTS_IRES))
 663                 goto end;
 664
 665         iommu->gcmd &= ~DMA_GCMD_IRE;
 666         writel(iommu->gcmd, iommu->reg + DMAR_GCMD_REG);
 667
 668         IOMMU_WAIT_OP(iommu, DMAR_GSTS_REG,
 669                       readl, !(sts & DMA_GSTS_IRES), sts);
 670
 671 end:
 672         raw_spin_unlock_irqrestore(&iommu->register_lock, flags);
 673 }
 674
 675 static int __init dmar_x2apic_optout(void)
 676 {
 677         struct acpi_table_dmar *dmar;
 678         dmar = (struct acpi_table_dmar *)dmar_tbl;
 679         if (!dmar || no_x2apic_optout)
 680                 return 0;
 681         return dmar->flags & DMAR_X2APIC_OPT_OUT;
 682 }
 683
 684 static void __init intel_cleanup_irq_remapping(void)
 685 {
 686         struct dmar_drhd_unit *drhd;
 687         struct intel_iommu *iommu;
 688
 689         for_each_iommu(iommu, drhd) {
 690                 if (ecap_ir_support(iommu->ecap)) {
 691                         iommu_disable_irq_remapping(iommu);
 692                         intel_teardown_irq_remapping(iommu);
 693                 }
 694         }
 695
 696         if (x2apic_supported())
 697                 pr_warn("Failed to enable irq remapping. You are vulnerable to irq-injection attacks.\n");
 698 }
 699
 700 static int __init intel_prepare_irq_remapping(void)
 701 {
 702         struct dmar_drhd_unit *drhd;
 703         struct intel_iommu *iommu;
 704         int eim = 0;
 705
 706         if (irq_remap_broken) {
 707                 pr_warn("This system BIOS has enabled interrupt remapping\n"
 708                         "on a chipset that contains an erratum making that\n"
 709                         "feature unstable.  To maintain system stability\n"
 710                         "interrupt remapping is being disabled.  Please\n"
 711                         "contact your BIOS vendor for an update\n");
 712                 add_taint(TAINT_FIRMWARE_WORKAROUND, LOCKDEP_STILL_OK);
 713                 return -ENODEV;
 714         }
 715
 716         if (dmar_table_init() < 0)
 717                 return -ENODEV;
 718
 719         if (!dmar_ir_support())
 720                 return -ENODEV;
 721
 722         if (parse_ioapics_under_ir()) {
 723                 pr_info("Not enabling interrupt remapping\n");
 724                 goto error;
 725         }
 726
 727         /* First make sure all IOMMUs support IRQ remapping */
 728         for_each_iommu(iommu, drhd)
 729                 if (!ecap_ir_support(iommu->ecap))
 730                         goto error;
 731
 732         /* Detect remapping mode: lapic or x2apic */
 733         if (x2apic_supported()) {
 734                 eim = !dmar_x2apic_optout();
 735                 if (!eim) {
 736                         pr_info("x2apic is disabled because BIOS sets x2apic opt out bit.");
 737                         pr_info("Use 'intremap=no_x2apic_optout' to override the BIOS setting.\n");
 738                 }
 739         }
 740
 741         for_each_iommu(iommu, drhd) {
 742                 if (eim && !ecap_eim_support(iommu->ecap)) {
 743                         pr_info("%s does not support EIM\n", iommu->name);
 744                         eim = 0;
 745                 }
 746         }
 747
 748         eim_mode = eim;
 749         if (eim)
 750                 pr_info("Queued invalidation will be enabled to support x2apic and Intr-remapping.\n");
 751
 752         /* Do the initializations early */
 753         for_each_iommu(iommu, drhd) {
 754                 if (intel_setup_irq_remapping(iommu)) {
 755                         pr_err("Failed to setup irq remapping for %s\n",
 756                                iommu->name);
 757                         goto error;
 758                 }
 759         }
 760
 761         return 0;
 762
 763 error:
 764         intel_cleanup_irq_remapping();
 765         return -ENODEV;
 766 }
 767
 768 /*
 769  * Set Posted-Interrupts capability.
 770  */
 771 static inline void set_irq_posting_cap(void)
 772 {
 773         struct dmar_drhd_unit *drhd;
 774         struct intel_iommu *iommu;
 775
 776         if (!disable_irq_post) {
 777                 /*
 778                  * If IRTE is in posted format, the 'pda' field goes across the
 779                  * 64-bit boundary, we need use cmpxchg16b to atomically update
 780                  * it. We only expose posted-interrupt when X86_FEATURE_CX16
 781                  * is supported. Actually, hardware platforms supporting PI
 782                  * should have X86_FEATURE_CX16 support, this has been confirmed
 783                  * with Intel hardware guys.
 784                  */
 785                 if (boot_cpu_has(X86_FEATURE_CX16))
 786                         intel_irq_remap_ops.capability |= 1 << IRQ_POSTING_CAP;
 787
 788                 for_each_iommu(iommu, drhd)
 789                         if (!cap_pi_support(iommu->cap)) {
 790                                 intel_irq_remap_ops.capability &=
 791                                                 ~(1 << IRQ_POSTING_CAP);
 792                                 break;
 793                         }
 794         }
 795 }
 796
 797 static int __init intel_enable_irq_remapping(void)
 798 {
 799         struct dmar_drhd_unit *drhd;
 800         struct intel_iommu *iommu;
 801         bool setup = false;
 802
 803         /*
 804          * Setup Interrupt-remapping for all the DRHD's now.
 805          */
 806         for_each_iommu(iommu, drhd) {
 807                 if (!ir_pre_enabled(iommu))
 808                         iommu_enable_irq_remapping(iommu);
 809                 setup = true;
 810         }
 811
 812         if (!setup)
 813                 goto error;
 814
 815         irq_remapping_enabled = 1;
 816
 817         set_irq_posting_cap();
 818
 819         pr_info("Enabled IRQ remapping in %s mode\n", eim_mode ? "x2apic" : "xapic");
 820
 821         return eim_mode ? IRQ_REMAP_X2APIC_MODE : IRQ_REMAP_XAPIC_MODE;
 822
 823 error:
 824         intel_cleanup_irq_remapping();
 825         return -1;
 826 }
 827
 828 static int ir_parse_one_hpet_scope(struct acpi_dmar_device_scope *scope,
 829                                    struct intel_iommu *iommu,
 830                                    struct acpi_dmar_hardware_unit *drhd)
 831 {
 832         struct acpi_dmar_pci_path *path;
 833         u8 bus;
 834         int count, free = -1;
 835
 836         bus = scope->bus;
 837         path = (struct acpi_dmar_pci_path *)(scope + 1);
 838         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 839                 / sizeof(struct acpi_dmar_pci_path);
 840
 841         while (--count > 0) {
 842                 /*
 843                  * Access PCI directly due to the PCI
 844                  * subsystem isn't initialized yet.
 845                  */
 846                 bus = read_pci_config_byte(bus, path->device, path->function,
 847                                            PCI_SECONDARY_BUS);
 848                 path++;
 849         }
 850
 851         for (count = 0; count < MAX_HPET_TBS; count++) {
 852                 if (ir_hpet[count].iommu == iommu &&
 853                     ir_hpet[count].id == scope->enumeration_id)
 854                         return 0;
 855                 else if (ir_hpet[count].iommu == NULL && free == -1)
 856                         free = count;
 857         }
 858         if (free == -1) {
 859                 pr_warn("Exceeded Max HPET blocks\n");
 860                 return -ENOSPC;
 861         }
 862
 863         ir_hpet[free].iommu = iommu;
 864         ir_hpet[free].id    = scope->enumeration_id;
 865         ir_hpet[free].bus   = bus;
 866         ir_hpet[free].devfn = PCI_DEVFN(path->device, path->function);
 867         pr_info("HPET id %d under DRHD base 0x%Lx\n",
 868                 scope->enumeration_id, drhd->address);
 869
 870         return 0;
 871 }
 872
 873 static int ir_parse_one_ioapic_scope(struct acpi_dmar_device_scope *scope,
 874                                      struct intel_iommu *iommu,
 875                                      struct acpi_dmar_hardware_unit *drhd)
 876 {
 877         struct acpi_dmar_pci_path *path;
 878         u8 bus;
 879         int count, free = -1;
 880
 881         bus = scope->bus;
 882         path = (struct acpi_dmar_pci_path *)(scope + 1);
 883         count = (scope->length - sizeof(struct acpi_dmar_device_scope))
 884                 / sizeof(struct acpi_dmar_pci_path);
 885
 886         while (--count > 0) {
 887                 /*
 888                  * Access PCI directly due to the PCI
 889                  * subsystem isn't initialized yet.
 890                  */
 891                 bus = read_pci_config_byte(bus, path->device, path->function,
 892                                            PCI_SECONDARY_BUS);
 893                 path++;
 894         }
 895
 896         for (count = 0; count < MAX_IO_APICS; count++) {
 897                 if (ir_ioapic[count].iommu == iommu &&
 898                     ir_ioapic[count].id == scope->enumeration_id)
 899                         return 0;
 900                 else if (ir_ioapic[count].iommu == NULL && free == -1)
 901                         free = count;
 902         }
 903         if (free == -1) {
 904                 pr_warn("Exceeded Max IO APICS\n");
 905                 return -ENOSPC;
 906         }
 907
 908         ir_ioapic[free].bus   = bus;
 909         ir_ioapic[free].devfn = PCI_DEVFN(path->device, path->function);
 910         ir_ioapic[free].iommu = iommu;
 911         ir_ioapic[free].id    = scope->enumeration_id;
 912         pr_info("IOAPIC id %d under DRHD base  0x%Lx IOMMU %d\n",
 913                 scope->enumeration_id, drhd->address, iommu->seq_id);
 914
 915         return 0;
 916 }
 917
 918 static int ir_parse_ioapic_hpet_scope(struct acpi_dmar_header *header,
 919                                       struct intel_iommu *iommu)
 920 {
 921         int ret = 0;
 922         struct acpi_dmar_hardware_unit *drhd;
 923         struct acpi_dmar_device_scope *scope;
 924         void *start, *end;
 925
 926         drhd = (struct acpi_dmar_hardware_unit *)header;
 927         start = (void *)(drhd + 1);
 928         end = ((void *)drhd) + header->length;
 929
 930         while (start < end && ret == 0) {
 931                 scope = start;
 932                 if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_IOAPIC)
 933                         ret = ir_parse_one_ioapic_scope(scope, iommu, drhd);
 934                 else if (scope->entry_type == ACPI_DMAR_SCOPE_TYPE_HPET)
 935                         ret = ir_parse_one_hpet_scope(scope, iommu, drhd);
 936                 start += scope->length;
 937         }
 938
 939         return ret;
 940 }
 941
 942 static void ir_remove_ioapic_hpet_scope(struct intel_iommu *iommu)
 943 {
 944         int i;
 945
 946         for (i = 0; i < MAX_HPET_TBS; i++)
 947                 if (ir_hpet[i].iommu == iommu)
 948                         ir_hpet[i].iommu = NULL;
 949
 950         for (i = 0; i < MAX_IO_APICS; i++)
 951                 if (ir_ioapic[i].iommu == iommu)
 952                         ir_ioapic[i].iommu = NULL;
 953 }
 954
 955 /*
 956  * Finds the assocaition between IOAPIC's and its Interrupt-remapping
 957  * hardware unit.
 958  */
 959 static int __init parse_ioapics_under_ir(void)
 960 {
 961         struct dmar_drhd_unit *drhd;
 962         struct intel_iommu *iommu;
 963         bool ir_supported = false;
 964         int ioapic_idx;
 965
 966         for_each_iommu(iommu, drhd) {
 967                 int ret;
 968
 969                 if (!ecap_ir_support(iommu->ecap))
 970                         continue;
 971
 972                 ret = ir_parse_ioapic_hpet_scope(drhd->hdr, iommu);
 973                 if (ret)
 974                         return ret;
 975
 976                 ir_supported = true;
 977         }
 978
 979         if (!ir_supported)
 980                 return -ENODEV;
 981
 982         for (ioapic_idx = 0; ioapic_idx < nr_ioapics; ioapic_idx++) {
 983                 int ioapic_id = mpc_ioapic_id(ioapic_idx);
 984                 if (!map_ioapic_to_ir(ioapic_id)) {
 985                         pr_err(FW_BUG "ioapic %d has no mapping iommu, "
 986                                "interrupt remapping will be disabled\n",
 987                                ioapic_id);
 988                         return -1;
 989                 }
 990         }
 991
 992         return 0;
 993 }
 994
 995 static int __init ir_dev_scope_init(void)
 996 {
 997         int ret;
 998
 999         if (!irq_remapping_enabled)
1000                 return 0;
1001
1002         down_write(&dmar_global_lock);
1003         ret = dmar_dev_scope_init();
1004         up_write(&dmar_global_lock);
1005
1006         return ret;
1007 }
1008 rootfs_initcall(ir_dev_scope_init);
1009
1010 static void disable_irq_remapping(void)
1011 {
1012         struct dmar_drhd_unit *drhd;
1013         struct intel_iommu *iommu = NULL;
1014
1015         /*
1016          * Disable Interrupt-remapping for all the DRHD's now.
1017          */
1018         for_each_iommu(iommu, drhd) {
1019                 if (!ecap_ir_support(iommu->ecap))
1020                         continue;
1021
1022                 iommu_disable_irq_remapping(iommu);
1023         }
1024
1025         /*
1026          * Clear Posted-Interrupts capability.
1027          */
1028         if (!disable_irq_post)
1029                 intel_irq_remap_ops.capability &= ~(1 << IRQ_POSTING_CAP);
1030 }
1031
1032 static int reenable_irq_remapping(int eim)
1033 {
1034         struct dmar_drhd_unit *drhd;
1035         bool setup = false;
1036         struct intel_iommu *iommu = NULL;
1037
1038         for_each_iommu(iommu, drhd)
1039                 if (iommu->qi)
1040                         dmar_reenable_qi(iommu);
1041
1042         /*
1043          * Setup Interrupt-remapping for all the DRHD's now.
1044          */
1045         for_each_iommu(iommu, drhd) {
1046                 if (!ecap_ir_support(iommu->ecap))
1047                         continue;
1048
1049                 /* Set up interrupt remapping for iommu.*/
1050                 iommu_set_irq_remapping(iommu, eim);
1051                 iommu_enable_irq_remapping(iommu);
1052                 setup = true;
1053         }
1054
1055         if (!setup)
1056                 goto error;
1057
1058         set_irq_posting_cap();
1059
1060         return 0;
1061
1062 error:
1063         /*
1064          * handle error condition gracefully here!
1065          */
1066         return -1;
1067 }
1068
1069 static void prepare_irte(struct irte *irte, int vector, unsigned int dest)
1070 {
1071         memset(irte, 0, sizeof(*irte));
1072
1073         irte->present = 1;
1074         irte->dst_mode = apic->irq_dest_mode;
1075         /*
1076          * Trigger mode in the IRTE will always be edge, and for IO-APIC, the
1077          * actual level or edge trigger will be setup in the IO-APIC
1078          * RTE. This will help simplify level triggered irq migration.
1079          * For more details, see the comments (in io_apic.c) explainig IO-APIC
1080          * irq migration in the presence of interrupt-remapping.
1081         */
1082         irte->trigger_mode = 0;
1083         irte->dlvry_mode = apic->irq_delivery_mode;
1084         irte->vector = vector;
1085         irte->dest_id = IRTE_DEST(dest);
1086         irte->redir_hint = 1;
1087 }
1088
1089 static struct irq_domain *intel_get_ir_irq_domain(struct irq_alloc_info *info)
1090 {
1091         struct intel_iommu *iommu = NULL;
1092
1093         if (!info)
1094                 return NULL;
1095
1096         switch (info->type) {
1097         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1098                 iommu = map_ioapic_to_ir(info->ioapic_id);
1099                 break;
1100         case X86_IRQ_ALLOC_TYPE_HPET:
1101                 iommu = map_hpet_to_ir(info->hpet_id);
1102                 break;
1103         case X86_IRQ_ALLOC_TYPE_MSI:
1104         case X86_IRQ_ALLOC_TYPE_MSIX:
1105                 iommu = map_dev_to_ir(info->msi_dev);
1106                 break;
1107         default:
1108                 BUG_ON(1);
1109                 break;
1110         }
1111
1112         return iommu ? iommu->ir_domain : NULL;
1113 }
1114
1115 static struct irq_domain *intel_get_irq_domain(struct irq_alloc_info *info)
1116 {
1117         struct intel_iommu *iommu;
1118
1119         if (!info)
1120                 return NULL;
1121
1122         switch (info->type) {
1123         case X86_IRQ_ALLOC_TYPE_MSI:
1124         case X86_IRQ_ALLOC_TYPE_MSIX:
1125                 iommu = map_dev_to_ir(info->msi_dev);
1126                 if (iommu)
1127                         return iommu->ir_msi_domain;
1128                 break;
1129         default:
1130                 break;
1131         }
1132
1133         return NULL;
1134 }
1135
1136 struct irq_remap_ops intel_irq_remap_ops = {
1137         .prepare                = intel_prepare_irq_remapping,
1138         .enable                 = intel_enable_irq_remapping,
1139         .disable                = disable_irq_remapping,
1140         .reenable               = reenable_irq_remapping,
1141         .enable_faulting        = enable_drhd_fault_handling,
1142         .get_ir_irq_domain      = intel_get_ir_irq_domain,
1143         .get_irq_domain         = intel_get_irq_domain,
1144 };
1145
1146 /*
1147  * Migrate the IO-APIC irq in the presence of intr-remapping.
1148  *
1149  * For both level and edge triggered, irq migration is a simple atomic
1150  * update(of vector and cpu destination) of IRTE and flush the hardware cache.
1151  *
1152  * For level triggered, we eliminate the io-apic RTE modification (with the
1153  * updated vector information), by using a virtual vector (io-apic pin number).
1154  * Real vector that is used for interrupting cpu will be coming from
1155  * the interrupt-remapping table entry.
1156  *
1157  * As the migration is a simple atomic update of IRTE, the same mechanism
1158  * is used to migrate MSI irq's in the presence of interrupt-remapping.
1159  */
1160 static int
1161 intel_ir_set_affinity(struct irq_data *data, const struct cpumask *mask,
1162                       bool force)
1163 {
1164         struct intel_ir_data *ir_data = data->chip_data;
1165         struct irte *irte = &ir_data->irte_entry;
1166         struct irq_cfg *cfg = irqd_cfg(data);
1167         struct irq_data *parent = data->parent_data;
1168         int ret;
1169
1170         ret = parent->chip->irq_set_affinity(parent, mask, force);
1171         if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE)
1172                 return ret;
1173
1174         /*
1175          * Atomically updates the IRTE with the new destination, vector
1176          * and flushes the interrupt entry cache.
1177          */
1178         irte->vector = cfg->vector;
1179         irte->dest_id = IRTE_DEST(cfg->dest_apicid);
1180
1181         /* Update the hardware only if the interrupt is in remapped mode. */
1182         if (ir_data->irq_2_iommu.mode == IRQ_REMAPPING)
1183                 modify_irte(&ir_data->irq_2_iommu, irte);
1184
1185         /*
1186          * After this point, all the interrupts will start arriving
1187          * at the new destination. So, time to cleanup the previous
1188          * vector allocation.
1189          */
1190         send_cleanup_vector(cfg);
1191
1192         return IRQ_SET_MASK_OK_DONE;
1193 }
1194
1195 static void intel_ir_compose_msi_msg(struct irq_data *irq_data,
1196                                      struct msi_msg *msg)
1197 {
1198         struct intel_ir_data *ir_data = irq_data->chip_data;
1199
1200         *msg = ir_data->msi_entry;
1201 }
1202
1203 static int intel_ir_set_vcpu_affinity(struct irq_data *data, void *info)
1204 {
1205         struct intel_ir_data *ir_data = data->chip_data;
1206         struct vcpu_data *vcpu_pi_info = info;
1207
1208         /* stop posting interrupts, back to remapping mode */
1209         if (!vcpu_pi_info) {
1210                 modify_irte(&ir_data->irq_2_iommu, &ir_data->irte_entry);
1211         } else {
1212                 struct irte irte_pi;
1213
1214                 /*
1215                  * We are not caching the posted interrupt entry. We
1216                  * copy the data from the remapped entry and modify
1217                  * the fields which are relevant for posted mode. The
1218                  * cached remapped entry is used for switching back to
1219                  * remapped mode.
1220                  */
1221                 memset(&irte_pi, 0, sizeof(irte_pi));
1222                 dmar_copy_shared_irte(&irte_pi, &ir_data->irte_entry);
1223
1224                 /* Update the posted mode fields */
1225                 irte_pi.p_pst = 1;
1226                 irte_pi.p_urgent = 0;
1227                 irte_pi.p_vector = vcpu_pi_info->vector;
1228                 irte_pi.pda_l = (vcpu_pi_info->pi_desc_addr >>
1229                                 (32 - PDA_LOW_BIT)) & ~(-1UL << PDA_LOW_BIT);
1230                 irte_pi.pda_h = (vcpu_pi_info->pi_desc_addr >> 32) &
1231                                 ~(-1UL << PDA_HIGH_BIT);
1232
1233                 modify_irte(&ir_data->irq_2_iommu, &irte_pi);
1234         }
1235
1236         return 0;
1237 }
1238
1239 static struct irq_chip intel_ir_chip = {
1240         .name                   = "INTEL-IR",
1241         .irq_ack                = ir_ack_apic_edge,
1242         .irq_set_affinity       = intel_ir_set_affinity,
1243         .irq_compose_msi_msg    = intel_ir_compose_msi_msg,
1244         .irq_set_vcpu_affinity  = intel_ir_set_vcpu_affinity,
1245 };
1246
1247 static void intel_irq_remapping_prepare_irte(struct intel_ir_data *data,
1248                                              struct irq_cfg *irq_cfg,
1249                                              struct irq_alloc_info *info,
1250                                              int index, int sub_handle)
1251 {
1252         struct IR_IO_APIC_route_entry *entry;
1253         struct irte *irte = &data->irte_entry;
1254         struct msi_msg *msg = &data->msi_entry;
1255
1256         prepare_irte(irte, irq_cfg->vector, irq_cfg->dest_apicid);
1257         switch (info->type) {
1258         case X86_IRQ_ALLOC_TYPE_IOAPIC:
1259                 /* Set source-id of interrupt request */
1260                 set_ioapic_sid(irte, info->ioapic_id);
1261                 apic_printk(APIC_VERBOSE, KERN_DEBUG "IOAPIC[%d]: Set IRTE entry (P:%d FPD:%d Dst_Mode:%d Redir_hint:%d Trig_Mode:%d Dlvry_Mode:%X Avail:%X Vector:%02X Dest:%08X SID:%04X SQ:%X SVT:%X)\n",
1262                         info->ioapic_id, irte->present, irte->fpd,
1263                         irte->dst_mode, irte->redir_hint,
1264                         irte->trigger_mode, irte->dlvry_mode,
1265                         irte->avail, irte->vector, irte->dest_id,
1266                         irte->sid, irte->sq, irte->svt);
1267
1268                 entry = (struct IR_IO_APIC_route_entry *)info->ioapic_entry;
1269                 info->ioapic_entry = NULL;
1270                 memset(entry, 0, sizeof(*entry));
1271                 entry->index2   = (index >> 15) & 0x1;
1272                 entry->zero     = 0;
1273                 entry->format   = 1;
1274                 entry->index    = (index & 0x7fff);
1275                 /*
1276                  * IO-APIC RTE will be configured with virtual vector.
1277                  * irq handler will do the explicit EOI to the io-apic.
1278                  */
1279                 entry->vector   = info->ioapic_pin;
1280                 entry->mask     = 0;                    /* enable IRQ */
1281                 entry->trigger  = info->ioapic_trigger;
1282                 entry->polarity = info->ioapic_polarity;
1283                 if (info->ioapic_trigger)
1284                         entry->mask = 1; /* Mask level triggered irqs. */
1285                 break;
1286
1287         case X86_IRQ_ALLOC_TYPE_HPET:
1288         case X86_IRQ_ALLOC_TYPE_MSI:
1289         case X86_IRQ_ALLOC_TYPE_MSIX:
1290                 if (info->type == X86_IRQ_ALLOC_TYPE_HPET)
1291                         set_hpet_sid(irte, info->hpet_id);
1292                 else
1293                         set_msi_sid(irte, info->msi_dev);
1294
1295                 msg->address_hi = MSI_ADDR_BASE_HI;
1296                 msg->data = sub_handle;
1297                 msg->address_lo = MSI_ADDR_BASE_LO | MSI_ADDR_IR_EXT_INT |
1298                                   MSI_ADDR_IR_SHV |
1299                                   MSI_ADDR_IR_INDEX1(index) |
1300                                   MSI_ADDR_IR_INDEX2(index);
1301                 break;
1302
1303         default:
1304                 BUG_ON(1);
1305                 break;
1306         }
1307 }
1308
1309 static void intel_free_irq_resources(struct irq_domain *domain,
1310                                      unsigned int virq, unsigned int nr_irqs)
1311 {
1312         struct irq_data *irq_data;
1313         struct intel_ir_data *data;
1314         struct irq_2_iommu *irq_iommu;
1315         unsigned long flags;
1316         int i;
1317         for (i = 0; i < nr_irqs; i++) {
1318                 irq_data = irq_domain_get_irq_data(domain, virq  + i);
1319                 if (irq_data && irq_data->chip_data) {
1320                         data = irq_data->chip_data;
1321                         irq_iommu = &data->irq_2_iommu;
1322                         raw_spin_lock_irqsave(&irq_2_ir_lock, flags);
1323                         clear_entries(irq_iommu);
1324                         raw_spin_unlock_irqrestore(&irq_2_ir_lock, flags);
1325                         irq_domain_reset_irq_data(irq_data);
1326                         kfree(data);
1327                 }
1328         }
1329 }
1330
1331 static int intel_irq_remapping_alloc(struct irq_domain *domain,
1332                                      unsigned int virq, unsigned int nr_irqs,
1333                                      void *arg)
1334 {
1335         struct intel_iommu *iommu = domain->host_data;
1336         struct irq_alloc_info *info = arg;
1337         struct intel_ir_data *data, *ird;
1338         struct irq_data *irq_data;
1339         struct irq_cfg *irq_cfg;
1340         int i, ret, index;
1341
1342         if (!info || !iommu)
1343                 return -EINVAL;
1344         if (nr_irqs > 1 && info->type != X86_IRQ_ALLOC_TYPE_MSI &&
1345             info->type != X86_IRQ_ALLOC_TYPE_MSIX)
1346                 return -EINVAL;
1347
1348         /*
1349          * With IRQ remapping enabled, don't need contiguous CPU vectors
1350          * to support multiple MSI interrupts.
1351          */
1352         if (info->type == X86_IRQ_ALLOC_TYPE_MSI)
1353                 info->flags &= ~X86_IRQ_ALLOC_CONTIGUOUS_VECTORS;
1354
1355         ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg);
1356         if (ret < 0)
1357                 return ret;
1358
1359         ret = -ENOMEM;
1360         data = kzalloc(sizeof(*data), GFP_KERNEL);
1361         if (!data)
1362                 goto out_free_parent;
1363
1364         down_read(&dmar_global_lock);
1365         index = alloc_irte(iommu, virq, &data->irq_2_iommu, nr_irqs);
1366         up_read(&dmar_global_lock);
1367         if (index < 0) {
1368                 pr_warn("Failed to allocate IRTE\n");
1369                 kfree(data);
1370                 goto out_free_parent;
1371         }
1372
1373         for (i = 0; i < nr_irqs; i++) {
1374                 irq_data = irq_domain_get_irq_data(domain, virq + i);
1375                 irq_cfg = irqd_cfg(irq_data);
1376                 if (!irq_data || !irq_cfg) {
1377                         if (!i)
1378                                 kfree(data);
1379                         ret = -EINVAL;
1380                         goto out_free_data;
1381                 }
1382
1383                 if (i > 0) {
1384                         ird = kzalloc(sizeof(*ird), GFP_KERNEL);
1385                         if (!ird)
1386                                 goto out_free_data;
1387                         /* Initialize the common data */
1388                         ird->irq_2_iommu = data->irq_2_iommu;
1389                         ird->irq_2_iommu.sub_handle = i;
1390                 } else {
1391                         ird = data;
1392                 }
1393
1394                 irq_data->hwirq = (index << 16) + i;
1395                 irq_data->chip_data = ird;
1396                 irq_data->chip = &intel_ir_chip;
1397                 intel_irq_remapping_prepare_irte(ird, irq_cfg, info, index, i);
1398                 irq_set_status_flags(virq + i, IRQ_MOVE_PCNTXT);
1399         }
1400         return 0;
1401
1402 out_free_data:
1403         intel_free_irq_resources(domain, virq, i);
1404 out_free_parent:
1405         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1406         return ret;
1407 }
1408
1409 static void intel_irq_remapping_free(struct irq_domain *domain,
1410                                      unsigned int virq, unsigned int nr_irqs)
1411 {
1412         intel_free_irq_resources(domain, virq, nr_irqs);
1413         irq_domain_free_irqs_common(domain, virq, nr_irqs);
1414 }
1415
1416 static void intel_irq_remapping_activate(struct irq_domain *domain,
1417                                          struct irq_data *irq_data)
1418 {
1419         struct intel_ir_data *data = irq_data->chip_data;
1420
1421         modify_irte(&data->irq_2_iommu, &data->irte_entry);
1422 }
1423
1424 static void intel_irq_remapping_deactivate(struct irq_domain *domain,
1425                                            struct irq_data *irq_data)
1426 {
1427         struct intel_ir_data *data = irq_data->chip_data;
1428         struct irte entry;
1429
1430         memset(&entry, 0, sizeof(entry));
1431         modify_irte(&data->irq_2_iommu, &entry);
1432 }
1433
1434 static const struct irq_domain_ops intel_ir_domain_ops = {
1435         .alloc = intel_irq_remapping_alloc,
1436         .free = intel_irq_remapping_free,
1437         .activate = intel_irq_remapping_activate,
1438         .deactivate = intel_irq_remapping_deactivate,
1439 };
1440
1441 /*
1442  * Support of Interrupt Remapping Unit Hotplug
1443  */
1444 static int dmar_ir_add(struct dmar_drhd_unit *dmaru, struct intel_iommu *iommu)
1445 {
1446         int ret;
1447         int eim = x2apic_enabled();
1448
1449         if (eim && !ecap_eim_support(iommu->ecap)) {
1450                 pr_info("DRHD %Lx: EIM not supported by DRHD, ecap %Lx\n",
1451                         iommu->reg_phys, iommu->ecap);
1452                 return -ENODEV;
1453         }
1454
1455         if (ir_parse_ioapic_hpet_scope(dmaru->hdr, iommu)) {
1456                 pr_warn("DRHD %Lx: failed to parse managed IOAPIC/HPET\n",
1457                         iommu->reg_phys);
1458                 return -ENODEV;
1459         }
1460
1461         /* TODO: check all IOAPICs are covered by IOMMU */
1462
1463         /* Setup Interrupt-remapping now. */
1464         ret = intel_setup_irq_remapping(iommu);
1465         if (ret) {
1466                 pr_err("Failed to setup irq remapping for %s\n",
1467                        iommu->name);
1468                 intel_teardown_irq_remapping(iommu);
1469                 ir_remove_ioapic_hpet_scope(iommu);
1470         } else {
1471                 iommu_enable_irq_remapping(iommu);
1472         }
1473
1474         return ret;
1475 }
1476
1477 int dmar_ir_hotplug(struct dmar_drhd_unit *dmaru, bool insert)
1478 {
1479         int ret = 0;
1480         struct intel_iommu *iommu = dmaru->iommu;
1481
1482         if (!irq_remapping_enabled)
1483                 return 0;
1484         if (iommu == NULL)
1485                 return -EINVAL;
1486         if (!ecap_ir_support(iommu->ecap))
1487                 return 0;
1488         if (irq_remapping_cap(IRQ_POSTING_CAP) &&
1489             !cap_pi_support(iommu->cap))
1490                 return -EBUSY;
1491
1492         if (insert) {
1493                 if (!iommu->ir_table)
1494                         ret = dmar_ir_add(dmaru, iommu);
1495         } else {
1496                 if (iommu->ir_table) {
1497                         if (!bitmap_empty(iommu->ir_table->bitmap,
1498                                           INTR_REMAP_TABLE_ENTRIES)) {
1499                                 ret = -EBUSY;
1500                         } else {
1501                                 iommu_disable_irq_remapping(iommu);
1502                                 intel_teardown_irq_remapping(iommu);
1503                                 ir_remove_ioapic_hpet_scope(iommu);
1504                         }
1505                 }
1506         }
1507
1508         return ret;
1509 }