drivers/net/ethernet/mediatek/mtk_eth_soc.c

   1 /*   This program is free software; you can redistribute it and/or modify
   2  *   it under the terms of the GNU General Public License as published by
   3  *   the Free Software Foundation; version 2 of the License
   4  *
   5  *   This program is distributed in the hope that it will be useful,
   6  *   but WITHOUT ANY WARRANTY; without even the implied warranty of
   7  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
   8  *   GNU General Public License for more details.
   9  *
  10  *   Copyright (C) 2009-2016 John Crispin <blogic@openwrt.org>
  11  *   Copyright (C) 2009-2016 Felix Fietkau <nbd@openwrt.org>
  12  *   Copyright (C) 2013-2016 Michael Lee <igvtee@gmail.com>
  13  */
  14
  15 #include <linux/of_device.h>
  16 #include <linux/of_mdio.h>
  17 #include <linux/of_net.h>
  18 #include <linux/mfd/syscon.h>
  19 #include <linux/regmap.h>
  20 #include <linux/clk.h>
  21 #include <linux/pm_runtime.h>
  22 #include <linux/if_vlan.h>
  23 #include <linux/reset.h>
  24 #include <linux/tcp.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/pinctrl/devinfo.h>
  27
  28 #include "mtk_eth_soc.h"
  29
  30 static int mtk_msg_level = -1;
  31 module_param_named(msg_level, mtk_msg_level, int, 0);
  32 MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
  33
  34 #define MTK_ETHTOOL_STAT(x) { #x, \
  35                               offsetof(struct mtk_hw_stats, x) / sizeof(u64) }
  36
  37 /* strings used by ethtool */
  38 static const struct mtk_ethtool_stats {
  39         char str[ETH_GSTRING_LEN];
  40         u32 offset;
  41 } mtk_ethtool_stats[] = {
  42         MTK_ETHTOOL_STAT(tx_bytes),
  43         MTK_ETHTOOL_STAT(tx_packets),
  44         MTK_ETHTOOL_STAT(tx_skip),
  45         MTK_ETHTOOL_STAT(tx_collisions),
  46         MTK_ETHTOOL_STAT(rx_bytes),
  47         MTK_ETHTOOL_STAT(rx_packets),
  48         MTK_ETHTOOL_STAT(rx_overflow),
  49         MTK_ETHTOOL_STAT(rx_fcs_errors),
  50         MTK_ETHTOOL_STAT(rx_short_errors),
  51         MTK_ETHTOOL_STAT(rx_long_errors),
  52         MTK_ETHTOOL_STAT(rx_checksum_errors),
  53         MTK_ETHTOOL_STAT(rx_flow_control_packets),
  54 };
  55
  56 static const char * const mtk_clks_source_name[] = {
  57         "ethif", "esw", "gp0", "gp1", "gp2", "trgpll", "sgmii_tx250m",
  58         "sgmii_rx250m", "sgmii_cdr_ref", "sgmii_cdr_fb", "sgmii_ck", "eth2pll"
  59 };
  60
  61 void mtk_w32(struct mtk_eth *eth, u32 val, unsigned reg)
  62 {
  63         __raw_writel(val, eth->base + reg);
  64 }
  65
  66 u32 mtk_r32(struct mtk_eth *eth, unsigned reg)
  67 {
  68         return __raw_readl(eth->base + reg);
  69 }
  70
  71 static int mtk_mdio_busy_wait(struct mtk_eth *eth)
  72 {
  73         unsigned long t_start = jiffies;
  74
  75         while (1) {
  76                 if (!(mtk_r32(eth, MTK_PHY_IAC) & PHY_IAC_ACCESS))
  77                         return 0;
  78                 if (time_after(jiffies, t_start + PHY_IAC_TIMEOUT))
  79                         break;
  80                 usleep_range(10, 20);
  81         }
  82
  83         dev_err(eth->dev, "mdio: MDIO timeout\n");
  84         return -1;
  85 }
  86
  87 static u32 _mtk_mdio_write(struct mtk_eth *eth, u32 phy_addr,
  88                            u32 phy_register, u32 write_data)
  89 {
  90         if (mtk_mdio_busy_wait(eth))
  91                 return -1;
  92
  93         write_data &= 0xffff;
  94
  95         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_WRITE |
  96                 (phy_register << PHY_IAC_REG_SHIFT) |
  97                 (phy_addr << PHY_IAC_ADDR_SHIFT) | write_data,
  98                 MTK_PHY_IAC);
  99
 100         if (mtk_mdio_busy_wait(eth))
 101                 return -1;
 102
 103         return 0;
 104 }
 105
 106 static u32 _mtk_mdio_read(struct mtk_eth *eth, int phy_addr, int phy_reg)
 107 {
 108         u32 d;
 109
 110         if (mtk_mdio_busy_wait(eth))
 111                 return 0xffff;
 112
 113         mtk_w32(eth, PHY_IAC_ACCESS | PHY_IAC_START | PHY_IAC_READ |
 114                 (phy_reg << PHY_IAC_REG_SHIFT) |
 115                 (phy_addr << PHY_IAC_ADDR_SHIFT),
 116                 MTK_PHY_IAC);
 117
 118         if (mtk_mdio_busy_wait(eth))
 119                 return 0xffff;
 120
 121         d = mtk_r32(eth, MTK_PHY_IAC) & 0xffff;
 122
 123         return d;
 124 }
 125
 126 static int mtk_mdio_write(struct mii_bus *bus, int phy_addr,
 127                           int phy_reg, u16 val)
 128 {
 129         struct mtk_eth *eth = bus->priv;
 130
 131         return _mtk_mdio_write(eth, phy_addr, phy_reg, val);
 132 }
 133
 134 static int mtk_mdio_read(struct mii_bus *bus, int phy_addr, int phy_reg)
 135 {
 136         struct mtk_eth *eth = bus->priv;
 137
 138         return _mtk_mdio_read(eth, phy_addr, phy_reg);
 139 }
 140
 141 static void mtk_gmac0_rgmii_adjust(struct mtk_eth *eth, int speed)
 142 {
 143         u32 val;
 144         int ret;
 145
 146         val = (speed == SPEED_1000) ?
 147                 INTF_MODE_RGMII_1000 : INTF_MODE_RGMII_10_100;
 148         mtk_w32(eth, val, INTF_MODE);
 149
 150         regmap_update_bits(eth->ethsys, ETHSYS_CLKCFG0,
 151                            ETHSYS_TRGMII_CLK_SEL362_5,
 152                            ETHSYS_TRGMII_CLK_SEL362_5);
 153
 154         val = (speed == SPEED_1000) ? 250000000 : 500000000;
 155         ret = clk_set_rate(eth->clks[MTK_CLK_TRGPLL], val);
 156         if (ret)
 157                 dev_err(eth->dev, "Failed to set trgmii pll: %d\n", ret);
 158
 159         val = (speed == SPEED_1000) ?
 160                 RCK_CTRL_RGMII_1000 : RCK_CTRL_RGMII_10_100;
 161         mtk_w32(eth, val, TRGMII_RCK_CTRL);
 162
 163         val = (speed == SPEED_1000) ?
 164                 TCK_CTRL_RGMII_1000 : TCK_CTRL_RGMII_10_100;
 165         mtk_w32(eth, val, TRGMII_TCK_CTRL);
 166 }
 167
 168 static void mtk_gmac_sgmii_hw_setup(struct mtk_eth *eth, int mac_id)
 169 {
 170         u32 val;
 171
 172         /* Setup the link timer and QPHY power up inside SGMIISYS */
 173         regmap_write(eth->sgmiisys, SGMSYS_PCS_LINK_TIMER,
 174                      SGMII_LINK_TIMER_DEFAULT);
 175
 176         regmap_read(eth->sgmiisys, SGMSYS_SGMII_MODE, &val);
 177         val |= SGMII_REMOTE_FAULT_DIS;
 178         regmap_write(eth->sgmiisys, SGMSYS_SGMII_MODE, val);
 179
 180         regmap_read(eth->sgmiisys, SGMSYS_PCS_CONTROL_1, &val);
 181         val |= SGMII_AN_RESTART;
 182         regmap_write(eth->sgmiisys, SGMSYS_PCS_CONTROL_1, val);
 183
 184         regmap_read(eth->sgmiisys, SGMSYS_QPHY_PWR_STATE_CTRL, &val);
 185         val &= ~SGMII_PHYA_PWD;
 186         regmap_write(eth->sgmiisys, SGMSYS_QPHY_PWR_STATE_CTRL, val);
 187
 188         /* Determine MUX for which GMAC uses the SGMII interface */
 189         if (MTK_HAS_CAPS(eth->soc->caps, MTK_DUAL_GMAC_SHARED_SGMII)) {
 190                 regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
 191                 val &= ~SYSCFG0_SGMII_MASK;
 192                 val |= !mac_id ? SYSCFG0_SGMII_GMAC1 : SYSCFG0_SGMII_GMAC2;
 193                 regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
 194
 195                 dev_info(eth->dev, "setup shared sgmii for gmac=%d\n",
 196                          mac_id);
 197         }
 198
 199         /* Setup the GMAC1 going through SGMII path when SoC also support
 200          * ESW on GMAC1
 201          */
 202         if (MTK_HAS_CAPS(eth->soc->caps, MTK_GMAC1_ESW | MTK_GMAC1_SGMII) &&
 203             !mac_id) {
 204                 mtk_w32(eth, 0, MTK_MAC_MISC);
 205                 dev_info(eth->dev, "setup gmac1 going through sgmii");
 206         }
 207 }
 208
 209 static void mtk_phy_link_adjust(struct net_device *dev)
 210 {
 211         struct mtk_mac *mac = netdev_priv(dev);
 212         u16 lcl_adv = 0, rmt_adv = 0;
 213         u8 flowctrl;
 214         u32 mcr = MAC_MCR_MAX_RX_1536 | MAC_MCR_IPG_CFG |
 215                   MAC_MCR_FORCE_MODE | MAC_MCR_TX_EN |
 216                   MAC_MCR_RX_EN | MAC_MCR_BACKOFF_EN |
 217                   MAC_MCR_BACKPR_EN;
 218
 219         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 220                 return;
 221
 222         switch (dev->phydev->speed) {
 223         case SPEED_1000:
 224                 mcr |= MAC_MCR_SPEED_1000;
 225                 break;
 226         case SPEED_100:
 227                 mcr |= MAC_MCR_SPEED_100;
 228                 break;
 229         };
 230
 231         if (MTK_HAS_CAPS(mac->hw->soc->caps, MTK_GMAC1_TRGMII) &&
 232             !mac->id && !mac->trgmii)
 233                 mtk_gmac0_rgmii_adjust(mac->hw, dev->phydev->speed);
 234
 235         if (dev->phydev->link)
 236                 mcr |= MAC_MCR_FORCE_LINK;
 237
 238         if (dev->phydev->duplex) {
 239                 mcr |= MAC_MCR_FORCE_DPX;
 240
 241                 if (dev->phydev->pause)
 242                         rmt_adv = LPA_PAUSE_CAP;
 243                 if (dev->phydev->asym_pause)
 244                         rmt_adv |= LPA_PAUSE_ASYM;
 245
 246                 if (dev->phydev->advertising & ADVERTISED_Pause)
 247                         lcl_adv |= ADVERTISE_PAUSE_CAP;
 248                 if (dev->phydev->advertising & ADVERTISED_Asym_Pause)
 249                         lcl_adv |= ADVERTISE_PAUSE_ASYM;
 250
 251                 flowctrl = mii_resolve_flowctrl_fdx(lcl_adv, rmt_adv);
 252
 253                 if (flowctrl & FLOW_CTRL_TX)
 254                         mcr |= MAC_MCR_FORCE_TX_FC;
 255                 if (flowctrl & FLOW_CTRL_RX)
 256                         mcr |= MAC_MCR_FORCE_RX_FC;
 257
 258                 netif_dbg(mac->hw, link, dev, "rx pause %s, tx pause %s\n",
 259                           flowctrl & FLOW_CTRL_RX ? "enabled" : "disabled",
 260                           flowctrl & FLOW_CTRL_TX ? "enabled" : "disabled");
 261         }
 262
 263         mtk_w32(mac->hw, mcr, MTK_MAC_MCR(mac->id));
 264
 265         if (dev->phydev->link)
 266                 netif_carrier_on(dev);
 267         else
 268                 netif_carrier_off(dev);
 269
 270         if (!of_phy_is_fixed_link(mac->of_node))
 271                 phy_print_status(dev->phydev);
 272 }
 273
 274 static int mtk_phy_connect_node(struct mtk_eth *eth, struct mtk_mac *mac,
 275                                 struct device_node *phy_node)
 276 {
 277         struct phy_device *phydev;
 278         int phy_mode;
 279
 280         phy_mode = of_get_phy_mode(phy_node);
 281         if (phy_mode < 0) {
 282                 dev_err(eth->dev, "incorrect phy-mode %d\n", phy_mode);
 283                 return -EINVAL;
 284         }
 285
 286         phydev = of_phy_connect(eth->netdev[mac->id], phy_node,
 287                                 mtk_phy_link_adjust, 0, phy_mode);
 288         if (!phydev) {
 289                 dev_err(eth->dev, "could not connect to PHY\n");
 290                 return -ENODEV;
 291         }
 292
 293         dev_info(eth->dev,
 294                  "connected mac %d to PHY at %s [uid=%08x, driver=%s]\n",
 295                  mac->id, phydev_name(phydev), phydev->phy_id,
 296                  phydev->drv->name);
 297
 298         return 0;
 299 }
 300
 301 static int mtk_phy_connect(struct net_device *dev)
 302 {
 303         struct mtk_mac *mac = netdev_priv(dev);
 304         struct mtk_eth *eth;
 305         struct device_node *np;
 306         u32 val;
 307
 308         eth = mac->hw;
 309         np = of_parse_phandle(mac->of_node, "phy-handle", 0);
 310         if (!np && of_phy_is_fixed_link(mac->of_node))
 311                 if (!of_phy_register_fixed_link(mac->of_node))
 312                         np = of_node_get(mac->of_node);
 313         if (!np)
 314                 return -ENODEV;
 315
 316         mac->ge_mode = 0;
 317         switch (of_get_phy_mode(np)) {
 318         case PHY_INTERFACE_MODE_TRGMII:
 319                 mac->trgmii = true;
 320         case PHY_INTERFACE_MODE_RGMII_TXID:
 321         case PHY_INTERFACE_MODE_RGMII_RXID:
 322         case PHY_INTERFACE_MODE_RGMII_ID:
 323         case PHY_INTERFACE_MODE_RGMII:
 324                 break;
 325         case PHY_INTERFACE_MODE_SGMII:
 326                 if (MTK_HAS_CAPS(eth->soc->caps, MTK_SGMII))
 327                         mtk_gmac_sgmii_hw_setup(eth, mac->id);
 328                 break;
 329         case PHY_INTERFACE_MODE_MII:
 330                 mac->ge_mode = 1;
 331                 break;
 332         case PHY_INTERFACE_MODE_REVMII:
 333                 mac->ge_mode = 2;
 334                 break;
 335         case PHY_INTERFACE_MODE_RMII:
 336                 if (!mac->id)
 337                         goto err_phy;
 338                 mac->ge_mode = 3;
 339                 break;
 340         default:
 341                 goto err_phy;
 342         }
 343
 344         /* put the gmac into the right mode */
 345         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
 346         val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, mac->id);
 347         val |= SYSCFG0_GE_MODE(mac->ge_mode, mac->id);
 348         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
 349
 350         /* couple phydev to net_device */
 351         if (mtk_phy_connect_node(eth, mac, np))
 352                 goto err_phy;
 353
 354         dev->phydev->autoneg = AUTONEG_ENABLE;
 355         dev->phydev->speed = 0;
 356         dev->phydev->duplex = 0;
 357
 358         if (of_phy_is_fixed_link(mac->of_node))
 359                 dev->phydev->supported |=
 360                 SUPPORTED_Pause | SUPPORTED_Asym_Pause;
 361
 362         dev->phydev->supported &= PHY_GBIT_FEATURES | SUPPORTED_Pause |
 363                                    SUPPORTED_Asym_Pause;
 364         dev->phydev->advertising = dev->phydev->supported |
 365                                     ADVERTISED_Autoneg;
 366         phy_start_aneg(dev->phydev);
 367
 368         of_node_put(np);
 369
 370         return 0;
 371
 372 err_phy:
 373         if (of_phy_is_fixed_link(mac->of_node))
 374                 of_phy_deregister_fixed_link(mac->of_node);
 375         of_node_put(np);
 376         dev_err(eth->dev, "%s: invalid phy\n", __func__);
 377         return -EINVAL;
 378 }
 379
 380 static int mtk_mdio_init(struct mtk_eth *eth)
 381 {
 382         struct device_node *mii_np;
 383         int ret;
 384
 385         mii_np = of_get_child_by_name(eth->dev->of_node, "mdio-bus");
 386         if (!mii_np) {
 387                 dev_err(eth->dev, "no %s child node found", "mdio-bus");
 388                 return -ENODEV;
 389         }
 390
 391         if (!of_device_is_available(mii_np)) {
 392                 ret = -ENODEV;
 393                 goto err_put_node;
 394         }
 395
 396         eth->mii_bus = devm_mdiobus_alloc(eth->dev);
 397         if (!eth->mii_bus) {
 398                 ret = -ENOMEM;
 399                 goto err_put_node;
 400         }
 401
 402         eth->mii_bus->name = "mdio";
 403         eth->mii_bus->read = mtk_mdio_read;
 404         eth->mii_bus->write = mtk_mdio_write;
 405         eth->mii_bus->priv = eth;
 406         eth->mii_bus->parent = eth->dev;
 407
 408         snprintf(eth->mii_bus->id, MII_BUS_ID_SIZE, "%s", mii_np->name);
 409         ret = of_mdiobus_register(eth->mii_bus, mii_np);
 410
 411 err_put_node:
 412         of_node_put(mii_np);
 413         return ret;
 414 }
 415
 416 static void mtk_mdio_cleanup(struct mtk_eth *eth)
 417 {
 418         if (!eth->mii_bus)
 419                 return;
 420
 421         mdiobus_unregister(eth->mii_bus);
 422 }
 423
 424 static inline void mtk_tx_irq_disable(struct mtk_eth *eth, u32 mask)
 425 {
 426         unsigned long flags;
 427         u32 val;
 428
 429         spin_lock_irqsave(&eth->tx_irq_lock, flags);
 430         val = mtk_r32(eth, MTK_QDMA_INT_MASK);
 431         mtk_w32(eth, val & ~mask, MTK_QDMA_INT_MASK);
 432         spin_unlock_irqrestore(&eth->tx_irq_lock, flags);
 433 }
 434
 435 static inline void mtk_tx_irq_enable(struct mtk_eth *eth, u32 mask)
 436 {
 437         unsigned long flags;
 438         u32 val;
 439
 440         spin_lock_irqsave(&eth->tx_irq_lock, flags);
 441         val = mtk_r32(eth, MTK_QDMA_INT_MASK);
 442         mtk_w32(eth, val | mask, MTK_QDMA_INT_MASK);
 443         spin_unlock_irqrestore(&eth->tx_irq_lock, flags);
 444 }
 445
 446 static inline void mtk_rx_irq_disable(struct mtk_eth *eth, u32 mask)
 447 {
 448         unsigned long flags;
 449         u32 val;
 450
 451         spin_lock_irqsave(&eth->rx_irq_lock, flags);
 452         val = mtk_r32(eth, MTK_PDMA_INT_MASK);
 453         mtk_w32(eth, val & ~mask, MTK_PDMA_INT_MASK);
 454         spin_unlock_irqrestore(&eth->rx_irq_lock, flags);
 455 }
 456
 457 static inline void mtk_rx_irq_enable(struct mtk_eth *eth, u32 mask)
 458 {
 459         unsigned long flags;
 460         u32 val;
 461
 462         spin_lock_irqsave(&eth->rx_irq_lock, flags);
 463         val = mtk_r32(eth, MTK_PDMA_INT_MASK);
 464         mtk_w32(eth, val | mask, MTK_PDMA_INT_MASK);
 465         spin_unlock_irqrestore(&eth->rx_irq_lock, flags);
 466 }
 467
 468 static int mtk_set_mac_address(struct net_device *dev, void *p)
 469 {
 470         int ret = eth_mac_addr(dev, p);
 471         struct mtk_mac *mac = netdev_priv(dev);
 472         const char *macaddr = dev->dev_addr;
 473
 474         if (ret)
 475                 return ret;
 476
 477         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
 478                 return -EBUSY;
 479
 480         spin_lock_bh(&mac->hw->page_lock);
 481         mtk_w32(mac->hw, (macaddr[0] << 8) | macaddr[1],
 482                 MTK_GDMA_MAC_ADRH(mac->id));
 483         mtk_w32(mac->hw, (macaddr[2] << 24) | (macaddr[3] << 16) |
 484                 (macaddr[4] << 8) | macaddr[5],
 485                 MTK_GDMA_MAC_ADRL(mac->id));
 486         spin_unlock_bh(&mac->hw->page_lock);
 487
 488         return 0;
 489 }
 490
 491 void mtk_stats_update_mac(struct mtk_mac *mac)
 492 {
 493         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 494         unsigned int base = MTK_GDM1_TX_GBCNT;
 495         u64 stats;
 496
 497         base += hw_stats->reg_offset;
 498
 499         u64_stats_update_begin(&hw_stats->syncp);
 500
 501         hw_stats->rx_bytes += mtk_r32(mac->hw, base);
 502         stats =  mtk_r32(mac->hw, base + 0x04);
 503         if (stats)
 504                 hw_stats->rx_bytes += (stats << 32);
 505         hw_stats->rx_packets += mtk_r32(mac->hw, base + 0x08);
 506         hw_stats->rx_overflow += mtk_r32(mac->hw, base + 0x10);
 507         hw_stats->rx_fcs_errors += mtk_r32(mac->hw, base + 0x14);
 508         hw_stats->rx_short_errors += mtk_r32(mac->hw, base + 0x18);
 509         hw_stats->rx_long_errors += mtk_r32(mac->hw, base + 0x1c);
 510         hw_stats->rx_checksum_errors += mtk_r32(mac->hw, base + 0x20);
 511         hw_stats->rx_flow_control_packets +=
 512                                         mtk_r32(mac->hw, base + 0x24);
 513         hw_stats->tx_skip += mtk_r32(mac->hw, base + 0x28);
 514         hw_stats->tx_collisions += mtk_r32(mac->hw, base + 0x2c);
 515         hw_stats->tx_bytes += mtk_r32(mac->hw, base + 0x30);
 516         stats =  mtk_r32(mac->hw, base + 0x34);
 517         if (stats)
 518                 hw_stats->tx_bytes += (stats << 32);
 519         hw_stats->tx_packets += mtk_r32(mac->hw, base + 0x38);
 520         u64_stats_update_end(&hw_stats->syncp);
 521 }
 522
 523 static void mtk_stats_update(struct mtk_eth *eth)
 524 {
 525         int i;
 526
 527         for (i = 0; i < MTK_MAC_COUNT; i++) {
 528                 if (!eth->mac[i] || !eth->mac[i]->hw_stats)
 529                         continue;
 530                 if (spin_trylock(&eth->mac[i]->hw_stats->stats_lock)) {
 531                         mtk_stats_update_mac(eth->mac[i]);
 532                         spin_unlock(&eth->mac[i]->hw_stats->stats_lock);
 533                 }
 534         }
 535 }
 536
 537 static void mtk_get_stats64(struct net_device *dev,
 538                             struct rtnl_link_stats64 *storage)
 539 {
 540         struct mtk_mac *mac = netdev_priv(dev);
 541         struct mtk_hw_stats *hw_stats = mac->hw_stats;
 542         unsigned int start;
 543
 544         if (netif_running(dev) && netif_device_present(dev)) {
 545                 if (spin_trylock_bh(&hw_stats->stats_lock)) {
 546                         mtk_stats_update_mac(mac);
 547                         spin_unlock_bh(&hw_stats->stats_lock);
 548                 }
 549         }
 550
 551         do {
 552                 start = u64_stats_fetch_begin_irq(&hw_stats->syncp);
 553                 storage->rx_packets = hw_stats->rx_packets;
 554                 storage->tx_packets = hw_stats->tx_packets;
 555                 storage->rx_bytes = hw_stats->rx_bytes;
 556                 storage->tx_bytes = hw_stats->tx_bytes;
 557                 storage->collisions = hw_stats->tx_collisions;
 558                 storage->rx_length_errors = hw_stats->rx_short_errors +
 559                         hw_stats->rx_long_errors;
 560                 storage->rx_over_errors = hw_stats->rx_overflow;
 561                 storage->rx_crc_errors = hw_stats->rx_fcs_errors;
 562                 storage->rx_errors = hw_stats->rx_checksum_errors;
 563                 storage->tx_aborted_errors = hw_stats->tx_skip;
 564         } while (u64_stats_fetch_retry_irq(&hw_stats->syncp, start));
 565
 566         storage->tx_errors = dev->stats.tx_errors;
 567         storage->rx_dropped = dev->stats.rx_dropped;
 568         storage->tx_dropped = dev->stats.tx_dropped;
 569 }
 570
 571 static inline int mtk_max_frag_size(int mtu)
 572 {
 573         /* make sure buf_size will be at least MTK_MAX_RX_LENGTH */
 574         if (mtu + MTK_RX_ETH_HLEN < MTK_MAX_RX_LENGTH)
 575                 mtu = MTK_MAX_RX_LENGTH - MTK_RX_ETH_HLEN;
 576
 577         return SKB_DATA_ALIGN(MTK_RX_HLEN + mtu) +
 578                 SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 579 }
 580
 581 static inline int mtk_max_buf_size(int frag_size)
 582 {
 583         int buf_size = frag_size - NET_SKB_PAD - NET_IP_ALIGN -
 584                        SKB_DATA_ALIGN(sizeof(struct skb_shared_info));
 585
 586         WARN_ON(buf_size < MTK_MAX_RX_LENGTH);
 587
 588         return buf_size;
 589 }
 590
 591 static inline void mtk_rx_get_desc(struct mtk_rx_dma *rxd,
 592                                    struct mtk_rx_dma *dma_rxd)
 593 {
 594         rxd->rxd1 = READ_ONCE(dma_rxd->rxd1);
 595         rxd->rxd2 = READ_ONCE(dma_rxd->rxd2);
 596         rxd->rxd3 = READ_ONCE(dma_rxd->rxd3);
 597         rxd->rxd4 = READ_ONCE(dma_rxd->rxd4);
 598 }
 599
 600 static void *mtk_max_lro_buf_alloc(gfp_t gfp_mask)
 601 {
 602         unsigned int size = mtk_max_frag_size(MTK_MAX_LRO_RX_LENGTH);
 603         unsigned long data;
 604
 605         data = __get_free_pages(gfp_mask | __GFP_COMP | __GFP_NOWARN,
 606                                 get_order(size));
 607
 608         return (void *)data;
 609 }
 610
 611 /* the qdma core needs scratch memory to be setup */
 612 static int mtk_init_fq_dma(struct mtk_eth *eth)
 613 {
 614         dma_addr_t phy_ring_tail;
 615         int cnt = MTK_DMA_SIZE;
 616         dma_addr_t dma_addr;
 617         int i;
 618
 619         eth->scratch_ring = dma_zalloc_coherent(eth->dev,
 620                                                 cnt * sizeof(struct mtk_tx_dma),
 621                                                 &eth->phy_scratch_ring,
 622                                                 GFP_ATOMIC);
 623         if (unlikely(!eth->scratch_ring))
 624                 return -ENOMEM;
 625
 626         eth->scratch_head = kcalloc(cnt, MTK_QDMA_PAGE_SIZE,
 627                                     GFP_KERNEL);
 628         if (unlikely(!eth->scratch_head))
 629                 return -ENOMEM;
 630
 631         dma_addr = dma_map_single(eth->dev,
 632                                   eth->scratch_head, cnt * MTK_QDMA_PAGE_SIZE,
 633                                   DMA_FROM_DEVICE);
 634         if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
 635                 return -ENOMEM;
 636
 637         phy_ring_tail = eth->phy_scratch_ring +
 638                         (sizeof(struct mtk_tx_dma) * (cnt - 1));
 639
 640         for (i = 0; i < cnt; i++) {
 641                 eth->scratch_ring[i].txd1 =
 642                                         (dma_addr + (i * MTK_QDMA_PAGE_SIZE));
 643                 if (i < cnt - 1)
 644                         eth->scratch_ring[i].txd2 = (eth->phy_scratch_ring +
 645                                 ((i + 1) * sizeof(struct mtk_tx_dma)));
 646                 eth->scratch_ring[i].txd3 = TX_DMA_SDL(MTK_QDMA_PAGE_SIZE);
 647         }
 648
 649         mtk_w32(eth, eth->phy_scratch_ring, MTK_QDMA_FQ_HEAD);
 650         mtk_w32(eth, phy_ring_tail, MTK_QDMA_FQ_TAIL);
 651         mtk_w32(eth, (cnt << 16) | cnt, MTK_QDMA_FQ_CNT);
 652         mtk_w32(eth, MTK_QDMA_PAGE_SIZE << 16, MTK_QDMA_FQ_BLEN);
 653
 654         return 0;
 655 }
 656
 657 static inline void *mtk_qdma_phys_to_virt(struct mtk_tx_ring *ring, u32 desc)
 658 {
 659         void *ret = ring->dma;
 660
 661         return ret + (desc - ring->phys);
 662 }
 663
 664 static inline struct mtk_tx_buf *mtk_desc_to_tx_buf(struct mtk_tx_ring *ring,
 665                                                     struct mtk_tx_dma *txd)
 666 {
 667         int idx = txd - ring->dma;
 668
 669         return &ring->buf[idx];
 670 }
 671
 672 static void mtk_tx_unmap(struct mtk_eth *eth, struct mtk_tx_buf *tx_buf)
 673 {
 674         if (tx_buf->flags & MTK_TX_FLAGS_SINGLE0) {
 675                 dma_unmap_single(eth->dev,
 676                                  dma_unmap_addr(tx_buf, dma_addr0),
 677                                  dma_unmap_len(tx_buf, dma_len0),
 678                                  DMA_TO_DEVICE);
 679         } else if (tx_buf->flags & MTK_TX_FLAGS_PAGE0) {
 680                 dma_unmap_page(eth->dev,
 681                                dma_unmap_addr(tx_buf, dma_addr0),
 682                                dma_unmap_len(tx_buf, dma_len0),
 683                                DMA_TO_DEVICE);
 684         }
 685         tx_buf->flags = 0;
 686         if (tx_buf->skb &&
 687             (tx_buf->skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC))
 688                 dev_kfree_skb_any(tx_buf->skb);
 689         tx_buf->skb = NULL;
 690 }
 691
 692 static int mtk_tx_map(struct sk_buff *skb, struct net_device *dev,
 693                       int tx_num, struct mtk_tx_ring *ring, bool gso)
 694 {
 695         struct mtk_mac *mac = netdev_priv(dev);
 696         struct mtk_eth *eth = mac->hw;
 697         struct mtk_tx_dma *itxd, *txd;
 698         struct mtk_tx_buf *itx_buf, *tx_buf;
 699         dma_addr_t mapped_addr;
 700         unsigned int nr_frags;
 701         int i, n_desc = 1;
 702         u32 txd4 = 0, fport;
 703
 704         itxd = ring->next_free;
 705         if (itxd == ring->last_free)
 706                 return -ENOMEM;
 707
 708         /* set the forward port */
 709         fport = (mac->id + 1) << TX_DMA_FPORT_SHIFT;
 710         txd4 |= fport;
 711
 712         itx_buf = mtk_desc_to_tx_buf(ring, itxd);
 713         memset(itx_buf, 0, sizeof(*itx_buf));
 714
 715         if (gso)
 716                 txd4 |= TX_DMA_TSO;
 717
 718         /* TX Checksum offload */
 719         if (skb->ip_summed == CHECKSUM_PARTIAL)
 720                 txd4 |= TX_DMA_CHKSUM;
 721
 722         /* VLAN header offload */
 723         if (skb_vlan_tag_present(skb))
 724                 txd4 |= TX_DMA_INS_VLAN | skb_vlan_tag_get(skb);
 725
 726         mapped_addr = dma_map_single(eth->dev, skb->data,
 727                                      skb_headlen(skb), DMA_TO_DEVICE);
 728         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 729                 return -ENOMEM;
 730
 731         WRITE_ONCE(itxd->txd1, mapped_addr);
 732         itx_buf->flags |= MTK_TX_FLAGS_SINGLE0;
 733         itx_buf->flags |= (!mac->id) ? MTK_TX_FLAGS_FPORT0 :
 734                           MTK_TX_FLAGS_FPORT1;
 735         dma_unmap_addr_set(itx_buf, dma_addr0, mapped_addr);
 736         dma_unmap_len_set(itx_buf, dma_len0, skb_headlen(skb));
 737
 738         /* TX SG offload */
 739         txd = itxd;
 740         nr_frags = skb_shinfo(skb)->nr_frags;
 741         for (i = 0; i < nr_frags; i++) {
 742                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 743                 unsigned int offset = 0;
 744                 int frag_size = skb_frag_size(frag);
 745
 746                 while (frag_size) {
 747                         bool last_frag = false;
 748                         unsigned int frag_map_size;
 749
 750                         txd = mtk_qdma_phys_to_virt(ring, txd->txd2);
 751                         if (txd == ring->last_free)
 752                                 goto err_dma;
 753
 754                         n_desc++;
 755                         frag_map_size = min(frag_size, MTK_TX_DMA_BUF_LEN);
 756                         mapped_addr = skb_frag_dma_map(eth->dev, frag, offset,
 757                                                        frag_map_size,
 758                                                        DMA_TO_DEVICE);
 759                         if (unlikely(dma_mapping_error(eth->dev, mapped_addr)))
 760                                 goto err_dma;
 761
 762                         if (i == nr_frags - 1 &&
 763                             (frag_size - frag_map_size) == 0)
 764                                 last_frag = true;
 765
 766                         WRITE_ONCE(txd->txd1, mapped_addr);
 767                         WRITE_ONCE(txd->txd3, (TX_DMA_SWC |
 768                                                TX_DMA_PLEN0(frag_map_size) |
 769                                                last_frag * TX_DMA_LS0));
 770                         WRITE_ONCE(txd->txd4, fport);
 771
 772                         tx_buf = mtk_desc_to_tx_buf(ring, txd);
 773                         memset(tx_buf, 0, sizeof(*tx_buf));
 774                         tx_buf->skb = (struct sk_buff *)MTK_DMA_DUMMY_DESC;
 775                         tx_buf->flags |= MTK_TX_FLAGS_PAGE0;
 776                         tx_buf->flags |= (!mac->id) ? MTK_TX_FLAGS_FPORT0 :
 777                                          MTK_TX_FLAGS_FPORT1;
 778
 779                         dma_unmap_addr_set(tx_buf, dma_addr0, mapped_addr);
 780                         dma_unmap_len_set(tx_buf, dma_len0, frag_map_size);
 781                         frag_size -= frag_map_size;
 782                         offset += frag_map_size;
 783                 }
 784         }
 785
 786         /* store skb to cleanup */
 787         itx_buf->skb = skb;
 788
 789         WRITE_ONCE(itxd->txd4, txd4);
 790         WRITE_ONCE(itxd->txd3, (TX_DMA_SWC | TX_DMA_PLEN0(skb_headlen(skb)) |
 791                                 (!nr_frags * TX_DMA_LS0)));
 792
 793         netdev_sent_queue(dev, skb->len);
 794         skb_tx_timestamp(skb);
 795
 796         ring->next_free = mtk_qdma_phys_to_virt(ring, txd->txd2);
 797         atomic_sub(n_desc, &ring->free_count);
 798
 799         /* make sure that all changes to the dma ring are flushed before we
 800          * continue
 801          */
 802         wmb();
 803
 804         if (netif_xmit_stopped(netdev_get_tx_queue(dev, 0)) || !skb->xmit_more)
 805                 mtk_w32(eth, txd->txd2, MTK_QTX_CTX_PTR);
 806
 807         return 0;
 808
 809 err_dma:
 810         do {
 811                 tx_buf = mtk_desc_to_tx_buf(ring, itxd);
 812
 813                 /* unmap dma */
 814                 mtk_tx_unmap(eth, tx_buf);
 815
 816                 itxd->txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
 817                 itxd = mtk_qdma_phys_to_virt(ring, itxd->txd2);
 818         } while (itxd != txd);
 819
 820         return -ENOMEM;
 821 }
 822
 823 static inline int mtk_cal_txd_req(struct sk_buff *skb)
 824 {
 825         int i, nfrags;
 826         struct skb_frag_struct *frag;
 827
 828         nfrags = 1;
 829         if (skb_is_gso(skb)) {
 830                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 831                         frag = &skb_shinfo(skb)->frags[i];
 832                         nfrags += DIV_ROUND_UP(frag->size, MTK_TX_DMA_BUF_LEN);
 833                 }
 834         } else {
 835                 nfrags += skb_shinfo(skb)->nr_frags;
 836         }
 837
 838         return nfrags;
 839 }
 840
 841 static int mtk_queue_stopped(struct mtk_eth *eth)
 842 {
 843         int i;
 844
 845         for (i = 0; i < MTK_MAC_COUNT; i++) {
 846                 if (!eth->netdev[i])
 847                         continue;
 848                 if (netif_queue_stopped(eth->netdev[i]))
 849                         return 1;
 850         }
 851
 852         return 0;
 853 }
 854
 855 static void mtk_wake_queue(struct mtk_eth *eth)
 856 {
 857         int i;
 858
 859         for (i = 0; i < MTK_MAC_COUNT; i++) {
 860                 if (!eth->netdev[i])
 861                         continue;
 862                 netif_wake_queue(eth->netdev[i]);
 863         }
 864 }
 865
 866 static void mtk_stop_queue(struct mtk_eth *eth)
 867 {
 868         int i;
 869
 870         for (i = 0; i < MTK_MAC_COUNT; i++) {
 871                 if (!eth->netdev[i])
 872                         continue;
 873                 netif_stop_queue(eth->netdev[i]);
 874         }
 875 }
 876
 877 static int mtk_start_xmit(struct sk_buff *skb, struct net_device *dev)
 878 {
 879         struct mtk_mac *mac = netdev_priv(dev);
 880         struct mtk_eth *eth = mac->hw;
 881         struct mtk_tx_ring *ring = &eth->tx_ring;
 882         struct net_device_stats *stats = &dev->stats;
 883         bool gso = false;
 884         int tx_num;
 885
 886         /* normally we can rely on the stack not calling this more than once,
 887          * however we have 2 queues running on the same ring so we need to lock
 888          * the ring access
 889          */
 890         spin_lock(&eth->page_lock);
 891
 892         if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
 893                 goto drop;
 894
 895         tx_num = mtk_cal_txd_req(skb);
 896         if (unlikely(atomic_read(&ring->free_count) <= tx_num)) {
 897                 mtk_stop_queue(eth);
 898                 netif_err(eth, tx_queued, dev,
 899                           "Tx Ring full when queue awake!\n");
 900                 spin_unlock(&eth->page_lock);
 901                 return NETDEV_TX_BUSY;
 902         }
 903
 904         /* TSO: fill MSS info in tcp checksum field */
 905         if (skb_is_gso(skb)) {
 906                 if (skb_cow_head(skb, 0)) {
 907                         netif_warn(eth, tx_err, dev,
 908                                    "GSO expand head fail.\n");
 909                         goto drop;
 910                 }
 911
 912                 if (skb_shinfo(skb)->gso_type &
 913                                 (SKB_GSO_TCPV4 | SKB_GSO_TCPV6)) {
 914                         gso = true;
 915                         tcp_hdr(skb)->check = htons(skb_shinfo(skb)->gso_size);
 916                 }
 917         }
 918
 919         if (mtk_tx_map(skb, dev, tx_num, ring, gso) < 0)
 920                 goto drop;
 921
 922         if (unlikely(atomic_read(&ring->free_count) <= ring->thresh))
 923                 mtk_stop_queue(eth);
 924
 925         spin_unlock(&eth->page_lock);
 926
 927         return NETDEV_TX_OK;
 928
 929 drop:
 930         spin_unlock(&eth->page_lock);
 931         stats->tx_dropped++;
 932         dev_kfree_skb_any(skb);
 933         return NETDEV_TX_OK;
 934 }
 935
 936 static struct mtk_rx_ring *mtk_get_rx_ring(struct mtk_eth *eth)
 937 {
 938         int i;
 939         struct mtk_rx_ring *ring;
 940         int idx;
 941
 942         if (!eth->hwlro)
 943                 return &eth->rx_ring[0];
 944
 945         for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 946                 ring = &eth->rx_ring[i];
 947                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 948                 if (ring->dma[idx].rxd2 & RX_DMA_DONE) {
 949                         ring->calc_idx_update = true;
 950                         return ring;
 951                 }
 952         }
 953
 954         return NULL;
 955 }
 956
 957 static void mtk_update_rx_cpu_idx(struct mtk_eth *eth)
 958 {
 959         struct mtk_rx_ring *ring;
 960         int i;
 961
 962         if (!eth->hwlro) {
 963                 ring = &eth->rx_ring[0];
 964                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 965         } else {
 966                 for (i = 0; i < MTK_MAX_RX_RING_NUM; i++) {
 967                         ring = &eth->rx_ring[i];
 968                         if (ring->calc_idx_update) {
 969                                 ring->calc_idx_update = false;
 970                                 mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg);
 971                         }
 972                 }
 973         }
 974 }
 975
 976 static int mtk_poll_rx(struct napi_struct *napi, int budget,
 977                        struct mtk_eth *eth)
 978 {
 979         struct mtk_rx_ring *ring;
 980         int idx;
 981         struct sk_buff *skb;
 982         u8 *data, *new_data;
 983         struct mtk_rx_dma *rxd, trxd;
 984         int done = 0;
 985
 986         while (done < budget) {
 987                 struct net_device *netdev;
 988                 unsigned int pktlen;
 989                 dma_addr_t dma_addr;
 990                 int mac = 0;
 991
 992                 ring = mtk_get_rx_ring(eth);
 993                 if (unlikely(!ring))
 994                         goto rx_done;
 995
 996                 idx = NEXT_RX_DESP_IDX(ring->calc_idx, ring->dma_size);
 997                 rxd = &ring->dma[idx];
 998                 data = ring->data[idx];
 999
1000                 mtk_rx_get_desc(&trxd, rxd);
1001                 if (!(trxd.rxd2 & RX_DMA_DONE))
1002                         break;
1003
1004                 /* find out which mac the packet come from. values start at 1 */
1005                 mac = (trxd.rxd4 >> RX_DMA_FPORT_SHIFT) &
1006                       RX_DMA_FPORT_MASK;
1007                 mac--;
1008
1009                 if (unlikely(mac < 0 || mac >= MTK_MAC_COUNT ||
1010                              !eth->netdev[mac]))
1011                         goto release_desc;
1012
1013                 netdev = eth->netdev[mac];
1014
1015                 if (unlikely(test_bit(MTK_RESETTING, &eth->state)))
1016                         goto release_desc;
1017
1018                 /* alloc new buffer */
1019                 if (ring->frag_size <= PAGE_SIZE)
1020                         new_data = napi_alloc_frag(ring->frag_size);
1021                 else
1022                         new_data = mtk_max_lro_buf_alloc(GFP_ATOMIC);
1023                 if (unlikely(!new_data)) {
1024                         netdev->stats.rx_dropped++;
1025                         goto release_desc;
1026                 }
1027                 dma_addr = dma_map_single(eth->dev,
1028                                           new_data + NET_SKB_PAD,
1029                                           ring->buf_size,
1030                                           DMA_FROM_DEVICE);
1031                 if (unlikely(dma_mapping_error(eth->dev, dma_addr))) {
1032                         skb_free_frag(new_data);
1033                         netdev->stats.rx_dropped++;
1034                         goto release_desc;
1035                 }
1036
1037                 /* receive data */
1038                 skb = build_skb(data, ring->frag_size);
1039                 if (unlikely(!skb)) {
1040                         skb_free_frag(new_data);
1041                         netdev->stats.rx_dropped++;
1042                         goto release_desc;
1043                 }
1044                 skb_reserve(skb, NET_SKB_PAD + NET_IP_ALIGN);
1045
1046                 dma_unmap_single(eth->dev, trxd.rxd1,
1047                                  ring->buf_size, DMA_FROM_DEVICE);
1048                 pktlen = RX_DMA_GET_PLEN0(trxd.rxd2);
1049                 skb->dev = netdev;
1050                 skb_put(skb, pktlen);
1051                 if (trxd.rxd4 & RX_DMA_L4_VALID)
1052                         skb->ip_summed = CHECKSUM_UNNECESSARY;
1053                 else
1054                         skb_checksum_none_assert(skb);
1055                 skb->protocol = eth_type_trans(skb, netdev);
1056
1057                 if (netdev->features & NETIF_F_HW_VLAN_CTAG_RX &&
1058                     (trxd.rxd2 & RX_DMA_VTAG))
1059                         __vlan_hwaccel_put_tag(skb, htons(ETH_P_8021Q),
1060                                                RX_DMA_VID(trxd.rxd3));
1061                 skb_record_rx_queue(skb, 0);
1062                 napi_gro_receive(napi, skb);
1063
1064                 ring->data[idx] = new_data;
1065                 rxd->rxd1 = (unsigned int)dma_addr;
1066
1067 release_desc:
1068                 rxd->rxd2 = RX_DMA_PLEN0(ring->buf_size);
1069
1070                 ring->calc_idx = idx;
1071
1072                 done++;
1073         }
1074
1075 rx_done:
1076         if (done) {
1077                 /* make sure that all changes to the dma ring are flushed before
1078                  * we continue
1079                  */
1080                 wmb();
1081                 mtk_update_rx_cpu_idx(eth);
1082         }
1083
1084         return done;
1085 }
1086
1087 static int mtk_poll_tx(struct mtk_eth *eth, int budget)
1088 {
1089         struct mtk_tx_ring *ring = &eth->tx_ring;
1090         struct mtk_tx_dma *desc;
1091         struct sk_buff *skb;
1092         struct mtk_tx_buf *tx_buf;
1093         unsigned int done[MTK_MAX_DEVS];
1094         unsigned int bytes[MTK_MAX_DEVS];
1095         u32 cpu, dma;
1096         int total = 0, i;
1097
1098         memset(done, 0, sizeof(done));
1099         memset(bytes, 0, sizeof(bytes));
1100
1101         cpu = mtk_r32(eth, MTK_QTX_CRX_PTR);
1102         dma = mtk_r32(eth, MTK_QTX_DRX_PTR);
1103
1104         desc = mtk_qdma_phys_to_virt(ring, cpu);
1105
1106         while ((cpu != dma) && budget) {
1107                 u32 next_cpu = desc->txd2;
1108                 int mac = 0;
1109
1110                 desc = mtk_qdma_phys_to_virt(ring, desc->txd2);
1111                 if ((desc->txd3 & TX_DMA_OWNER_CPU) == 0)
1112                         break;
1113
1114                 tx_buf = mtk_desc_to_tx_buf(ring, desc);
1115                 if (tx_buf->flags & MTK_TX_FLAGS_FPORT1)
1116                         mac = 1;
1117
1118                 skb = tx_buf->skb;
1119                 if (!skb)
1120                         break;
1121
1122                 if (skb != (struct sk_buff *)MTK_DMA_DUMMY_DESC) {
1123                         bytes[mac] += skb->len;
1124                         done[mac]++;
1125                         budget--;
1126                 }
1127                 mtk_tx_unmap(eth, tx_buf);
1128
1129                 ring->last_free = desc;
1130                 atomic_inc(&ring->free_count);
1131
1132                 cpu = next_cpu;
1133         }
1134
1135         mtk_w32(eth, cpu, MTK_QTX_CRX_PTR);
1136
1137         for (i = 0; i < MTK_MAC_COUNT; i++) {
1138                 if (!eth->netdev[i] || !done[i])
1139                         continue;
1140                 netdev_completed_queue(eth->netdev[i], done[i], bytes[i]);
1141                 total += done[i];
1142         }
1143
1144         if (mtk_queue_stopped(eth) &&
1145             (atomic_read(&ring->free_count) > ring->thresh))
1146                 mtk_wake_queue(eth);
1147
1148         return total;
1149 }
1150
1151 static void mtk_handle_status_irq(struct mtk_eth *eth)
1152 {
1153         u32 status2 = mtk_r32(eth, MTK_INT_STATUS2);
1154
1155         if (unlikely(status2 & (MTK_GDM1_AF | MTK_GDM2_AF))) {
1156                 mtk_stats_update(eth);
1157                 mtk_w32(eth, (MTK_GDM1_AF | MTK_GDM2_AF),
1158                         MTK_INT_STATUS2);
1159         }
1160 }
1161
1162 static int mtk_napi_tx(struct napi_struct *napi, int budget)
1163 {
1164         struct mtk_eth *eth = container_of(napi, struct mtk_eth, tx_napi);
1165         u32 status, mask;
1166         int tx_done = 0;
1167
1168         mtk_handle_status_irq(eth);
1169         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QMTK_INT_STATUS);
1170         tx_done = mtk_poll_tx(eth, budget);
1171
1172         if (unlikely(netif_msg_intr(eth))) {
1173                 status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1174                 mask = mtk_r32(eth, MTK_QDMA_INT_MASK);
1175                 dev_info(eth->dev,
1176                          "done tx %d, intr 0x%08x/0x%x\n",
1177                          tx_done, status, mask);
1178         }
1179
1180         if (tx_done == budget)
1181                 return budget;
1182
1183         status = mtk_r32(eth, MTK_QMTK_INT_STATUS);
1184         if (status & MTK_TX_DONE_INT)
1185                 return budget;
1186
1187         napi_complete(napi);
1188         mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1189
1190         return tx_done;
1191 }
1192
1193 static int mtk_napi_rx(struct napi_struct *napi, int budget)
1194 {
1195         struct mtk_eth *eth = container_of(napi, struct mtk_eth, rx_napi);
1196         u32 status, mask;
1197         int rx_done = 0;
1198         int remain_budget = budget;
1199
1200         mtk_handle_status_irq(eth);
1201
1202 poll_again:
1203         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_STATUS);
1204         rx_done = mtk_poll_rx(napi, remain_budget, eth);
1205
1206         if (unlikely(netif_msg_intr(eth))) {
1207                 status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1208                 mask = mtk_r32(eth, MTK_PDMA_INT_MASK);
1209                 dev_info(eth->dev,
1210                          "done rx %d, intr 0x%08x/0x%x\n",
1211                          rx_done, status, mask);
1212         }
1213         if (rx_done == remain_budget)
1214                 return budget;
1215
1216         status = mtk_r32(eth, MTK_PDMA_INT_STATUS);
1217         if (status & MTK_RX_DONE_INT) {
1218                 remain_budget -= rx_done;
1219                 goto poll_again;
1220         }
1221         napi_complete(napi);
1222         mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1223
1224         return rx_done + budget - remain_budget;
1225 }
1226
1227 static int mtk_tx_alloc(struct mtk_eth *eth)
1228 {
1229         struct mtk_tx_ring *ring = &eth->tx_ring;
1230         int i, sz = sizeof(*ring->dma);
1231
1232         ring->buf = kcalloc(MTK_DMA_SIZE, sizeof(*ring->buf),
1233                                GFP_KERNEL);
1234         if (!ring->buf)
1235                 goto no_tx_mem;
1236
1237         ring->dma = dma_zalloc_coherent(eth->dev, MTK_DMA_SIZE * sz,
1238                                         &ring->phys, GFP_ATOMIC);
1239         if (!ring->dma)
1240                 goto no_tx_mem;
1241
1242         for (i = 0; i < MTK_DMA_SIZE; i++) {
1243                 int next = (i + 1) % MTK_DMA_SIZE;
1244                 u32 next_ptr = ring->phys + next * sz;
1245
1246                 ring->dma[i].txd2 = next_ptr;
1247                 ring->dma[i].txd3 = TX_DMA_LS0 | TX_DMA_OWNER_CPU;
1248         }
1249
1250         atomic_set(&ring->free_count, MTK_DMA_SIZE - 2);
1251         ring->next_free = &ring->dma[0];
1252         ring->last_free = &ring->dma[MTK_DMA_SIZE - 1];
1253         ring->thresh = MAX_SKB_FRAGS;
1254
1255         /* make sure that all changes to the dma ring are flushed before we
1256          * continue
1257          */
1258         wmb();
1259
1260         mtk_w32(eth, ring->phys, MTK_QTX_CTX_PTR);
1261         mtk_w32(eth, ring->phys, MTK_QTX_DTX_PTR);
1262         mtk_w32(eth,
1263                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1264                 MTK_QTX_CRX_PTR);
1265         mtk_w32(eth,
1266                 ring->phys + ((MTK_DMA_SIZE - 1) * sz),
1267                 MTK_QTX_DRX_PTR);
1268         mtk_w32(eth, (QDMA_RES_THRES << 8) | QDMA_RES_THRES, MTK_QTX_CFG(0));
1269
1270         return 0;
1271
1272 no_tx_mem:
1273         return -ENOMEM;
1274 }
1275
1276 static void mtk_tx_clean(struct mtk_eth *eth)
1277 {
1278         struct mtk_tx_ring *ring = &eth->tx_ring;
1279         int i;
1280
1281         if (ring->buf) {
1282                 for (i = 0; i < MTK_DMA_SIZE; i++)
1283                         mtk_tx_unmap(eth, &ring->buf[i]);
1284                 kfree(ring->buf);
1285                 ring->buf = NULL;
1286         }
1287
1288         if (ring->dma) {
1289                 dma_free_coherent(eth->dev,
1290                                   MTK_DMA_SIZE * sizeof(*ring->dma),
1291                                   ring->dma,
1292                                   ring->phys);
1293                 ring->dma = NULL;
1294         }
1295 }
1296
1297 static int mtk_rx_alloc(struct mtk_eth *eth, int ring_no, int rx_flag)
1298 {
1299         struct mtk_rx_ring *ring;
1300         int rx_data_len, rx_dma_size;
1301         int i;
1302         u32 offset = 0;
1303
1304         if (rx_flag == MTK_RX_FLAGS_QDMA) {
1305                 if (ring_no)
1306                         return -EINVAL;
1307                 ring = &eth->rx_ring_qdma;
1308                 offset = 0x1000;
1309         } else {
1310                 ring = &eth->rx_ring[ring_no];
1311         }
1312
1313         if (rx_flag == MTK_RX_FLAGS_HWLRO) {
1314                 rx_data_len = MTK_MAX_LRO_RX_LENGTH;
1315                 rx_dma_size = MTK_HW_LRO_DMA_SIZE;
1316         } else {
1317                 rx_data_len = ETH_DATA_LEN;
1318                 rx_dma_size = MTK_DMA_SIZE;
1319         }
1320
1321         ring->frag_size = mtk_max_frag_size(rx_data_len);
1322         ring->buf_size = mtk_max_buf_size(ring->frag_size);
1323         ring->data = kcalloc(rx_dma_size, sizeof(*ring->data),
1324                              GFP_KERNEL);
1325         if (!ring->data)
1326                 return -ENOMEM;
1327
1328         for (i = 0; i < rx_dma_size; i++) {
1329                 if (ring->frag_size <= PAGE_SIZE)
1330                         ring->data[i] = netdev_alloc_frag(ring->frag_size);
1331                 else
1332                         ring->data[i] = mtk_max_lro_buf_alloc(GFP_KERNEL);
1333                 if (!ring->data[i])
1334                         return -ENOMEM;
1335         }
1336
1337         ring->dma = dma_zalloc_coherent(eth->dev,
1338                                         rx_dma_size * sizeof(*ring->dma),
1339                                         &ring->phys, GFP_ATOMIC);
1340         if (!ring->dma)
1341                 return -ENOMEM;
1342
1343         for (i = 0; i < rx_dma_size; i++) {
1344                 dma_addr_t dma_addr = dma_map_single(eth->dev,
1345                                 ring->data[i] + NET_SKB_PAD,
1346                                 ring->buf_size,
1347                                 DMA_FROM_DEVICE);
1348                 if (unlikely(dma_mapping_error(eth->dev, dma_addr)))
1349                         return -ENOMEM;
1350                 ring->dma[i].rxd1 = (unsigned int)dma_addr;
1351
1352                 ring->dma[i].rxd2 = RX_DMA_PLEN0(ring->buf_size);
1353         }
1354         ring->dma_size = rx_dma_size;
1355         ring->calc_idx_update = false;
1356         ring->calc_idx = rx_dma_size - 1;
1357         ring->crx_idx_reg = MTK_PRX_CRX_IDX_CFG(ring_no);
1358         /* make sure that all changes to the dma ring are flushed before we
1359          * continue
1360          */
1361         wmb();
1362
1363         mtk_w32(eth, ring->phys, MTK_PRX_BASE_PTR_CFG(ring_no) + offset);
1364         mtk_w32(eth, rx_dma_size, MTK_PRX_MAX_CNT_CFG(ring_no) + offset);
1365         mtk_w32(eth, ring->calc_idx, ring->crx_idx_reg + offset);
1366         mtk_w32(eth, MTK_PST_DRX_IDX_CFG(ring_no), MTK_PDMA_RST_IDX + offset);
1367
1368         return 0;
1369 }
1370
1371 static void mtk_rx_clean(struct mtk_eth *eth, struct mtk_rx_ring *ring)
1372 {
1373         int i;
1374
1375         if (ring->data && ring->dma) {
1376                 for (i = 0; i < ring->dma_size; i++) {
1377                         if (!ring->data[i])
1378                                 continue;
1379                         if (!ring->dma[i].rxd1)
1380                                 continue;
1381                         dma_unmap_single(eth->dev,
1382                                          ring->dma[i].rxd1,
1383                                          ring->buf_size,
1384                                          DMA_FROM_DEVICE);
1385                         skb_free_frag(ring->data[i]);
1386                 }
1387                 kfree(ring->data);
1388                 ring->data = NULL;
1389         }
1390
1391         if (ring->dma) {
1392                 dma_free_coherent(eth->dev,
1393                                   ring->dma_size * sizeof(*ring->dma),
1394                                   ring->dma,
1395                                   ring->phys);
1396                 ring->dma = NULL;
1397         }
1398 }
1399
1400 static int mtk_hwlro_rx_init(struct mtk_eth *eth)
1401 {
1402         int i;
1403         u32 ring_ctrl_dw1 = 0, ring_ctrl_dw2 = 0, ring_ctrl_dw3 = 0;
1404         u32 lro_ctrl_dw0 = 0, lro_ctrl_dw3 = 0;
1405
1406         /* set LRO rings to auto-learn modes */
1407         ring_ctrl_dw2 |= MTK_RING_AUTO_LERAN_MODE;
1408
1409         /* validate LRO ring */
1410         ring_ctrl_dw2 |= MTK_RING_VLD;
1411
1412         /* set AGE timer (unit: 20us) */
1413         ring_ctrl_dw2 |= MTK_RING_AGE_TIME_H;
1414         ring_ctrl_dw1 |= MTK_RING_AGE_TIME_L;
1415
1416         /* set max AGG timer (unit: 20us) */
1417         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_TIME;
1418
1419         /* set max LRO AGG count */
1420         ring_ctrl_dw2 |= MTK_RING_MAX_AGG_CNT_L;
1421         ring_ctrl_dw3 |= MTK_RING_MAX_AGG_CNT_H;
1422
1423         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1424                 mtk_w32(eth, ring_ctrl_dw1, MTK_LRO_CTRL_DW1_CFG(i));
1425                 mtk_w32(eth, ring_ctrl_dw2, MTK_LRO_CTRL_DW2_CFG(i));
1426                 mtk_w32(eth, ring_ctrl_dw3, MTK_LRO_CTRL_DW3_CFG(i));
1427         }
1428
1429         /* IPv4 checksum update enable */
1430         lro_ctrl_dw0 |= MTK_L3_CKS_UPD_EN;
1431
1432         /* switch priority comparison to packet count mode */
1433         lro_ctrl_dw0 |= MTK_LRO_ALT_PKT_CNT_MODE;
1434
1435         /* bandwidth threshold setting */
1436         mtk_w32(eth, MTK_HW_LRO_BW_THRE, MTK_PDMA_LRO_CTRL_DW2);
1437
1438         /* auto-learn score delta setting */
1439         mtk_w32(eth, MTK_HW_LRO_REPLACE_DELTA, MTK_PDMA_LRO_ALT_SCORE_DELTA);
1440
1441         /* set refresh timer for altering flows to 1 sec. (unit: 20us) */
1442         mtk_w32(eth, (MTK_HW_LRO_TIMER_UNIT << 16) | MTK_HW_LRO_REFRESH_TIME,
1443                 MTK_PDMA_LRO_ALT_REFRESH_TIMER);
1444
1445         /* set HW LRO mode & the max aggregation count for rx packets */
1446         lro_ctrl_dw3 |= MTK_ADMA_MODE | (MTK_HW_LRO_MAX_AGG_CNT & 0xff);
1447
1448         /* the minimal remaining room of SDL0 in RXD for lro aggregation */
1449         lro_ctrl_dw3 |= MTK_LRO_MIN_RXD_SDL;
1450
1451         /* enable HW LRO */
1452         lro_ctrl_dw0 |= MTK_LRO_EN;
1453
1454         mtk_w32(eth, lro_ctrl_dw3, MTK_PDMA_LRO_CTRL_DW3);
1455         mtk_w32(eth, lro_ctrl_dw0, MTK_PDMA_LRO_CTRL_DW0);
1456
1457         return 0;
1458 }
1459
1460 static void mtk_hwlro_rx_uninit(struct mtk_eth *eth)
1461 {
1462         int i;
1463         u32 val;
1464
1465         /* relinquish lro rings, flush aggregated packets */
1466         mtk_w32(eth, MTK_LRO_RING_RELINQUISH_REQ, MTK_PDMA_LRO_CTRL_DW0);
1467
1468         /* wait for relinquishments done */
1469         for (i = 0; i < 10; i++) {
1470                 val = mtk_r32(eth, MTK_PDMA_LRO_CTRL_DW0);
1471                 if (val & MTK_LRO_RING_RELINQUISH_DONE) {
1472                         msleep(20);
1473                         continue;
1474                 }
1475                 break;
1476         }
1477
1478         /* invalidate lro rings */
1479         for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1480                 mtk_w32(eth, 0, MTK_LRO_CTRL_DW2_CFG(i));
1481
1482         /* disable HW LRO */
1483         mtk_w32(eth, 0, MTK_PDMA_LRO_CTRL_DW0);
1484 }
1485
1486 static void mtk_hwlro_val_ipaddr(struct mtk_eth *eth, int idx, __be32 ip)
1487 {
1488         u32 reg_val;
1489
1490         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1491
1492         /* invalidate the IP setting */
1493         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1494
1495         mtk_w32(eth, ip, MTK_LRO_DIP_DW0_CFG(idx));
1496
1497         /* validate the IP setting */
1498         mtk_w32(eth, (reg_val | MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1499 }
1500
1501 static void mtk_hwlro_inval_ipaddr(struct mtk_eth *eth, int idx)
1502 {
1503         u32 reg_val;
1504
1505         reg_val = mtk_r32(eth, MTK_LRO_CTRL_DW2_CFG(idx));
1506
1507         /* invalidate the IP setting */
1508         mtk_w32(eth, (reg_val & ~MTK_RING_MYIP_VLD), MTK_LRO_CTRL_DW2_CFG(idx));
1509
1510         mtk_w32(eth, 0, MTK_LRO_DIP_DW0_CFG(idx));
1511 }
1512
1513 static int mtk_hwlro_get_ip_cnt(struct mtk_mac *mac)
1514 {
1515         int cnt = 0;
1516         int i;
1517
1518         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1519                 if (mac->hwlro_ip[i])
1520                         cnt++;
1521         }
1522
1523         return cnt;
1524 }
1525
1526 static int mtk_hwlro_add_ipaddr(struct net_device *dev,
1527                                 struct ethtool_rxnfc *cmd)
1528 {
1529         struct ethtool_rx_flow_spec *fsp =
1530                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1531         struct mtk_mac *mac = netdev_priv(dev);
1532         struct mtk_eth *eth = mac->hw;
1533         int hwlro_idx;
1534
1535         if ((fsp->flow_type != TCP_V4_FLOW) ||
1536             (!fsp->h_u.tcp_ip4_spec.ip4dst) ||
1537             (fsp->location > 1))
1538                 return -EINVAL;
1539
1540         mac->hwlro_ip[fsp->location] = htonl(fsp->h_u.tcp_ip4_spec.ip4dst);
1541         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1542
1543         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1544
1545         mtk_hwlro_val_ipaddr(eth, hwlro_idx, mac->hwlro_ip[fsp->location]);
1546
1547         return 0;
1548 }
1549
1550 static int mtk_hwlro_del_ipaddr(struct net_device *dev,
1551                                 struct ethtool_rxnfc *cmd)
1552 {
1553         struct ethtool_rx_flow_spec *fsp =
1554                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1555         struct mtk_mac *mac = netdev_priv(dev);
1556         struct mtk_eth *eth = mac->hw;
1557         int hwlro_idx;
1558
1559         if (fsp->location > 1)
1560                 return -EINVAL;
1561
1562         mac->hwlro_ip[fsp->location] = 0;
1563         hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + fsp->location;
1564
1565         mac->hwlro_ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1566
1567         mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1568
1569         return 0;
1570 }
1571
1572 static void mtk_hwlro_netdev_disable(struct net_device *dev)
1573 {
1574         struct mtk_mac *mac = netdev_priv(dev);
1575         struct mtk_eth *eth = mac->hw;
1576         int i, hwlro_idx;
1577
1578         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1579                 mac->hwlro_ip[i] = 0;
1580                 hwlro_idx = (mac->id * MTK_MAX_LRO_IP_CNT) + i;
1581
1582                 mtk_hwlro_inval_ipaddr(eth, hwlro_idx);
1583         }
1584
1585         mac->hwlro_ip_cnt = 0;
1586 }
1587
1588 static int mtk_hwlro_get_fdir_entry(struct net_device *dev,
1589                                     struct ethtool_rxnfc *cmd)
1590 {
1591         struct mtk_mac *mac = netdev_priv(dev);
1592         struct ethtool_rx_flow_spec *fsp =
1593                 (struct ethtool_rx_flow_spec *)&cmd->fs;
1594
1595         if (fsp->location >= ARRAY_SIZE(mac->hwlro_ip))
1596                 return -EINVAL;
1597
1598         /* only tcp dst ipv4 is meaningful, others are meaningless */
1599         fsp->flow_type = TCP_V4_FLOW;
1600         fsp->h_u.tcp_ip4_spec.ip4dst = ntohl(mac->hwlro_ip[fsp->location]);
1601         fsp->m_u.tcp_ip4_spec.ip4dst = 0;
1602
1603         fsp->h_u.tcp_ip4_spec.ip4src = 0;
1604         fsp->m_u.tcp_ip4_spec.ip4src = 0xffffffff;
1605         fsp->h_u.tcp_ip4_spec.psrc = 0;
1606         fsp->m_u.tcp_ip4_spec.psrc = 0xffff;
1607         fsp->h_u.tcp_ip4_spec.pdst = 0;
1608         fsp->m_u.tcp_ip4_spec.pdst = 0xffff;
1609         fsp->h_u.tcp_ip4_spec.tos = 0;
1610         fsp->m_u.tcp_ip4_spec.tos = 0xff;
1611
1612         return 0;
1613 }
1614
1615 static int mtk_hwlro_get_fdir_all(struct net_device *dev,
1616                                   struct ethtool_rxnfc *cmd,
1617                                   u32 *rule_locs)
1618 {
1619         struct mtk_mac *mac = netdev_priv(dev);
1620         int cnt = 0;
1621         int i;
1622
1623         for (i = 0; i < MTK_MAX_LRO_IP_CNT; i++) {
1624                 if (mac->hwlro_ip[i]) {
1625                         rule_locs[cnt] = i;
1626                         cnt++;
1627                 }
1628         }
1629
1630         cmd->rule_cnt = cnt;
1631
1632         return 0;
1633 }
1634
1635 static netdev_features_t mtk_fix_features(struct net_device *dev,
1636                                           netdev_features_t features)
1637 {
1638         if (!(features & NETIF_F_LRO)) {
1639                 struct mtk_mac *mac = netdev_priv(dev);
1640                 int ip_cnt = mtk_hwlro_get_ip_cnt(mac);
1641
1642                 if (ip_cnt) {
1643                         netdev_info(dev, "RX flow is programmed, LRO should keep on\n");
1644
1645                         features |= NETIF_F_LRO;
1646                 }
1647         }
1648
1649         return features;
1650 }
1651
1652 static int mtk_set_features(struct net_device *dev, netdev_features_t features)
1653 {
1654         int err = 0;
1655
1656         if (!((dev->features ^ features) & NETIF_F_LRO))
1657                 return 0;
1658
1659         if (!(features & NETIF_F_LRO))
1660                 mtk_hwlro_netdev_disable(dev);
1661
1662         return err;
1663 }
1664
1665 /* wait for DMA to finish whatever it is doing before we start using it again */
1666 static int mtk_dma_busy_wait(struct mtk_eth *eth)
1667 {
1668         unsigned long t_start = jiffies;
1669
1670         while (1) {
1671                 if (!(mtk_r32(eth, MTK_QDMA_GLO_CFG) &
1672                       (MTK_RX_DMA_BUSY | MTK_TX_DMA_BUSY)))
1673                         return 0;
1674                 if (time_after(jiffies, t_start + MTK_DMA_BUSY_TIMEOUT))
1675                         break;
1676         }
1677
1678         dev_err(eth->dev, "DMA init timeout\n");
1679         return -1;
1680 }
1681
1682 static int mtk_dma_init(struct mtk_eth *eth)
1683 {
1684         int err;
1685         u32 i;
1686
1687         if (mtk_dma_busy_wait(eth))
1688                 return -EBUSY;
1689
1690         /* QDMA needs scratch memory for internal reordering of the
1691          * descriptors
1692          */
1693         err = mtk_init_fq_dma(eth);
1694         if (err)
1695                 return err;
1696
1697         err = mtk_tx_alloc(eth);
1698         if (err)
1699                 return err;
1700
1701         err = mtk_rx_alloc(eth, 0, MTK_RX_FLAGS_QDMA);
1702         if (err)
1703                 return err;
1704
1705         err = mtk_rx_alloc(eth, 0, MTK_RX_FLAGS_NORMAL);
1706         if (err)
1707                 return err;
1708
1709         if (eth->hwlro) {
1710                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++) {
1711                         err = mtk_rx_alloc(eth, i, MTK_RX_FLAGS_HWLRO);
1712                         if (err)
1713                                 return err;
1714                 }
1715                 err = mtk_hwlro_rx_init(eth);
1716                 if (err)
1717                         return err;
1718         }
1719
1720         /* Enable random early drop and set drop threshold automatically */
1721         mtk_w32(eth, FC_THRES_DROP_MODE | FC_THRES_DROP_EN | FC_THRES_MIN,
1722                 MTK_QDMA_FC_THRES);
1723         mtk_w32(eth, 0x0, MTK_QDMA_HRED2);
1724
1725         return 0;
1726 }
1727
1728 static void mtk_dma_free(struct mtk_eth *eth)
1729 {
1730         int i;
1731
1732         for (i = 0; i < MTK_MAC_COUNT; i++)
1733                 if (eth->netdev[i])
1734                         netdev_reset_queue(eth->netdev[i]);
1735         if (eth->scratch_ring) {
1736                 dma_free_coherent(eth->dev,
1737                                   MTK_DMA_SIZE * sizeof(struct mtk_tx_dma),
1738                                   eth->scratch_ring,
1739                                   eth->phy_scratch_ring);
1740                 eth->scratch_ring = NULL;
1741                 eth->phy_scratch_ring = 0;
1742         }
1743         mtk_tx_clean(eth);
1744         mtk_rx_clean(eth, &eth->rx_ring[0]);
1745         mtk_rx_clean(eth, &eth->rx_ring_qdma);
1746
1747         if (eth->hwlro) {
1748                 mtk_hwlro_rx_uninit(eth);
1749                 for (i = 1; i < MTK_MAX_RX_RING_NUM; i++)
1750                         mtk_rx_clean(eth, &eth->rx_ring[i]);
1751         }
1752
1753         kfree(eth->scratch_head);
1754 }
1755
1756 static void mtk_tx_timeout(struct net_device *dev)
1757 {
1758         struct mtk_mac *mac = netdev_priv(dev);
1759         struct mtk_eth *eth = mac->hw;
1760
1761         eth->netdev[mac->id]->stats.tx_errors++;
1762         netif_err(eth, tx_err, dev,
1763                   "transmit timed out\n");
1764         schedule_work(&eth->pending_work);
1765 }
1766
1767 static irqreturn_t mtk_handle_irq_rx(int irq, void *_eth)
1768 {
1769         struct mtk_eth *eth = _eth;
1770
1771         if (likely(napi_schedule_prep(&eth->rx_napi))) {
1772                 __napi_schedule(&eth->rx_napi);
1773                 mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1774         }
1775
1776         return IRQ_HANDLED;
1777 }
1778
1779 static irqreturn_t mtk_handle_irq_tx(int irq, void *_eth)
1780 {
1781         struct mtk_eth *eth = _eth;
1782
1783         if (likely(napi_schedule_prep(&eth->tx_napi))) {
1784                 __napi_schedule(&eth->tx_napi);
1785                 mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1786         }
1787
1788         return IRQ_HANDLED;
1789 }
1790
1791 #ifdef CONFIG_NET_POLL_CONTROLLER
1792 static void mtk_poll_controller(struct net_device *dev)
1793 {
1794         struct mtk_mac *mac = netdev_priv(dev);
1795         struct mtk_eth *eth = mac->hw;
1796
1797         mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1798         mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1799         mtk_handle_irq_rx(eth->irq[2], dev);
1800         mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1801         mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1802 }
1803 #endif
1804
1805 static int mtk_start_dma(struct mtk_eth *eth)
1806 {
1807         u32 rx_2b_offset = (NET_IP_ALIGN == 2) ? MTK_RX_2B_OFFSET : 0;
1808         int err;
1809
1810         err = mtk_dma_init(eth);
1811         if (err) {
1812                 mtk_dma_free(eth);
1813                 return err;
1814         }
1815
1816         mtk_w32(eth,
1817                 MTK_TX_WB_DDONE | MTK_TX_DMA_EN |
1818                 MTK_DMA_SIZE_16DWORDS | MTK_NDP_CO_PRO |
1819                 MTK_RX_DMA_EN | MTK_RX_2B_OFFSET |
1820                 MTK_RX_BT_32DWORDS,
1821                 MTK_QDMA_GLO_CFG);
1822
1823         mtk_w32(eth,
1824                 MTK_RX_DMA_EN | rx_2b_offset |
1825                 MTK_RX_BT_32DWORDS | MTK_MULTI_EN,
1826                 MTK_PDMA_GLO_CFG);
1827
1828         return 0;
1829 }
1830
1831 static int mtk_open(struct net_device *dev)
1832 {
1833         struct mtk_mac *mac = netdev_priv(dev);
1834         struct mtk_eth *eth = mac->hw;
1835
1836         /* we run 2 netdevs on the same dma ring so we only bring it up once */
1837         if (!refcount_read(&eth->dma_refcnt)) {
1838                 int err = mtk_start_dma(eth);
1839
1840                 if (err)
1841                         return err;
1842
1843                 napi_enable(&eth->tx_napi);
1844                 napi_enable(&eth->rx_napi);
1845                 mtk_tx_irq_enable(eth, MTK_TX_DONE_INT);
1846                 mtk_rx_irq_enable(eth, MTK_RX_DONE_INT);
1847                 refcount_set(&eth->dma_refcnt, 1);
1848         }
1849         else
1850                 refcount_inc(&eth->dma_refcnt);
1851
1852         phy_start(dev->phydev);
1853         netif_start_queue(dev);
1854
1855         return 0;
1856 }
1857
1858 static void mtk_stop_dma(struct mtk_eth *eth, u32 glo_cfg)
1859 {
1860         u32 val;
1861         int i;
1862
1863         /* stop the dma engine */
1864         spin_lock_bh(&eth->page_lock);
1865         val = mtk_r32(eth, glo_cfg);
1866         mtk_w32(eth, val & ~(MTK_TX_WB_DDONE | MTK_RX_DMA_EN | MTK_TX_DMA_EN),
1867                 glo_cfg);
1868         spin_unlock_bh(&eth->page_lock);
1869
1870         /* wait for dma stop */
1871         for (i = 0; i < 10; i++) {
1872                 val = mtk_r32(eth, glo_cfg);
1873                 if (val & (MTK_TX_DMA_BUSY | MTK_RX_DMA_BUSY)) {
1874                         msleep(20);
1875                         continue;
1876                 }
1877                 break;
1878         }
1879 }
1880
1881 static int mtk_stop(struct net_device *dev)
1882 {
1883         struct mtk_mac *mac = netdev_priv(dev);
1884         struct mtk_eth *eth = mac->hw;
1885
1886         netif_tx_disable(dev);
1887         phy_stop(dev->phydev);
1888
1889         /* only shutdown DMA if this is the last user */
1890         if (!refcount_dec_and_test(&eth->dma_refcnt))
1891                 return 0;
1892
1893         mtk_tx_irq_disable(eth, MTK_TX_DONE_INT);
1894         mtk_rx_irq_disable(eth, MTK_RX_DONE_INT);
1895         napi_disable(&eth->tx_napi);
1896         napi_disable(&eth->rx_napi);
1897
1898         mtk_stop_dma(eth, MTK_QDMA_GLO_CFG);
1899         mtk_stop_dma(eth, MTK_PDMA_GLO_CFG);
1900
1901         mtk_dma_free(eth);
1902
1903         return 0;
1904 }
1905
1906 static void ethsys_reset(struct mtk_eth *eth, u32 reset_bits)
1907 {
1908         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1909                            reset_bits,
1910                            reset_bits);
1911
1912         usleep_range(1000, 1100);
1913         regmap_update_bits(eth->ethsys, ETHSYS_RSTCTRL,
1914                            reset_bits,
1915                            ~reset_bits);
1916         mdelay(10);
1917 }
1918
1919 static void mtk_clk_disable(struct mtk_eth *eth)
1920 {
1921         int clk;
1922
1923         for (clk = MTK_CLK_MAX - 1; clk >= 0; clk--)
1924                 clk_disable_unprepare(eth->clks[clk]);
1925 }
1926
1927 static int mtk_clk_enable(struct mtk_eth *eth)
1928 {
1929         int clk, ret;
1930
1931         for (clk = 0; clk < MTK_CLK_MAX ; clk++) {
1932                 ret = clk_prepare_enable(eth->clks[clk]);
1933                 if (ret)
1934                         goto err_disable_clks;
1935         }
1936
1937         return 0;
1938
1939 err_disable_clks:
1940         while (--clk >= 0)
1941                 clk_disable_unprepare(eth->clks[clk]);
1942
1943         return ret;
1944 }
1945
1946 static int mtk_hw_init(struct mtk_eth *eth)
1947 {
1948         int i, val, ret;
1949
1950         if (test_and_set_bit(MTK_HW_INIT, &eth->state))
1951                 return 0;
1952
1953         pm_runtime_enable(eth->dev);
1954         pm_runtime_get_sync(eth->dev);
1955
1956         ret = mtk_clk_enable(eth);
1957         if (ret)
1958                 goto err_disable_pm;
1959
1960         ethsys_reset(eth, RSTCTRL_FE);
1961         ethsys_reset(eth, RSTCTRL_PPE);
1962
1963         regmap_read(eth->ethsys, ETHSYS_SYSCFG0, &val);
1964         for (i = 0; i < MTK_MAC_COUNT; i++) {
1965                 if (!eth->mac[i])
1966                         continue;
1967                 val &= ~SYSCFG0_GE_MODE(SYSCFG0_GE_MASK, eth->mac[i]->id);
1968                 val |= SYSCFG0_GE_MODE(eth->mac[i]->ge_mode, eth->mac[i]->id);
1969         }
1970         regmap_write(eth->ethsys, ETHSYS_SYSCFG0, val);
1971
1972         if (eth->pctl) {
1973                 /* Set GE2 driving and slew rate */
1974                 regmap_write(eth->pctl, GPIO_DRV_SEL10, 0xa00);
1975
1976                 /* set GE2 TDSEL */
1977                 regmap_write(eth->pctl, GPIO_OD33_CTRL8, 0x5);
1978
1979                 /* set GE2 TUNE */
1980                 regmap_write(eth->pctl, GPIO_BIAS_CTRL, 0x0);
1981         }
1982
1983         /* Set linkdown as the default for each GMAC. Its own MCR would be set
1984          * up with the more appropriate value when mtk_phy_link_adjust call is
1985          * being invoked.
1986          */
1987         for (i = 0; i < MTK_MAC_COUNT; i++)
1988                 mtk_w32(eth, 0, MTK_MAC_MCR(i));
1989
1990         /* Indicates CDM to parse the MTK special tag from CPU
1991          * which also is working out for untag packets.
1992          */
1993         val = mtk_r32(eth, MTK_CDMQ_IG_CTRL);
1994         mtk_w32(eth, val | MTK_CDMQ_STAG_EN, MTK_CDMQ_IG_CTRL);
1995
1996         /* Enable RX VLan Offloading */
1997         mtk_w32(eth, 1, MTK_CDMP_EG_CTRL);
1998
1999         /* enable interrupt delay for RX */
2000         mtk_w32(eth, MTK_PDMA_DELAY_RX_DELAY, MTK_PDMA_DELAY_INT);
2001
2002         /* disable delay and normal interrupt */
2003         mtk_w32(eth, 0, MTK_QDMA_DELAY_INT);
2004         mtk_tx_irq_disable(eth, ~0);
2005         mtk_rx_irq_disable(eth, ~0);
2006         mtk_w32(eth, RST_GL_PSE, MTK_RST_GL);
2007         mtk_w32(eth, 0, MTK_RST_GL);
2008
2009         /* FE int grouping */
2010         mtk_w32(eth, MTK_TX_DONE_INT, MTK_PDMA_INT_GRP1);
2011         mtk_w32(eth, MTK_RX_DONE_INT, MTK_PDMA_INT_GRP2);
2012         mtk_w32(eth, MTK_TX_DONE_INT, MTK_QDMA_INT_GRP1);
2013         mtk_w32(eth, MTK_RX_DONE_INT, MTK_QDMA_INT_GRP2);
2014         mtk_w32(eth, 0x21021000, MTK_FE_INT_GRP);
2015
2016         for (i = 0; i < 2; i++) {
2017                 u32 val = mtk_r32(eth, MTK_GDMA_FWD_CFG(i));
2018
2019                 /* setup the forward port to send frame to PDMA */
2020                 val &= ~0xffff;
2021
2022                 /* Enable RX checksum */
2023                 val |= MTK_GDMA_ICS_EN | MTK_GDMA_TCS_EN | MTK_GDMA_UCS_EN;
2024
2025                 /* setup the mac dma */
2026                 mtk_w32(eth, val, MTK_GDMA_FWD_CFG(i));
2027         }
2028
2029         return 0;
2030
2031 err_disable_pm:
2032         pm_runtime_put_sync(eth->dev);
2033         pm_runtime_disable(eth->dev);
2034
2035         return ret;
2036 }
2037
2038 static int mtk_hw_deinit(struct mtk_eth *eth)
2039 {
2040         if (!test_and_clear_bit(MTK_HW_INIT, &eth->state))
2041                 return 0;
2042
2043         mtk_clk_disable(eth);
2044
2045         pm_runtime_put_sync(eth->dev);
2046         pm_runtime_disable(eth->dev);
2047
2048         return 0;
2049 }
2050
2051 static int __init mtk_init(struct net_device *dev)
2052 {
2053         struct mtk_mac *mac = netdev_priv(dev);
2054         struct mtk_eth *eth = mac->hw;
2055         const char *mac_addr;
2056
2057         mac_addr = of_get_mac_address(mac->of_node);
2058         if (mac_addr)
2059                 ether_addr_copy(dev->dev_addr, mac_addr);
2060
2061         /* If the mac address is invalid, use random mac address  */
2062         if (!is_valid_ether_addr(dev->dev_addr)) {
2063                 eth_hw_addr_random(dev);
2064                 dev_err(eth->dev, "generated random MAC address %pM\n",
2065                         dev->dev_addr);
2066         }
2067
2068         return mtk_phy_connect(dev);
2069 }
2070
2071 static void mtk_uninit(struct net_device *dev)
2072 {
2073         struct mtk_mac *mac = netdev_priv(dev);
2074         struct mtk_eth *eth = mac->hw;
2075
2076         phy_disconnect(dev->phydev);
2077         if (of_phy_is_fixed_link(mac->of_node))
2078                 of_phy_deregister_fixed_link(mac->of_node);
2079         mtk_tx_irq_disable(eth, ~0);
2080         mtk_rx_irq_disable(eth, ~0);
2081 }
2082
2083 static int mtk_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2084 {
2085         switch (cmd) {
2086         case SIOCGMIIPHY:
2087         case SIOCGMIIREG:
2088         case SIOCSMIIREG:
2089                 return phy_mii_ioctl(dev->phydev, ifr, cmd);
2090         default:
2091                 break;
2092         }
2093
2094         return -EOPNOTSUPP;
2095 }
2096
2097 static void mtk_pending_work(struct work_struct *work)
2098 {
2099         struct mtk_eth *eth = container_of(work, struct mtk_eth, pending_work);
2100         int err, i;
2101         unsigned long restart = 0;
2102
2103         rtnl_lock();
2104
2105         dev_dbg(eth->dev, "[%s][%d] reset\n", __func__, __LINE__);
2106
2107         while (test_and_set_bit_lock(MTK_RESETTING, &eth->state))
2108                 cpu_relax();
2109
2110         dev_dbg(eth->dev, "[%s][%d] mtk_stop starts\n", __func__, __LINE__);
2111         /* stop all devices to make sure that dma is properly shut down */
2112         for (i = 0; i < MTK_MAC_COUNT; i++) {
2113                 if (!eth->netdev[i])
2114                         continue;
2115                 mtk_stop(eth->netdev[i]);
2116                 __set_bit(i, &restart);
2117         }
2118         dev_dbg(eth->dev, "[%s][%d] mtk_stop ends\n", __func__, __LINE__);
2119
2120         /* restart underlying hardware such as power, clock, pin mux
2121          * and the connected phy
2122          */
2123         mtk_hw_deinit(eth);
2124
2125         if (eth->dev->pins)
2126                 pinctrl_select_state(eth->dev->pins->p,
2127                                      eth->dev->pins->default_state);
2128         mtk_hw_init(eth);
2129
2130         for (i = 0; i < MTK_MAC_COUNT; i++) {
2131                 if (!eth->mac[i] ||
2132                     of_phy_is_fixed_link(eth->mac[i]->of_node))
2133                         continue;
2134                 err = phy_init_hw(eth->netdev[i]->phydev);
2135                 if (err)
2136                         dev_err(eth->dev, "%s: PHY init failed.\n",
2137                                 eth->netdev[i]->name);
2138         }
2139
2140         /* restart DMA and enable IRQs */
2141         for (i = 0; i < MTK_MAC_COUNT; i++) {
2142                 if (!test_bit(i, &restart))
2143                         continue;
2144                 err = mtk_open(eth->netdev[i]);
2145                 if (err) {
2146                         netif_alert(eth, ifup, eth->netdev[i],
2147                               "Driver up/down cycle failed, closing device.\n");
2148                         dev_close(eth->netdev[i]);
2149                 }
2150         }
2151
2152         dev_dbg(eth->dev, "[%s][%d] reset done\n", __func__, __LINE__);
2153
2154         clear_bit_unlock(MTK_RESETTING, &eth->state);
2155
2156         rtnl_unlock();
2157 }
2158
2159 static int mtk_free_dev(struct mtk_eth *eth)
2160 {
2161         int i;
2162
2163         for (i = 0; i < MTK_MAC_COUNT; i++) {
2164                 if (!eth->netdev[i])
2165                         continue;
2166                 free_netdev(eth->netdev[i]);
2167         }
2168
2169         return 0;
2170 }
2171
2172 static int mtk_unreg_dev(struct mtk_eth *eth)
2173 {
2174         int i;
2175
2176         for (i = 0; i < MTK_MAC_COUNT; i++) {
2177                 if (!eth->netdev[i])
2178                         continue;
2179                 unregister_netdev(eth->netdev[i]);
2180         }
2181
2182         return 0;
2183 }
2184
2185 static int mtk_cleanup(struct mtk_eth *eth)
2186 {
2187         mtk_unreg_dev(eth);
2188         mtk_free_dev(eth);
2189         cancel_work_sync(&eth->pending_work);
2190
2191         return 0;
2192 }
2193
2194 static int mtk_get_link_ksettings(struct net_device *ndev,
2195                                   struct ethtool_link_ksettings *cmd)
2196 {
2197         struct mtk_mac *mac = netdev_priv(ndev);
2198
2199         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2200                 return -EBUSY;
2201
2202         phy_ethtool_ksettings_get(ndev->phydev, cmd);
2203
2204         return 0;
2205 }
2206
2207 static int mtk_set_link_ksettings(struct net_device *ndev,
2208                                   const struct ethtool_link_ksettings *cmd)
2209 {
2210         struct mtk_mac *mac = netdev_priv(ndev);
2211
2212         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2213                 return -EBUSY;
2214
2215         return phy_ethtool_ksettings_set(ndev->phydev, cmd);
2216 }
2217
2218 static void mtk_get_drvinfo(struct net_device *dev,
2219                             struct ethtool_drvinfo *info)
2220 {
2221         struct mtk_mac *mac = netdev_priv(dev);
2222
2223         strlcpy(info->driver, mac->hw->dev->driver->name, sizeof(info->driver));
2224         strlcpy(info->bus_info, dev_name(mac->hw->dev), sizeof(info->bus_info));
2225         info->n_stats = ARRAY_SIZE(mtk_ethtool_stats);
2226 }
2227
2228 static u32 mtk_get_msglevel(struct net_device *dev)
2229 {
2230         struct mtk_mac *mac = netdev_priv(dev);
2231
2232         return mac->hw->msg_enable;
2233 }
2234
2235 static void mtk_set_msglevel(struct net_device *dev, u32 value)
2236 {
2237         struct mtk_mac *mac = netdev_priv(dev);
2238
2239         mac->hw->msg_enable = value;
2240 }
2241
2242 static int mtk_nway_reset(struct net_device *dev)
2243 {
2244         struct mtk_mac *mac = netdev_priv(dev);
2245
2246         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2247                 return -EBUSY;
2248
2249         return genphy_restart_aneg(dev->phydev);
2250 }
2251
2252 static u32 mtk_get_link(struct net_device *dev)
2253 {
2254         struct mtk_mac *mac = netdev_priv(dev);
2255         int err;
2256
2257         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2258                 return -EBUSY;
2259
2260         err = genphy_update_link(dev->phydev);
2261         if (err)
2262                 return ethtool_op_get_link(dev);
2263
2264         return dev->phydev->link;
2265 }
2266
2267 static void mtk_get_strings(struct net_device *dev, u32 stringset, u8 *data)
2268 {
2269         int i;
2270
2271         switch (stringset) {
2272         case ETH_SS_STATS:
2273                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++) {
2274                         memcpy(data, mtk_ethtool_stats[i].str, ETH_GSTRING_LEN);
2275                         data += ETH_GSTRING_LEN;
2276                 }
2277                 break;
2278         }
2279 }
2280
2281 static int mtk_get_sset_count(struct net_device *dev, int sset)
2282 {
2283         switch (sset) {
2284         case ETH_SS_STATS:
2285                 return ARRAY_SIZE(mtk_ethtool_stats);
2286         default:
2287                 return -EOPNOTSUPP;
2288         }
2289 }
2290
2291 static void mtk_get_ethtool_stats(struct net_device *dev,
2292                                   struct ethtool_stats *stats, u64 *data)
2293 {
2294         struct mtk_mac *mac = netdev_priv(dev);
2295         struct mtk_hw_stats *hwstats = mac->hw_stats;
2296         u64 *data_src, *data_dst;
2297         unsigned int start;
2298         int i;
2299
2300         if (unlikely(test_bit(MTK_RESETTING, &mac->hw->state)))
2301                 return;
2302
2303         if (netif_running(dev) && netif_device_present(dev)) {
2304                 if (spin_trylock_bh(&hwstats->stats_lock)) {
2305                         mtk_stats_update_mac(mac);
2306                         spin_unlock_bh(&hwstats->stats_lock);
2307                 }
2308         }
2309
2310         data_src = (u64 *)hwstats;
2311
2312         do {
2313                 data_dst = data;
2314                 start = u64_stats_fetch_begin_irq(&hwstats->syncp);
2315
2316                 for (i = 0; i < ARRAY_SIZE(mtk_ethtool_stats); i++)
2317                         *data_dst++ = *(data_src + mtk_ethtool_stats[i].offset);
2318         } while (u64_stats_fetch_retry_irq(&hwstats->syncp, start));
2319 }
2320
2321 static int mtk_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd,
2322                          u32 *rule_locs)
2323 {
2324         int ret = -EOPNOTSUPP;
2325
2326         switch (cmd->cmd) {
2327         case ETHTOOL_GRXRINGS:
2328                 if (dev->hw_features & NETIF_F_LRO) {
2329                         cmd->data = MTK_MAX_RX_RING_NUM;
2330                         ret = 0;
2331                 }
2332                 break;
2333         case ETHTOOL_GRXCLSRLCNT:
2334                 if (dev->hw_features & NETIF_F_LRO) {
2335                         struct mtk_mac *mac = netdev_priv(dev);
2336
2337                         cmd->rule_cnt = mac->hwlro_ip_cnt;
2338                         ret = 0;
2339                 }
2340                 break;
2341         case ETHTOOL_GRXCLSRULE:
2342                 if (dev->hw_features & NETIF_F_LRO)
2343                         ret = mtk_hwlro_get_fdir_entry(dev, cmd);
2344                 break;
2345         case ETHTOOL_GRXCLSRLALL:
2346                 if (dev->hw_features & NETIF_F_LRO)
2347                         ret = mtk_hwlro_get_fdir_all(dev, cmd,
2348                                                      rule_locs);
2349                 break;
2350         default:
2351                 break;
2352         }
2353
2354         return ret;
2355 }
2356
2357 static int mtk_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd)
2358 {
2359         int ret = -EOPNOTSUPP;
2360
2361         switch (cmd->cmd) {
2362         case ETHTOOL_SRXCLSRLINS:
2363                 if (dev->hw_features & NETIF_F_LRO)
2364                         ret = mtk_hwlro_add_ipaddr(dev, cmd);
2365                 break;
2366         case ETHTOOL_SRXCLSRLDEL:
2367                 if (dev->hw_features & NETIF_F_LRO)
2368                         ret = mtk_hwlro_del_ipaddr(dev, cmd);
2369                 break;
2370         default:
2371                 break;
2372         }
2373
2374         return ret;
2375 }
2376
2377 static const struct ethtool_ops mtk_ethtool_ops = {
2378         .get_link_ksettings     = mtk_get_link_ksettings,
2379         .set_link_ksettings     = mtk_set_link_ksettings,
2380         .get_drvinfo            = mtk_get_drvinfo,
2381         .get_msglevel           = mtk_get_msglevel,
2382         .set_msglevel           = mtk_set_msglevel,
2383         .nway_reset             = mtk_nway_reset,
2384         .get_link               = mtk_get_link,
2385         .get_strings            = mtk_get_strings,
2386         .get_sset_count         = mtk_get_sset_count,
2387         .get_ethtool_stats      = mtk_get_ethtool_stats,
2388         .get_rxnfc              = mtk_get_rxnfc,
2389         .set_rxnfc              = mtk_set_rxnfc,
2390 };
2391
2392 static const struct net_device_ops mtk_netdev_ops = {
2393         .ndo_init               = mtk_init,
2394         .ndo_uninit             = mtk_uninit,
2395         .ndo_open               = mtk_open,
2396         .ndo_stop               = mtk_stop,
2397         .ndo_start_xmit         = mtk_start_xmit,
2398         .ndo_set_mac_address    = mtk_set_mac_address,
2399         .ndo_validate_addr      = eth_validate_addr,
2400         .ndo_do_ioctl           = mtk_do_ioctl,
2401         .ndo_tx_timeout         = mtk_tx_timeout,
2402         .ndo_get_stats64        = mtk_get_stats64,
2403         .ndo_fix_features       = mtk_fix_features,
2404         .ndo_set_features       = mtk_set_features,
2405 #ifdef CONFIG_NET_POLL_CONTROLLER
2406         .ndo_poll_controller    = mtk_poll_controller,
2407 #endif
2408 };
2409
2410 static int mtk_add_mac(struct mtk_eth *eth, struct device_node *np)
2411 {
2412         struct mtk_mac *mac;
2413         const __be32 *_id = of_get_property(np, "reg", NULL);
2414         int id, err;
2415
2416         if (!_id) {
2417                 dev_err(eth->dev, "missing mac id\n");
2418                 return -EINVAL;
2419         }
2420
2421         id = be32_to_cpup(_id);
2422         if (id >= MTK_MAC_COUNT) {
2423                 dev_err(eth->dev, "%d is not a valid mac id\n", id);
2424                 return -EINVAL;
2425         }
2426
2427         if (eth->netdev[id]) {
2428                 dev_err(eth->dev, "duplicate mac id found: %d\n", id);
2429                 return -EINVAL;
2430         }
2431
2432         eth->netdev[id] = alloc_etherdev(sizeof(*mac));
2433         if (!eth->netdev[id]) {
2434                 dev_err(eth->dev, "alloc_etherdev failed\n");
2435                 return -ENOMEM;
2436         }
2437         mac = netdev_priv(eth->netdev[id]);
2438         eth->mac[id] = mac;
2439         mac->id = id;
2440         mac->hw = eth;
2441         mac->of_node = np;
2442
2443         memset(mac->hwlro_ip, 0, sizeof(mac->hwlro_ip));
2444         mac->hwlro_ip_cnt = 0;
2445
2446         mac->hw_stats = devm_kzalloc(eth->dev,
2447                                      sizeof(*mac->hw_stats),
2448                                      GFP_KERNEL);
2449         if (!mac->hw_stats) {
2450                 dev_err(eth->dev, "failed to allocate counter memory\n");
2451                 err = -ENOMEM;
2452                 goto free_netdev;
2453         }
2454         spin_lock_init(&mac->hw_stats->stats_lock);
2455         u64_stats_init(&mac->hw_stats->syncp);
2456         mac->hw_stats->reg_offset = id * MTK_STAT_OFFSET;
2457
2458         SET_NETDEV_DEV(eth->netdev[id], eth->dev);
2459         eth->netdev[id]->watchdog_timeo = 5 * HZ;
2460         eth->netdev[id]->netdev_ops = &mtk_netdev_ops;
2461         eth->netdev[id]->base_addr = (unsigned long)eth->base;
2462
2463         eth->netdev[id]->hw_features = MTK_HW_FEATURES;
2464         if (eth->hwlro)
2465                 eth->netdev[id]->hw_features |= NETIF_F_LRO;
2466
2467         eth->netdev[id]->vlan_features = MTK_HW_FEATURES &
2468                 ~(NETIF_F_HW_VLAN_CTAG_TX | NETIF_F_HW_VLAN_CTAG_RX);
2469         eth->netdev[id]->features |= MTK_HW_FEATURES;
2470         eth->netdev[id]->ethtool_ops = &mtk_ethtool_ops;
2471
2472         eth->netdev[id]->irq = eth->irq[0];
2473         eth->netdev[id]->dev.of_node = np;
2474
2475         eth->netdev[id]->max_mtu = MTK_MAX_RX_LENGTH - MTK_RX_ETH_HLEN;
2476
2477         return 0;
2478
2479 free_netdev:
2480         free_netdev(eth->netdev[id]);
2481         return err;
2482 }
2483
2484 static int mtk_probe(struct platform_device *pdev)
2485 {
2486         struct resource *res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2487         struct device_node *mac_np;
2488         struct mtk_eth *eth;
2489         int err;
2490         int i;
2491
2492         eth = devm_kzalloc(&pdev->dev, sizeof(*eth), GFP_KERNEL);
2493         if (!eth)
2494                 return -ENOMEM;
2495
2496         eth->soc = of_device_get_match_data(&pdev->dev);
2497
2498         eth->dev = &pdev->dev;
2499         eth->base = devm_ioremap_resource(&pdev->dev, res);
2500         if (IS_ERR(eth->base))
2501                 return PTR_ERR(eth->base);
2502
2503         spin_lock_init(&eth->page_lock);
2504         spin_lock_init(&eth->tx_irq_lock);
2505         spin_lock_init(&eth->rx_irq_lock);
2506
2507         eth->ethsys = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2508                                                       "mediatek,ethsys");
2509         if (IS_ERR(eth->ethsys)) {
2510                 dev_err(&pdev->dev, "no ethsys regmap found\n");
2511                 return PTR_ERR(eth->ethsys);
2512         }
2513
2514         if (MTK_HAS_CAPS(eth->soc->caps, MTK_SGMII)) {
2515                 eth->sgmiisys =
2516                 syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2517                                                 "mediatek,sgmiisys");
2518                 if (IS_ERR(eth->sgmiisys)) {
2519                         dev_err(&pdev->dev, "no sgmiisys regmap found\n");
2520                         return PTR_ERR(eth->sgmiisys);
2521                 }
2522         }
2523
2524         if (eth->soc->required_pctl) {
2525                 eth->pctl = syscon_regmap_lookup_by_phandle(pdev->dev.of_node,
2526                                                             "mediatek,pctl");
2527                 if (IS_ERR(eth->pctl)) {
2528                         dev_err(&pdev->dev, "no pctl regmap found\n");
2529                         return PTR_ERR(eth->pctl);
2530                 }
2531         }
2532
2533         for (i = 0; i < 3; i++) {
2534                 eth->irq[i] = platform_get_irq(pdev, i);
2535                 if (eth->irq[i] < 0) {
2536                         dev_err(&pdev->dev, "no IRQ%d resource found\n", i);
2537                         return -ENXIO;
2538                 }
2539         }
2540         for (i = 0; i < ARRAY_SIZE(eth->clks); i++) {
2541                 eth->clks[i] = devm_clk_get(eth->dev,
2542                                             mtk_clks_source_name[i]);
2543                 if (IS_ERR(eth->clks[i])) {
2544                         if (PTR_ERR(eth->clks[i]) == -EPROBE_DEFER)
2545                                 return -EPROBE_DEFER;
2546                         if (eth->soc->required_clks & BIT(i)) {
2547                                 dev_err(&pdev->dev, "clock %s not found\n",
2548                                         mtk_clks_source_name[i]);
2549                                 return -EINVAL;
2550                         }
2551                         eth->clks[i] = NULL;
2552                 }
2553         }
2554
2555         eth->msg_enable = netif_msg_init(mtk_msg_level, MTK_DEFAULT_MSG_ENABLE);
2556         INIT_WORK(&eth->pending_work, mtk_pending_work);
2557
2558         err = mtk_hw_init(eth);
2559         if (err)
2560                 return err;
2561
2562         eth->hwlro = MTK_HAS_CAPS(eth->soc->caps, MTK_HWLRO);
2563
2564         for_each_child_of_node(pdev->dev.of_node, mac_np) {
2565                 if (!of_device_is_compatible(mac_np,
2566                                              "mediatek,eth-mac"))
2567                         continue;
2568
2569                 if (!of_device_is_available(mac_np))
2570                         continue;
2571
2572                 err = mtk_add_mac(eth, mac_np);
2573                 if (err)
2574                         goto err_deinit_hw;
2575         }
2576
2577         err = devm_request_irq(eth->dev, eth->irq[1], mtk_handle_irq_tx, 0,
2578                                dev_name(eth->dev), eth);
2579         if (err)
2580                 goto err_free_dev;
2581
2582         err = devm_request_irq(eth->dev, eth->irq[2], mtk_handle_irq_rx, 0,
2583                                dev_name(eth->dev), eth);
2584         if (err)
2585                 goto err_free_dev;
2586
2587         err = mtk_mdio_init(eth);
2588         if (err)
2589                 goto err_free_dev;
2590
2591         for (i = 0; i < MTK_MAX_DEVS; i++) {
2592                 if (!eth->netdev[i])
2593                         continue;
2594
2595                 err = register_netdev(eth->netdev[i]);
2596                 if (err) {
2597                         dev_err(eth->dev, "error bringing up device\n");
2598                         goto err_deinit_mdio;
2599                 } else
2600                         netif_info(eth, probe, eth->netdev[i],
2601                                    "mediatek frame engine at 0x%08lx, irq %d\n",
2602                                    eth->netdev[i]->base_addr, eth->irq[0]);
2603         }
2604
2605         /* we run 2 devices on the same DMA ring so we need a dummy device
2606          * for NAPI to work
2607          */
2608         init_dummy_netdev(&eth->dummy_dev);
2609         netif_napi_add(&eth->dummy_dev, &eth->tx_napi, mtk_napi_tx,
2610                        MTK_NAPI_WEIGHT);
2611         netif_napi_add(&eth->dummy_dev, &eth->rx_napi, mtk_napi_rx,
2612                        MTK_NAPI_WEIGHT);
2613
2614         platform_set_drvdata(pdev, eth);
2615
2616         return 0;
2617
2618 err_deinit_mdio:
2619         mtk_mdio_cleanup(eth);
2620 err_free_dev:
2621         mtk_free_dev(eth);
2622 err_deinit_hw:
2623         mtk_hw_deinit(eth);
2624
2625         return err;
2626 }
2627
2628 static int mtk_remove(struct platform_device *pdev)
2629 {
2630         struct mtk_eth *eth = platform_get_drvdata(pdev);
2631         int i;
2632
2633         /* stop all devices to make sure that dma is properly shut down */
2634         for (i = 0; i < MTK_MAC_COUNT; i++) {
2635                 if (!eth->netdev[i])
2636                         continue;
2637                 mtk_stop(eth->netdev[i]);
2638         }
2639
2640         mtk_hw_deinit(eth);
2641
2642         netif_napi_del(&eth->tx_napi);
2643         netif_napi_del(&eth->rx_napi);
2644         mtk_cleanup(eth);
2645         mtk_mdio_cleanup(eth);
2646
2647         return 0;
2648 }
2649
2650 static const struct mtk_soc_data mt2701_data = {
2651         .caps = MTK_GMAC1_TRGMII | MTK_HWLRO,
2652         .required_clks = MT7623_CLKS_BITMAP,
2653         .required_pctl = true,
2654 };
2655
2656 static const struct mtk_soc_data mt7622_data = {
2657         .caps = MTK_DUAL_GMAC_SHARED_SGMII | MTK_GMAC1_ESW | MTK_HWLRO,
2658         .required_clks = MT7622_CLKS_BITMAP,
2659         .required_pctl = false,
2660 };
2661
2662 static const struct mtk_soc_data mt7623_data = {
2663         .caps = MTK_GMAC1_TRGMII | MTK_HWLRO,
2664         .required_clks = MT7623_CLKS_BITMAP,
2665         .required_pctl = true,
2666 };
2667
2668 const struct of_device_id of_mtk_match[] = {
2669         { .compatible = "mediatek,mt2701-eth", .data = &mt2701_data},
2670         { .compatible = "mediatek,mt7622-eth", .data = &mt7622_data},
2671         { .compatible = "mediatek,mt7623-eth", .data = &mt7623_data},
2672         {},
2673 };
2674 MODULE_DEVICE_TABLE(of, of_mtk_match);
2675
2676 static struct platform_driver mtk_driver = {
2677         .probe = mtk_probe,
2678         .remove = mtk_remove,
2679         .driver = {
2680                 .name = "mtk_soc_eth",
2681                 .of_match_table = of_mtk_match,
2682         },
2683 };
2684
2685 module_platform_driver(mtk_driver);
2686
2687 MODULE_LICENSE("GPL");
2688 MODULE_AUTHOR("John Crispin <blogic@openwrt.org>");
2689 MODULE_DESCRIPTION("Ethernet driver for MediaTek SoC");