drivers/net/ethernet/mellanox/mlx4/mr.c

   1 /*
   2  * Copyright (c) 2004 Topspin Communications.  All rights reserved.
   3  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
   4  * Copyright (c) 2006, 2007 Cisco Systems, Inc.  All rights reserved.
   5  *
   6  * This software is available to you under a choice of one of two
   7  * licenses.  You may choose to be licensed under the terms of the GNU
   8  * General Public License (GPL) Version 2, available from the file
   9  * COPYING in the main directory of this source tree, or the
  10  * OpenIB.org BSD license below:
  11  *
  12  *     Redistribution and use in source and binary forms, with or
  13  *     without modification, are permitted provided that the following
  14  *     conditions are met:
  15  *
  16  *      - Redistributions of source code must retain the above
  17  *        copyright notice, this list of conditions and the following
  18  *        disclaimer.
  19  *
  20  *      - Redistributions in binary form must reproduce the above
  21  *        copyright notice, this list of conditions and the following
  22  *        disclaimer in the documentation and/or other materials
  23  *        provided with the distribution.
  24  *
  25  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  26  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  27  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  28  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  29  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  30  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  31  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  32  * SOFTWARE.
  33  */
  34
  35 #include <linux/errno.h>
  36 #include <linux/export.h>
  37 #include <linux/slab.h>
  38 #include <linux/kernel.h>
  39 #include <linux/vmalloc.h>
  40
  41 #include <linux/mlx4/cmd.h>
  42
  43 #include "mlx4.h"
  44 #include "icm.h"
  45
  46 static u32 mlx4_buddy_alloc(struct mlx4_buddy *buddy, int order)
  47 {
  48         int o;
  49         int m;
  50         u32 seg;
  51
  52         spin_lock(&buddy->lock);
  53
  54         for (o = order; o <= buddy->max_order; ++o)
  55                 if (buddy->num_free[o]) {
  56                         m = 1 << (buddy->max_order - o);
  57                         seg = find_first_bit(buddy->bits[o], m);
  58                         if (seg < m)
  59                                 goto found;
  60                 }
  61
  62         spin_unlock(&buddy->lock);
  63         return -1;
  64
  65  found:
  66         clear_bit(seg, buddy->bits[o]);
  67         --buddy->num_free[o];
  68
  69         while (o > order) {
  70                 --o;
  71                 seg <<= 1;
  72                 set_bit(seg ^ 1, buddy->bits[o]);
  73                 ++buddy->num_free[o];
  74         }
  75
  76         spin_unlock(&buddy->lock);
  77
  78         seg <<= order;
  79
  80         return seg;
  81 }
  82
  83 static void mlx4_buddy_free(struct mlx4_buddy *buddy, u32 seg, int order)
  84 {
  85         seg >>= order;
  86
  87         spin_lock(&buddy->lock);
  88
  89         while (test_bit(seg ^ 1, buddy->bits[order])) {
  90                 clear_bit(seg ^ 1, buddy->bits[order]);
  91                 --buddy->num_free[order];
  92                 seg >>= 1;
  93                 ++order;
  94         }
  95
  96         set_bit(seg, buddy->bits[order]);
  97         ++buddy->num_free[order];
  98
  99         spin_unlock(&buddy->lock);
 100 }
 101
 102 static int mlx4_buddy_init(struct mlx4_buddy *buddy, int max_order)
 103 {
 104         int i, s;
 105
 106         buddy->max_order = max_order;
 107         spin_lock_init(&buddy->lock);
 108
 109         buddy->bits = kcalloc(buddy->max_order + 1, sizeof (long *),
 110                               GFP_KERNEL);
 111         buddy->num_free = kcalloc((buddy->max_order + 1), sizeof *buddy->num_free,
 112                                   GFP_KERNEL);
 113         if (!buddy->bits || !buddy->num_free)
 114                 goto err_out;
 115
 116         for (i = 0; i <= buddy->max_order; ++i) {
 117                 s = BITS_TO_LONGS(1UL << (buddy->max_order - i));
 118                 buddy->bits[i] = kcalloc(s, sizeof (long), GFP_KERNEL | __GFP_NOWARN);
 119                 if (!buddy->bits[i]) {
 120                         buddy->bits[i] = vzalloc(s * sizeof(long));
 121                         if (!buddy->bits[i])
 122                                 goto err_out_free;
 123                 }
 124         }
 125
 126         set_bit(0, buddy->bits[buddy->max_order]);
 127         buddy->num_free[buddy->max_order] = 1;
 128
 129         return 0;
 130
 131 err_out_free:
 132         for (i = 0; i <= buddy->max_order; ++i)
 133                 kvfree(buddy->bits[i]);
 134
 135 err_out:
 136         kfree(buddy->bits);
 137         kfree(buddy->num_free);
 138
 139         return -ENOMEM;
 140 }
 141
 142 static void mlx4_buddy_cleanup(struct mlx4_buddy *buddy)
 143 {
 144         int i;
 145
 146         for (i = 0; i <= buddy->max_order; ++i)
 147                 kvfree(buddy->bits[i]);
 148
 149         kfree(buddy->bits);
 150         kfree(buddy->num_free);
 151 }
 152
 153 u32 __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order)
 154 {
 155         struct mlx4_mr_table *mr_table = &mlx4_priv(dev)->mr_table;
 156         u32 seg;
 157         int seg_order;
 158         u32 offset;
 159
 160         seg_order = max_t(int, order - log_mtts_per_seg, 0);
 161
 162         seg = mlx4_buddy_alloc(&mr_table->mtt_buddy, seg_order);
 163         if (seg == -1)
 164                 return -1;
 165
 166         offset = seg * (1 << log_mtts_per_seg);
 167
 168         if (mlx4_table_get_range(dev, &mr_table->mtt_table, offset,
 169                                  offset + (1 << order) - 1)) {
 170                 mlx4_buddy_free(&mr_table->mtt_buddy, seg, seg_order);
 171                 return -1;
 172         }
 173
 174         return offset;
 175 }
 176
 177 static u32 mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order)
 178 {
 179         u64 in_param = 0;
 180         u64 out_param;
 181         int err;
 182
 183         if (mlx4_is_mfunc(dev)) {
 184                 set_param_l(&in_param, order);
 185                 err = mlx4_cmd_imm(dev, in_param, &out_param, RES_MTT,
 186                                                        RES_OP_RESERVE_AND_MAP,
 187                                                        MLX4_CMD_ALLOC_RES,
 188                                                        MLX4_CMD_TIME_CLASS_A,
 189                                                        MLX4_CMD_WRAPPED);
 190                 if (err)
 191                         return -1;
 192                 return get_param_l(&out_param);
 193         }
 194         return __mlx4_alloc_mtt_range(dev, order);
 195 }
 196
 197 int mlx4_mtt_init(struct mlx4_dev *dev, int npages, int page_shift,
 198                   struct mlx4_mtt *mtt)
 199 {
 200         int i;
 201
 202         if (!npages) {
 203                 mtt->order      = -1;
 204                 mtt->page_shift = MLX4_ICM_PAGE_SHIFT;
 205                 return 0;
 206         } else
 207                 mtt->page_shift = page_shift;
 208
 209         for (mtt->order = 0, i = 1; i < npages; i <<= 1)
 210                 ++mtt->order;
 211
 212         mtt->offset = mlx4_alloc_mtt_range(dev, mtt->order);
 213         if (mtt->offset == -1)
 214                 return -ENOMEM;
 215
 216         return 0;
 217 }
 218 EXPORT_SYMBOL_GPL(mlx4_mtt_init);
 219
 220 void __mlx4_free_mtt_range(struct mlx4_dev *dev, u32 offset, int order)
 221 {
 222         u32 first_seg;
 223         int seg_order;
 224         struct mlx4_mr_table *mr_table = &mlx4_priv(dev)->mr_table;
 225
 226         seg_order = max_t(int, order - log_mtts_per_seg, 0);
 227         first_seg = offset / (1 << log_mtts_per_seg);
 228
 229         mlx4_buddy_free(&mr_table->mtt_buddy, first_seg, seg_order);
 230         mlx4_table_put_range(dev, &mr_table->mtt_table, offset,
 231                              offset + (1 << order) - 1);
 232 }
 233
 234 static void mlx4_free_mtt_range(struct mlx4_dev *dev, u32 offset, int order)
 235 {
 236         u64 in_param = 0;
 237         int err;
 238
 239         if (mlx4_is_mfunc(dev)) {
 240                 set_param_l(&in_param, offset);
 241                 set_param_h(&in_param, order);
 242                 err = mlx4_cmd(dev, in_param, RES_MTT, RES_OP_RESERVE_AND_MAP,
 243                                                        MLX4_CMD_FREE_RES,
 244                                                        MLX4_CMD_TIME_CLASS_A,
 245                                                        MLX4_CMD_WRAPPED);
 246                 if (err)
 247                         mlx4_warn(dev, "Failed to free mtt range at:%d order:%d\n",
 248                                   offset, order);
 249                 return;
 250         }
 251         __mlx4_free_mtt_range(dev, offset, order);
 252 }
 253
 254 void mlx4_mtt_cleanup(struct mlx4_dev *dev, struct mlx4_mtt *mtt)
 255 {
 256         if (mtt->order < 0)
 257                 return;
 258
 259         mlx4_free_mtt_range(dev, mtt->offset, mtt->order);
 260 }
 261 EXPORT_SYMBOL_GPL(mlx4_mtt_cleanup);
 262
 263 u64 mlx4_mtt_addr(struct mlx4_dev *dev, struct mlx4_mtt *mtt)
 264 {
 265         return (u64) mtt->offset * dev->caps.mtt_entry_sz;
 266 }
 267 EXPORT_SYMBOL_GPL(mlx4_mtt_addr);
 268
 269 static u32 hw_index_to_key(u32 ind)
 270 {
 271         return (ind >> 24) | (ind << 8);
 272 }
 273
 274 static u32 key_to_hw_index(u32 key)
 275 {
 276         return (key << 24) | (key >> 8);
 277 }
 278
 279 static int mlx4_SW2HW_MPT(struct mlx4_dev *dev, struct mlx4_cmd_mailbox *mailbox,
 280                           int mpt_index)
 281 {
 282         return mlx4_cmd(dev, mailbox->dma, mpt_index,
 283                         0, MLX4_CMD_SW2HW_MPT, MLX4_CMD_TIME_CLASS_B,
 284                         MLX4_CMD_WRAPPED);
 285 }
 286
 287 static int mlx4_HW2SW_MPT(struct mlx4_dev *dev, struct mlx4_cmd_mailbox *mailbox,
 288                           int mpt_index)
 289 {
 290         return mlx4_cmd_box(dev, 0, mailbox ? mailbox->dma : 0, mpt_index,
 291                             !mailbox, MLX4_CMD_HW2SW_MPT,
 292                             MLX4_CMD_TIME_CLASS_B, MLX4_CMD_WRAPPED);
 293 }
 294
 295 /* Must protect against concurrent access */
 296 int mlx4_mr_hw_get_mpt(struct mlx4_dev *dev, struct mlx4_mr *mmr,
 297                        struct mlx4_mpt_entry ***mpt_entry)
 298 {
 299         int err;
 300         int key = key_to_hw_index(mmr->key) & (dev->caps.num_mpts - 1);
 301         struct mlx4_cmd_mailbox *mailbox = NULL;
 302
 303         if (mmr->enabled != MLX4_MPT_EN_HW)
 304                 return -EINVAL;
 305
 306         err = mlx4_HW2SW_MPT(dev, NULL, key);
 307         if (err) {
 308                 mlx4_warn(dev, "HW2SW_MPT failed (%d).", err);
 309                 mlx4_warn(dev, "Most likely the MR has MWs bound to it.\n");
 310                 return err;
 311         }
 312
 313         mmr->enabled = MLX4_MPT_EN_SW;
 314
 315         if (!mlx4_is_mfunc(dev)) {
 316                 **mpt_entry = mlx4_table_find(
 317                                 &mlx4_priv(dev)->mr_table.dmpt_table,
 318                                 key, NULL);
 319         } else {
 320                 mailbox = mlx4_alloc_cmd_mailbox(dev);
 321                 if (IS_ERR(mailbox))
 322                         return PTR_ERR(mailbox);
 323
 324                 err = mlx4_cmd_box(dev, 0, mailbox->dma, key,
 325                                    0, MLX4_CMD_QUERY_MPT,
 326                                    MLX4_CMD_TIME_CLASS_B,
 327                                    MLX4_CMD_WRAPPED);
 328                 if (err)
 329                         goto free_mailbox;
 330
 331                 *mpt_entry = (struct mlx4_mpt_entry **)&mailbox->buf;
 332         }
 333
 334         if (!(*mpt_entry) || !(**mpt_entry)) {
 335                 err = -ENOMEM;
 336                 goto free_mailbox;
 337         }
 338
 339         return 0;
 340
 341 free_mailbox:
 342         mlx4_free_cmd_mailbox(dev, mailbox);
 343         return err;
 344 }
 345 EXPORT_SYMBOL_GPL(mlx4_mr_hw_get_mpt);
 346
 347 int mlx4_mr_hw_write_mpt(struct mlx4_dev *dev, struct mlx4_mr *mmr,
 348                          struct mlx4_mpt_entry **mpt_entry)
 349 {
 350         int err;
 351
 352         if (!mlx4_is_mfunc(dev)) {
 353                 /* Make sure any changes to this entry are flushed */
 354                 wmb();
 355
 356                 *(u8 *)(*mpt_entry) = MLX4_MPT_STATUS_HW;
 357
 358                 /* Make sure the new status is written */
 359                 wmb();
 360
 361                 err = mlx4_SYNC_TPT(dev);
 362         } else {
 363                 int key = key_to_hw_index(mmr->key) & (dev->caps.num_mpts - 1);
 364
 365                 struct mlx4_cmd_mailbox *mailbox =
 366                         container_of((void *)mpt_entry, struct mlx4_cmd_mailbox,
 367                                      buf);
 368
 369                 (*mpt_entry)->lkey = 0;
 370                 err = mlx4_SW2HW_MPT(dev, mailbox, key);
 371         }
 372
 373         if (!err) {
 374                 mmr->pd = be32_to_cpu((*mpt_entry)->pd_flags) & MLX4_MPT_PD_MASK;
 375                 mmr->enabled = MLX4_MPT_EN_HW;
 376         }
 377         return err;
 378 }
 379 EXPORT_SYMBOL_GPL(mlx4_mr_hw_write_mpt);
 380
 381 void mlx4_mr_hw_put_mpt(struct mlx4_dev *dev,
 382                         struct mlx4_mpt_entry **mpt_entry)
 383 {
 384         if (mlx4_is_mfunc(dev)) {
 385                 struct mlx4_cmd_mailbox *mailbox =
 386                         container_of((void *)mpt_entry, struct mlx4_cmd_mailbox,
 387                                      buf);
 388                 mlx4_free_cmd_mailbox(dev, mailbox);
 389         }
 390 }
 391 EXPORT_SYMBOL_GPL(mlx4_mr_hw_put_mpt);
 392
 393 int mlx4_mr_hw_change_pd(struct mlx4_dev *dev, struct mlx4_mpt_entry *mpt_entry,
 394                          u32 pdn)
 395 {
 396         u32 pd_flags = be32_to_cpu(mpt_entry->pd_flags) & ~MLX4_MPT_PD_MASK;
 397         /* The wrapper function will put the slave's id here */
 398         if (mlx4_is_mfunc(dev))
 399                 pd_flags &= ~MLX4_MPT_PD_VF_MASK;
 400
 401         mpt_entry->pd_flags = cpu_to_be32(pd_flags |
 402                                           (pdn & MLX4_MPT_PD_MASK)
 403                                           | MLX4_MPT_PD_FLAG_EN_INV);
 404         return 0;
 405 }
 406 EXPORT_SYMBOL_GPL(mlx4_mr_hw_change_pd);
 407
 408 int mlx4_mr_hw_change_access(struct mlx4_dev *dev,
 409                              struct mlx4_mpt_entry *mpt_entry,
 410                              u32 access)
 411 {
 412         u32 flags = (be32_to_cpu(mpt_entry->flags) & ~MLX4_PERM_MASK) |
 413                     (access & MLX4_PERM_MASK);
 414
 415         mpt_entry->flags = cpu_to_be32(flags);
 416         return 0;
 417 }
 418 EXPORT_SYMBOL_GPL(mlx4_mr_hw_change_access);
 419
 420 static int mlx4_mr_alloc_reserved(struct mlx4_dev *dev, u32 mridx, u32 pd,
 421                            u64 iova, u64 size, u32 access, int npages,
 422                            int page_shift, struct mlx4_mr *mr)
 423 {
 424         mr->iova       = iova;
 425         mr->size       = size;
 426         mr->pd         = pd;
 427         mr->access     = access;
 428         mr->enabled    = MLX4_MPT_DISABLED;
 429         mr->key        = hw_index_to_key(mridx);
 430
 431         return mlx4_mtt_init(dev, npages, page_shift, &mr->mtt);
 432 }
 433
 434 static int mlx4_WRITE_MTT(struct mlx4_dev *dev,
 435                           struct mlx4_cmd_mailbox *mailbox,
 436                           int num_entries)
 437 {
 438         return mlx4_cmd(dev, mailbox->dma, num_entries, 0, MLX4_CMD_WRITE_MTT,
 439                         MLX4_CMD_TIME_CLASS_A,  MLX4_CMD_WRAPPED);
 440 }
 441
 442 int __mlx4_mpt_reserve(struct mlx4_dev *dev)
 443 {
 444         struct mlx4_priv *priv = mlx4_priv(dev);
 445
 446         return mlx4_bitmap_alloc(&priv->mr_table.mpt_bitmap);
 447 }
 448
 449 static int mlx4_mpt_reserve(struct mlx4_dev *dev)
 450 {
 451         u64 out_param;
 452
 453         if (mlx4_is_mfunc(dev)) {
 454                 if (mlx4_cmd_imm(dev, 0, &out_param, RES_MPT, RES_OP_RESERVE,
 455                                    MLX4_CMD_ALLOC_RES,
 456                                    MLX4_CMD_TIME_CLASS_A, MLX4_CMD_WRAPPED))
 457                         return -1;
 458                 return get_param_l(&out_param);
 459         }
 460         return  __mlx4_mpt_reserve(dev);
 461 }
 462
 463 void __mlx4_mpt_release(struct mlx4_dev *dev, u32 index)
 464 {
 465         struct mlx4_priv *priv = mlx4_priv(dev);
 466
 467         mlx4_bitmap_free(&priv->mr_table.mpt_bitmap, index, MLX4_NO_RR);
 468 }
 469
 470 static void mlx4_mpt_release(struct mlx4_dev *dev, u32 index)
 471 {
 472         u64 in_param = 0;
 473
 474         if (mlx4_is_mfunc(dev)) {
 475                 set_param_l(&in_param, index);
 476                 if (mlx4_cmd(dev, in_param, RES_MPT, RES_OP_RESERVE,
 477                                MLX4_CMD_FREE_RES,
 478                                MLX4_CMD_TIME_CLASS_A, MLX4_CMD_WRAPPED))
 479                         mlx4_warn(dev, "Failed to release mr index:%d\n",
 480                                   index);
 481                 return;
 482         }
 483         __mlx4_mpt_release(dev, index);
 484 }
 485
 486 int __mlx4_mpt_alloc_icm(struct mlx4_dev *dev, u32 index, gfp_t gfp)
 487 {
 488         struct mlx4_mr_table *mr_table = &mlx4_priv(dev)->mr_table;
 489
 490         return mlx4_table_get(dev, &mr_table->dmpt_table, index, gfp);
 491 }
 492
 493 static int mlx4_mpt_alloc_icm(struct mlx4_dev *dev, u32 index, gfp_t gfp)
 494 {
 495         u64 param = 0;
 496
 497         if (mlx4_is_mfunc(dev)) {
 498                 set_param_l(&param, index);
 499                 return mlx4_cmd_imm(dev, param, &param, RES_MPT, RES_OP_MAP_ICM,
 500                                                         MLX4_CMD_ALLOC_RES,
 501                                                         MLX4_CMD_TIME_CLASS_A,
 502                                                         MLX4_CMD_WRAPPED);
 503         }
 504         return __mlx4_mpt_alloc_icm(dev, index, gfp);
 505 }
 506
 507 void __mlx4_mpt_free_icm(struct mlx4_dev *dev, u32 index)
 508 {
 509         struct mlx4_mr_table *mr_table = &mlx4_priv(dev)->mr_table;
 510
 511         mlx4_table_put(dev, &mr_table->dmpt_table, index);
 512 }
 513
 514 static void mlx4_mpt_free_icm(struct mlx4_dev *dev, u32 index)
 515 {
 516         u64 in_param = 0;
 517
 518         if (mlx4_is_mfunc(dev)) {
 519                 set_param_l(&in_param, index);
 520                 if (mlx4_cmd(dev, in_param, RES_MPT, RES_OP_MAP_ICM,
 521                              MLX4_CMD_FREE_RES, MLX4_CMD_TIME_CLASS_A,
 522                              MLX4_CMD_WRAPPED))
 523                         mlx4_warn(dev, "Failed to free icm of mr index:%d\n",
 524                                   index);
 525                 return;
 526         }
 527         return __mlx4_mpt_free_icm(dev, index);
 528 }
 529
 530 int mlx4_mr_alloc(struct mlx4_dev *dev, u32 pd, u64 iova, u64 size, u32 access,
 531                   int npages, int page_shift, struct mlx4_mr *mr)
 532 {
 533         u32 index;
 534         int err;
 535
 536         index = mlx4_mpt_reserve(dev);
 537         if (index == -1)
 538                 return -ENOMEM;
 539
 540         err = mlx4_mr_alloc_reserved(dev, index, pd, iova, size,
 541                                      access, npages, page_shift, mr);
 542         if (err)
 543                 mlx4_mpt_release(dev, index);
 544
 545         return err;
 546 }
 547 EXPORT_SYMBOL_GPL(mlx4_mr_alloc);
 548
 549 static int mlx4_mr_free_reserved(struct mlx4_dev *dev, struct mlx4_mr *mr)
 550 {
 551         int err;
 552
 553         if (mr->enabled == MLX4_MPT_EN_HW) {
 554                 err = mlx4_HW2SW_MPT(dev, NULL,
 555                                      key_to_hw_index(mr->key) &
 556                                      (dev->caps.num_mpts - 1));
 557                 if (err) {
 558                         mlx4_warn(dev, "HW2SW_MPT failed (%d), MR has MWs bound to it\n",
 559                                   err);
 560                         return err;
 561                 }
 562
 563                 mr->enabled = MLX4_MPT_EN_SW;
 564         }
 565         mlx4_mtt_cleanup(dev, &mr->mtt);
 566
 567         return 0;
 568 }
 569
 570 int mlx4_mr_free(struct mlx4_dev *dev, struct mlx4_mr *mr)
 571 {
 572         int ret;
 573
 574         ret = mlx4_mr_free_reserved(dev, mr);
 575         if (ret)
 576                 return ret;
 577         if (mr->enabled)
 578                 mlx4_mpt_free_icm(dev, key_to_hw_index(mr->key));
 579         mlx4_mpt_release(dev, key_to_hw_index(mr->key));
 580
 581         return 0;
 582 }
 583 EXPORT_SYMBOL_GPL(mlx4_mr_free);
 584
 585 void mlx4_mr_rereg_mem_cleanup(struct mlx4_dev *dev, struct mlx4_mr *mr)
 586 {
 587         mlx4_mtt_cleanup(dev, &mr->mtt);
 588         mr->mtt.order = -1;
 589 }
 590 EXPORT_SYMBOL_GPL(mlx4_mr_rereg_mem_cleanup);
 591
 592 int mlx4_mr_rereg_mem_write(struct mlx4_dev *dev, struct mlx4_mr *mr,
 593                             u64 iova, u64 size, int npages,
 594                             int page_shift, struct mlx4_mpt_entry *mpt_entry)
 595 {
 596         int err;
 597
 598         err = mlx4_mtt_init(dev, npages, page_shift, &mr->mtt);
 599         if (err)
 600                 return err;
 601
 602         mpt_entry->start       = cpu_to_be64(iova);
 603         mpt_entry->length      = cpu_to_be64(size);
 604         mpt_entry->entity_size = cpu_to_be32(page_shift);
 605         mpt_entry->flags    &= ~(cpu_to_be32(MLX4_MPT_FLAG_FREE |
 606                                            MLX4_MPT_FLAG_SW_OWNS));
 607         if (mr->mtt.order < 0) {
 608                 mpt_entry->flags |= cpu_to_be32(MLX4_MPT_FLAG_PHYSICAL);
 609                 mpt_entry->mtt_addr = 0;
 610         } else {
 611                 mpt_entry->mtt_addr = cpu_to_be64(mlx4_mtt_addr(dev,
 612                                                   &mr->mtt));
 613                 if (mr->mtt.page_shift == 0)
 614                         mpt_entry->mtt_sz    = cpu_to_be32(1 << mr->mtt.order);
 615         }
 616         if (mr->mtt.order >= 0 && mr->mtt.page_shift == 0) {
 617                 /* fast register MR in free state */
 618                 mpt_entry->flags    |= cpu_to_be32(MLX4_MPT_FLAG_FREE);
 619                 mpt_entry->pd_flags |= cpu_to_be32(MLX4_MPT_PD_FLAG_FAST_REG |
 620                                                    MLX4_MPT_PD_FLAG_RAE);
 621         } else {
 622                 mpt_entry->flags    |= cpu_to_be32(MLX4_MPT_FLAG_SW_OWNS);
 623         }
 624         mr->enabled = MLX4_MPT_EN_SW;
 625
 626         return 0;
 627 }
 628 EXPORT_SYMBOL_GPL(mlx4_mr_rereg_mem_write);
 629
 630 int mlx4_mr_enable(struct mlx4_dev *dev, struct mlx4_mr *mr)
 631 {
 632         struct mlx4_cmd_mailbox *mailbox;
 633         struct mlx4_mpt_entry *mpt_entry;
 634         int err;
 635
 636         err = mlx4_mpt_alloc_icm(dev, key_to_hw_index(mr->key), GFP_KERNEL);
 637         if (err)
 638                 return err;
 639
 640         mailbox = mlx4_alloc_cmd_mailbox(dev);
 641         if (IS_ERR(mailbox)) {
 642                 err = PTR_ERR(mailbox);
 643                 goto err_table;
 644         }
 645         mpt_entry = mailbox->buf;
 646         mpt_entry->flags = cpu_to_be32(MLX4_MPT_FLAG_MIO         |
 647                                        MLX4_MPT_FLAG_REGION      |
 648                                        mr->access);
 649
 650         mpt_entry->key         = cpu_to_be32(key_to_hw_index(mr->key));
 651         mpt_entry->pd_flags    = cpu_to_be32(mr->pd | MLX4_MPT_PD_FLAG_EN_INV);
 652         mpt_entry->start       = cpu_to_be64(mr->iova);
 653         mpt_entry->length      = cpu_to_be64(mr->size);
 654         mpt_entry->entity_size = cpu_to_be32(mr->mtt.page_shift);
 655
 656         if (mr->mtt.order < 0) {
 657                 mpt_entry->flags |= cpu_to_be32(MLX4_MPT_FLAG_PHYSICAL);
 658                 mpt_entry->mtt_addr = 0;
 659         } else {
 660                 mpt_entry->mtt_addr = cpu_to_be64(mlx4_mtt_addr(dev,
 661                                                   &mr->mtt));
 662         }
 663
 664         if (mr->mtt.order >= 0 && mr->mtt.page_shift == 0) {
 665                 /* fast register MR in free state */
 666                 mpt_entry->flags    |= cpu_to_be32(MLX4_MPT_FLAG_FREE);
 667                 mpt_entry->pd_flags |= cpu_to_be32(MLX4_MPT_PD_FLAG_FAST_REG |
 668                                                    MLX4_MPT_PD_FLAG_RAE);
 669                 mpt_entry->mtt_sz    = cpu_to_be32(1 << mr->mtt.order);
 670         } else {
 671                 mpt_entry->flags    |= cpu_to_be32(MLX4_MPT_FLAG_SW_OWNS);
 672         }
 673
 674         err = mlx4_SW2HW_MPT(dev, mailbox,
 675                              key_to_hw_index(mr->key) & (dev->caps.num_mpts - 1));
 676         if (err) {
 677                 mlx4_warn(dev, "SW2HW_MPT failed (%d)\n", err);
 678                 goto err_cmd;
 679         }
 680         mr->enabled = MLX4_MPT_EN_HW;
 681
 682         mlx4_free_cmd_mailbox(dev, mailbox);
 683
 684         return 0;
 685
 686 err_cmd:
 687         mlx4_free_cmd_mailbox(dev, mailbox);
 688
 689 err_table:
 690         mlx4_mpt_free_icm(dev, key_to_hw_index(mr->key));
 691         return err;
 692 }
 693 EXPORT_SYMBOL_GPL(mlx4_mr_enable);
 694
 695 static int mlx4_write_mtt_chunk(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
 696                                 int start_index, int npages, u64 *page_list)
 697 {
 698         struct mlx4_priv *priv = mlx4_priv(dev);
 699         __be64 *mtts;
 700         dma_addr_t dma_handle;
 701         int i;
 702
 703         mtts = mlx4_table_find(&priv->mr_table.mtt_table, mtt->offset +
 704                                start_index, &dma_handle);
 705
 706         if (!mtts)
 707                 return -ENOMEM;
 708
 709         dma_sync_single_for_cpu(&dev->persist->pdev->dev, dma_handle,
 710                                 npages * sizeof (u64), DMA_TO_DEVICE);
 711
 712         for (i = 0; i < npages; ++i)
 713                 mtts[i] = cpu_to_be64(page_list[i] | MLX4_MTT_FLAG_PRESENT);
 714
 715         dma_sync_single_for_device(&dev->persist->pdev->dev, dma_handle,
 716                                    npages * sizeof (u64), DMA_TO_DEVICE);
 717
 718         return 0;
 719 }
 720
 721 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
 722                      int start_index, int npages, u64 *page_list)
 723 {
 724         int err = 0;
 725         int chunk;
 726         int mtts_per_page;
 727         int max_mtts_first_page;
 728
 729         /* compute how may mtts fit in the first page */
 730         mtts_per_page = PAGE_SIZE / sizeof(u64);
 731         max_mtts_first_page = mtts_per_page - (mtt->offset + start_index)
 732                               % mtts_per_page;
 733
 734         chunk = min_t(int, max_mtts_first_page, npages);
 735
 736         while (npages > 0) {
 737                 err = mlx4_write_mtt_chunk(dev, mtt, start_index, chunk, page_list);
 738                 if (err)
 739                         return err;
 740                 npages      -= chunk;
 741                 start_index += chunk;
 742                 page_list   += chunk;
 743
 744                 chunk = min_t(int, mtts_per_page, npages);
 745         }
 746         return err;
 747 }
 748
 749 int mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
 750                    int start_index, int npages, u64 *page_list)
 751 {
 752         struct mlx4_cmd_mailbox *mailbox = NULL;
 753         __be64 *inbox = NULL;
 754         int chunk;
 755         int err = 0;
 756         int i;
 757
 758         if (mtt->order < 0)
 759                 return -EINVAL;
 760
 761         if (mlx4_is_mfunc(dev)) {
 762                 mailbox = mlx4_alloc_cmd_mailbox(dev);
 763                 if (IS_ERR(mailbox))
 764                         return PTR_ERR(mailbox);
 765                 inbox = mailbox->buf;
 766
 767                 while (npages > 0) {
 768                         chunk = min_t(int, MLX4_MAILBOX_SIZE / sizeof(u64) - 2,
 769                                       npages);
 770                         inbox[0] = cpu_to_be64(mtt->offset + start_index);
 771                         inbox[1] = 0;
 772                         for (i = 0; i < chunk; ++i)
 773                                 inbox[i + 2] = cpu_to_be64(page_list[i] |
 774                                                MLX4_MTT_FLAG_PRESENT);
 775                         err = mlx4_WRITE_MTT(dev, mailbox, chunk);
 776                         if (err) {
 777                                 mlx4_free_cmd_mailbox(dev, mailbox);
 778                                 return err;
 779                         }
 780
 781                         npages      -= chunk;
 782                         start_index += chunk;
 783                         page_list   += chunk;
 784                 }
 785                 mlx4_free_cmd_mailbox(dev, mailbox);
 786                 return err;
 787         }
 788
 789         return __mlx4_write_mtt(dev, mtt, start_index, npages, page_list);
 790 }
 791 EXPORT_SYMBOL_GPL(mlx4_write_mtt);
 792
 793 int mlx4_buf_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
 794                        struct mlx4_buf *buf, gfp_t gfp)
 795 {
 796         u64 *page_list;
 797         int err;
 798         int i;
 799
 800         page_list = kmalloc(buf->npages * sizeof *page_list,
 801                             gfp);
 802         if (!page_list)
 803                 return -ENOMEM;
 804
 805         for (i = 0; i < buf->npages; ++i)
 806                 if (buf->nbufs == 1)
 807                         page_list[i] = buf->direct.map + (i << buf->page_shift);
 808                 else
 809                         page_list[i] = buf->page_list[i].map;
 810
 811         err = mlx4_write_mtt(dev, mtt, 0, buf->npages, page_list);
 812
 813         kfree(page_list);
 814         return err;
 815 }
 816 EXPORT_SYMBOL_GPL(mlx4_buf_write_mtt);
 817
 818 int mlx4_mw_alloc(struct mlx4_dev *dev, u32 pd, enum mlx4_mw_type type,
 819                   struct mlx4_mw *mw)
 820 {
 821         u32 index;
 822
 823         if ((type == MLX4_MW_TYPE_1 &&
 824              !(dev->caps.flags & MLX4_DEV_CAP_FLAG_MEM_WINDOW)) ||
 825              (type == MLX4_MW_TYPE_2 &&
 826              !(dev->caps.bmme_flags & MLX4_BMME_FLAG_TYPE_2_WIN)))
 827                 return -ENOTSUPP;
 828
 829         index = mlx4_mpt_reserve(dev);
 830         if (index == -1)
 831                 return -ENOMEM;
 832
 833         mw->key     = hw_index_to_key(index);
 834         mw->pd      = pd;
 835         mw->type    = type;
 836         mw->enabled = MLX4_MPT_DISABLED;
 837
 838         return 0;
 839 }
 840 EXPORT_SYMBOL_GPL(mlx4_mw_alloc);
 841
 842 int mlx4_mw_enable(struct mlx4_dev *dev, struct mlx4_mw *mw)
 843 {
 844         struct mlx4_cmd_mailbox *mailbox;
 845         struct mlx4_mpt_entry *mpt_entry;
 846         int err;
 847
 848         err = mlx4_mpt_alloc_icm(dev, key_to_hw_index(mw->key), GFP_KERNEL);
 849         if (err)
 850                 return err;
 851
 852         mailbox = mlx4_alloc_cmd_mailbox(dev);
 853         if (IS_ERR(mailbox)) {
 854                 err = PTR_ERR(mailbox);
 855                 goto err_table;
 856         }
 857         mpt_entry = mailbox->buf;
 858
 859         /* Note that the MLX4_MPT_FLAG_REGION bit in mpt_entry->flags is turned
 860          * off, thus creating a memory window and not a memory region.
 861          */
 862         mpt_entry->key         = cpu_to_be32(key_to_hw_index(mw->key));
 863         mpt_entry->pd_flags    = cpu_to_be32(mw->pd);
 864         if (mw->type == MLX4_MW_TYPE_2) {
 865                 mpt_entry->flags    |= cpu_to_be32(MLX4_MPT_FLAG_FREE);
 866                 mpt_entry->qpn       = cpu_to_be32(MLX4_MPT_QP_FLAG_BOUND_QP);
 867                 mpt_entry->pd_flags |= cpu_to_be32(MLX4_MPT_PD_FLAG_EN_INV);
 868         }
 869
 870         err = mlx4_SW2HW_MPT(dev, mailbox,
 871                              key_to_hw_index(mw->key) &
 872                              (dev->caps.num_mpts - 1));
 873         if (err) {
 874                 mlx4_warn(dev, "SW2HW_MPT failed (%d)\n", err);
 875                 goto err_cmd;
 876         }
 877         mw->enabled = MLX4_MPT_EN_HW;
 878
 879         mlx4_free_cmd_mailbox(dev, mailbox);
 880
 881         return 0;
 882
 883 err_cmd:
 884         mlx4_free_cmd_mailbox(dev, mailbox);
 885
 886 err_table:
 887         mlx4_mpt_free_icm(dev, key_to_hw_index(mw->key));
 888         return err;
 889 }
 890 EXPORT_SYMBOL_GPL(mlx4_mw_enable);
 891
 892 void mlx4_mw_free(struct mlx4_dev *dev, struct mlx4_mw *mw)
 893 {
 894         int err;
 895
 896         if (mw->enabled == MLX4_MPT_EN_HW) {
 897                 err = mlx4_HW2SW_MPT(dev, NULL,
 898                                      key_to_hw_index(mw->key) &
 899                                      (dev->caps.num_mpts - 1));
 900                 if (err)
 901                         mlx4_warn(dev, "xxx HW2SW_MPT failed (%d)\n", err);
 902
 903                 mw->enabled = MLX4_MPT_EN_SW;
 904         }
 905         if (mw->enabled)
 906                 mlx4_mpt_free_icm(dev, key_to_hw_index(mw->key));
 907         mlx4_mpt_release(dev, key_to_hw_index(mw->key));
 908 }
 909 EXPORT_SYMBOL_GPL(mlx4_mw_free);
 910
 911 int mlx4_init_mr_table(struct mlx4_dev *dev)
 912 {
 913         struct mlx4_priv *priv = mlx4_priv(dev);
 914         struct mlx4_mr_table *mr_table = &priv->mr_table;
 915         int err;
 916
 917         /* Nothing to do for slaves - all MR handling is forwarded
 918         * to the master */
 919         if (mlx4_is_slave(dev))
 920                 return 0;
 921
 922         if (!is_power_of_2(dev->caps.num_mpts))
 923                 return -EINVAL;
 924
 925         err = mlx4_bitmap_init(&mr_table->mpt_bitmap, dev->caps.num_mpts,
 926                                ~0, dev->caps.reserved_mrws, 0);
 927         if (err)
 928                 return err;
 929
 930         err = mlx4_buddy_init(&mr_table->mtt_buddy,
 931                               ilog2((u32)dev->caps.num_mtts /
 932                               (1 << log_mtts_per_seg)));
 933         if (err)
 934                 goto err_buddy;
 935
 936         if (dev->caps.reserved_mtts) {
 937                 priv->reserved_mtts =
 938                         mlx4_alloc_mtt_range(dev,
 939                                              fls(dev->caps.reserved_mtts - 1));
 940                 if (priv->reserved_mtts < 0) {
 941                         mlx4_warn(dev, "MTT table of order %u is too small\n",
 942                                   mr_table->mtt_buddy.max_order);
 943                         err = -ENOMEM;
 944                         goto err_reserve_mtts;
 945                 }
 946         }
 947
 948         return 0;
 949
 950 err_reserve_mtts:
 951         mlx4_buddy_cleanup(&mr_table->mtt_buddy);
 952
 953 err_buddy:
 954         mlx4_bitmap_cleanup(&mr_table->mpt_bitmap);
 955
 956         return err;
 957 }
 958
 959 void mlx4_cleanup_mr_table(struct mlx4_dev *dev)
 960 {
 961         struct mlx4_priv *priv = mlx4_priv(dev);
 962         struct mlx4_mr_table *mr_table = &priv->mr_table;
 963
 964         if (mlx4_is_slave(dev))
 965                 return;
 966         if (priv->reserved_mtts >= 0)
 967                 mlx4_free_mtt_range(dev, priv->reserved_mtts,
 968                                     fls(dev->caps.reserved_mtts - 1));
 969         mlx4_buddy_cleanup(&mr_table->mtt_buddy);
 970         mlx4_bitmap_cleanup(&mr_table->mpt_bitmap);
 971 }
 972
 973 static inline int mlx4_check_fmr(struct mlx4_fmr *fmr, u64 *page_list,
 974                                   int npages, u64 iova)
 975 {
 976         int i, page_mask;
 977
 978         if (npages > fmr->max_pages)
 979                 return -EINVAL;
 980
 981         page_mask = (1 << fmr->page_shift) - 1;
 982
 983         /* We are getting page lists, so va must be page aligned. */
 984         if (iova & page_mask)
 985                 return -EINVAL;
 986
 987         /* Trust the user not to pass misaligned data in page_list */
 988         if (0)
 989                 for (i = 0; i < npages; ++i) {
 990                         if (page_list[i] & ~page_mask)
 991                                 return -EINVAL;
 992                 }
 993
 994         if (fmr->maps >= fmr->max_maps)
 995                 return -EINVAL;
 996
 997         return 0;
 998 }
 999
1000 int mlx4_map_phys_fmr(struct mlx4_dev *dev, struct mlx4_fmr *fmr, u64 *page_list,
1001                       int npages, u64 iova, u32 *lkey, u32 *rkey)
1002 {
1003         u32 key;
1004         int i, err;
1005
1006         err = mlx4_check_fmr(fmr, page_list, npages, iova);
1007         if (err)
1008                 return err;
1009
1010         ++fmr->maps;
1011
1012         key = key_to_hw_index(fmr->mr.key);
1013         key += dev->caps.num_mpts;
1014         *lkey = *rkey = fmr->mr.key = hw_index_to_key(key);
1015
1016         *(u8 *) fmr->mpt = MLX4_MPT_STATUS_SW;
1017
1018         /* Make sure MPT status is visible before writing MTT entries */
1019         wmb();
1020
1021         dma_sync_single_for_cpu(&dev->persist->pdev->dev, fmr->dma_handle,
1022                                 npages * sizeof(u64), DMA_TO_DEVICE);
1023
1024         for (i = 0; i < npages; ++i)
1025                 fmr->mtts[i] = cpu_to_be64(page_list[i] | MLX4_MTT_FLAG_PRESENT);
1026
1027         dma_sync_single_for_device(&dev->persist->pdev->dev, fmr->dma_handle,
1028                                    npages * sizeof(u64), DMA_TO_DEVICE);
1029
1030         fmr->mpt->key    = cpu_to_be32(key);
1031         fmr->mpt->lkey   = cpu_to_be32(key);
1032         fmr->mpt->length = cpu_to_be64(npages * (1ull << fmr->page_shift));
1033         fmr->mpt->start  = cpu_to_be64(iova);
1034
1035         /* Make MTT entries are visible before setting MPT status */
1036         wmb();
1037
1038         *(u8 *) fmr->mpt = MLX4_MPT_STATUS_HW;
1039
1040         /* Make sure MPT status is visible before consumer can use FMR */
1041         wmb();
1042
1043         return 0;
1044 }
1045 EXPORT_SYMBOL_GPL(mlx4_map_phys_fmr);
1046
1047 int mlx4_fmr_alloc(struct mlx4_dev *dev, u32 pd, u32 access, int max_pages,
1048                    int max_maps, u8 page_shift, struct mlx4_fmr *fmr)
1049 {
1050         struct mlx4_priv *priv = mlx4_priv(dev);
1051         int err = -ENOMEM;
1052
1053         if (max_maps > dev->caps.max_fmr_maps)
1054                 return -EINVAL;
1055
1056         if (page_shift < (ffs(dev->caps.page_size_cap) - 1) || page_shift >= 32)
1057                 return -EINVAL;
1058
1059         /* All MTTs must fit in the same page */
1060         if (max_pages * sizeof *fmr->mtts > PAGE_SIZE)
1061                 return -EINVAL;
1062
1063         fmr->page_shift = page_shift;
1064         fmr->max_pages  = max_pages;
1065         fmr->max_maps   = max_maps;
1066         fmr->maps = 0;
1067
1068         err = mlx4_mr_alloc(dev, pd, 0, 0, access, max_pages,
1069                             page_shift, &fmr->mr);
1070         if (err)
1071                 return err;
1072
1073         fmr->mtts = mlx4_table_find(&priv->mr_table.mtt_table,
1074                                     fmr->mr.mtt.offset,
1075                                     &fmr->dma_handle);
1076
1077         if (!fmr->mtts) {
1078                 err = -ENOMEM;
1079                 goto err_free;
1080         }
1081
1082         return 0;
1083
1084 err_free:
1085         (void) mlx4_mr_free(dev, &fmr->mr);
1086         return err;
1087 }
1088 EXPORT_SYMBOL_GPL(mlx4_fmr_alloc);
1089
1090 int mlx4_fmr_enable(struct mlx4_dev *dev, struct mlx4_fmr *fmr)
1091 {
1092         struct mlx4_priv *priv = mlx4_priv(dev);
1093         int err;
1094
1095         err = mlx4_mr_enable(dev, &fmr->mr);
1096         if (err)
1097                 return err;
1098
1099         fmr->mpt = mlx4_table_find(&priv->mr_table.dmpt_table,
1100                                     key_to_hw_index(fmr->mr.key), NULL);
1101         if (!fmr->mpt)
1102                 return -ENOMEM;
1103
1104         return 0;
1105 }
1106 EXPORT_SYMBOL_GPL(mlx4_fmr_enable);
1107
1108 void mlx4_fmr_unmap(struct mlx4_dev *dev, struct mlx4_fmr *fmr,
1109                     u32 *lkey, u32 *rkey)
1110 {
1111         struct mlx4_cmd_mailbox *mailbox;
1112         int err;
1113
1114         if (!fmr->maps)
1115                 return;
1116
1117         fmr->maps = 0;
1118
1119         mailbox = mlx4_alloc_cmd_mailbox(dev);
1120         if (IS_ERR(mailbox)) {
1121                 err = PTR_ERR(mailbox);
1122                 pr_warn("mlx4_ib: mlx4_alloc_cmd_mailbox failed (%d)\n", err);
1123                 return;
1124         }
1125
1126         err = mlx4_HW2SW_MPT(dev, NULL,
1127                              key_to_hw_index(fmr->mr.key) &
1128                              (dev->caps.num_mpts - 1));
1129         mlx4_free_cmd_mailbox(dev, mailbox);
1130         if (err) {
1131                 pr_warn("mlx4_ib: mlx4_HW2SW_MPT failed (%d)\n", err);
1132                 return;
1133         }
1134         fmr->mr.enabled = MLX4_MPT_EN_SW;
1135 }
1136 EXPORT_SYMBOL_GPL(mlx4_fmr_unmap);
1137
1138 int mlx4_fmr_free(struct mlx4_dev *dev, struct mlx4_fmr *fmr)
1139 {
1140         int ret;
1141
1142         if (fmr->maps)
1143                 return -EBUSY;
1144
1145         ret = mlx4_mr_free(dev, &fmr->mr);
1146         if (ret)
1147                 return ret;
1148         fmr->mr.enabled = MLX4_MPT_DISABLED;
1149
1150         return 0;
1151 }
1152 EXPORT_SYMBOL_GPL(mlx4_fmr_free);
1153
1154 int mlx4_SYNC_TPT(struct mlx4_dev *dev)
1155 {
1156         return mlx4_cmd(dev, 0, 0, 0, MLX4_CMD_SYNC_TPT,
1157                         MLX4_CMD_TIME_CLASS_A, MLX4_CMD_NATIVE);
1158 }
1159 EXPORT_SYMBOL_GPL(mlx4_SYNC_TPT);