drivers/net/ethernet/mellanox/mlx5/core/fpga/ipsec.h

   1 /*
   2  * Copyright (c) 2017 Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  *
  32  */
  33
  34 #ifndef __MLX5_FPGA_IPSEC_H__
  35 #define __MLX5_FPGA_IPSEC_H__
  36
  37 #include "accel/ipsec.h"
  38
  39 #ifdef CONFIG_MLX5_FPGA
  40
  41 void *mlx5_fpga_ipsec_sa_cmd_exec(struct mlx5_core_dev *mdev,
  42                                   struct mlx5_accel_ipsec_sa *cmd);
  43 int mlx5_fpga_ipsec_sa_cmd_wait(void *context);
  44
  45 u32 mlx5_fpga_ipsec_device_caps(struct mlx5_core_dev *mdev);
  46 unsigned int mlx5_fpga_ipsec_counters_count(struct mlx5_core_dev *mdev);
  47 int mlx5_fpga_ipsec_counters_read(struct mlx5_core_dev *mdev, u64 *counters,
  48                                   unsigned int counters_count);
  49
  50 int mlx5_fpga_ipsec_init(struct mlx5_core_dev *mdev);
  51 void mlx5_fpga_ipsec_cleanup(struct mlx5_core_dev *mdev);
  52
  53 #else
  54
  55 static inline void *mlx5_fpga_ipsec_sa_cmd_exec(struct mlx5_core_dev *mdev,
  56                                                 struct mlx5_accel_ipsec_sa *cmd)
  57 {
  58         return ERR_PTR(-EOPNOTSUPP);
  59 }
  60
  61 static inline int mlx5_fpga_ipsec_sa_cmd_wait(void *context)
  62 {
  63         return -EOPNOTSUPP;
  64 }
  65
  66 static inline u32 mlx5_fpga_ipsec_device_caps(struct mlx5_core_dev *mdev)
  67 {
  68         return 0;
  69 }
  70
  71 static inline unsigned int
  72 mlx5_fpga_ipsec_counters_count(struct mlx5_core_dev *mdev)
  73 {
  74         return 0;
  75 }
  76
  77 static inline int mlx5_fpga_ipsec_counters_read(struct mlx5_core_dev *mdev,
  78                                                 u64 *counters)
  79 {
  80         return 0;
  81 }
  82
  83 static inline int mlx5_fpga_ipsec_init(struct mlx5_core_dev *mdev)
  84 {
  85         return 0;
  86 }
  87
  88 static inline void mlx5_fpga_ipsec_cleanup(struct mlx5_core_dev *mdev)
  89 {
  90 }
  91
  92 #endif /* CONFIG_MLX5_FPGA */
  93
  94 #endif  /* __MLX5_FPGA_SADB_H__ */