drivers/net/ethernet/natsemi/natsemi.c

   1 /* natsemi.c: A Linux PCI Ethernet driver for the NatSemi DP8381x series. */
   2 /*
   3         Written/copyright 1999-2001 by Donald Becker.
   4         Portions copyright (c) 2001,2002 Sun Microsystems (thockin@sun.com)
   5         Portions copyright 2001,2002 Manfred Spraul (manfred@colorfullife.com)
   6         Portions copyright 2004 Harald Welte <laforge@gnumonks.org>
   7
   8         This software may be used and distributed according to the terms of
   9         the GNU General Public License (GPL), incorporated herein by reference.
  10         Drivers based on or derived from this code fall under the GPL and must
  11         retain the authorship, copyright and license notice.  This file is not
  12         a complete program and may only be used when the entire operating
  13         system is licensed under the GPL.  License for under other terms may be
  14         available.  Contact the original author for details.
  15
  16         The original author may be reached as becker@scyld.com, or at
  17         Scyld Computing Corporation
  18         410 Severn Ave., Suite 210
  19         Annapolis MD 21403
  20
  21         Support information and updates available at
  22         http://www.scyld.com/network/netsemi.html
  23         [link no longer provides useful info -jgarzik]
  24
  25
  26         TODO:
  27         * big endian support with CFG:BEM instead of cpu_to_le32
  28 */
  29
  30 #include <linux/module.h>
  31 #include <linux/kernel.h>
  32 #include <linux/string.h>
  33 #include <linux/timer.h>
  34 #include <linux/errno.h>
  35 #include <linux/ioport.h>
  36 #include <linux/slab.h>
  37 #include <linux/interrupt.h>
  38 #include <linux/pci.h>
  39 #include <linux/netdevice.h>
  40 #include <linux/etherdevice.h>
  41 #include <linux/skbuff.h>
  42 #include <linux/init.h>
  43 #include <linux/spinlock.h>
  44 #include <linux/ethtool.h>
  45 #include <linux/delay.h>
  46 #include <linux/rtnetlink.h>
  47 #include <linux/mii.h>
  48 #include <linux/crc32.h>
  49 #include <linux/bitops.h>
  50 #include <linux/prefetch.h>
  51 #include <asm/processor.h>      /* Processor type for cache alignment. */
  52 #include <asm/io.h>
  53 #include <asm/irq.h>
  54 #include <linux/uaccess.h>
  55
  56 #define DRV_NAME        "natsemi"
  57 #define DRV_VERSION     "2.1"
  58 #define DRV_RELDATE     "Sept 11, 2006"
  59
  60 #define RX_OFFSET       2
  61
  62 /* Updated to recommendations in pci-skeleton v2.03. */
  63
  64 /* The user-configurable values.
  65    These may be modified when a driver module is loaded.*/
  66
  67 #define NATSEMI_DEF_MSG         (NETIF_MSG_DRV          | \
  68                                  NETIF_MSG_LINK         | \
  69                                  NETIF_MSG_WOL          | \
  70                                  NETIF_MSG_RX_ERR       | \
  71                                  NETIF_MSG_TX_ERR)
  72 static int debug = -1;
  73
  74 static int mtu;
  75
  76 /* Maximum number of multicast addresses to filter (vs. rx-all-multicast).
  77    This chip uses a 512 element hash table based on the Ethernet CRC.  */
  78 static const int multicast_filter_limit = 100;
  79
  80 /* Set the copy breakpoint for the copy-only-tiny-frames scheme.
  81    Setting to > 1518 effectively disables this feature. */
  82 static int rx_copybreak;
  83
  84 static int dspcfg_workaround = 1;
  85
  86 /* Used to pass the media type, etc.
  87    Both 'options[]' and 'full_duplex[]' should exist for driver
  88    interoperability.
  89    The media type is usually passed in 'options[]'.
  90 */
  91 #define MAX_UNITS 8             /* More are supported, limit only on options */
  92 static int options[MAX_UNITS];
  93 static int full_duplex[MAX_UNITS];
  94
  95 /* Operational parameters that are set at compile time. */
  96
  97 /* Keep the ring sizes a power of two for compile efficiency.
  98    The compiler will convert <unsigned>'%'<2^N> into a bit mask.
  99    Making the Tx ring too large decreases the effectiveness of channel
 100    bonding and packet priority.
 101    There are no ill effects from too-large receive rings. */
 102 #define TX_RING_SIZE    16
 103 #define TX_QUEUE_LEN    10 /* Limit ring entries actually used, min 4. */
 104 #define RX_RING_SIZE    32
 105
 106 /* Operational parameters that usually are not changed. */
 107 /* Time in jiffies before concluding the transmitter is hung. */
 108 #define TX_TIMEOUT  (2*HZ)
 109
 110 #define NATSEMI_HW_TIMEOUT      400
 111 #define NATSEMI_TIMER_FREQ      5*HZ
 112 #define NATSEMI_PG0_NREGS       64
 113 #define NATSEMI_RFDR_NREGS      8
 114 #define NATSEMI_PG1_NREGS       4
 115 #define NATSEMI_NREGS           (NATSEMI_PG0_NREGS + NATSEMI_RFDR_NREGS + \
 116                                  NATSEMI_PG1_NREGS)
 117 #define NATSEMI_REGS_VER        1 /* v1 added RFDR registers */
 118 #define NATSEMI_REGS_SIZE       (NATSEMI_NREGS * sizeof(u32))
 119
 120 /* Buffer sizes:
 121  * The nic writes 32-bit values, even if the upper bytes of
 122  * a 32-bit value are beyond the end of the buffer.
 123  */
 124 #define NATSEMI_HEADERS         22      /* 2*mac,type,vlan,crc */
 125 #define NATSEMI_PADDING         16      /* 2 bytes should be sufficient */
 126 #define NATSEMI_LONGPKT         1518    /* limit for normal packets */
 127 #define NATSEMI_RX_LIMIT        2046    /* maximum supported by hardware */
 128
 129 /* These identify the driver base version and may not be removed. */
 130 static const char version[] =
 131   KERN_INFO DRV_NAME " dp8381x driver, version "
 132       DRV_VERSION ", " DRV_RELDATE "\n"
 133   "  originally by Donald Becker <becker@scyld.com>\n"
 134   "  2.4.x kernel port by Jeff Garzik, Tjeerd Mulder\n";
 135
 136 MODULE_AUTHOR("Donald Becker <becker@scyld.com>");
 137 MODULE_DESCRIPTION("National Semiconductor DP8381x series PCI Ethernet driver");
 138 MODULE_LICENSE("GPL");
 139
 140 module_param(mtu, int, 0);
 141 module_param(debug, int, 0);
 142 module_param(rx_copybreak, int, 0);
 143 module_param(dspcfg_workaround, int, 0);
 144 module_param_array(options, int, NULL, 0);
 145 module_param_array(full_duplex, int, NULL, 0);
 146 MODULE_PARM_DESC(mtu, "DP8381x MTU (all boards)");
 147 MODULE_PARM_DESC(debug, "DP8381x default debug level");
 148 MODULE_PARM_DESC(rx_copybreak,
 149         "DP8381x copy breakpoint for copy-only-tiny-frames");
 150 MODULE_PARM_DESC(dspcfg_workaround, "DP8381x: control DspCfg workaround");
 151 MODULE_PARM_DESC(options,
 152         "DP8381x: Bits 0-3: media type, bit 17: full duplex");
 153 MODULE_PARM_DESC(full_duplex, "DP8381x full duplex setting(s) (1)");
 154
 155 /*
 156                                 Theory of Operation
 157
 158 I. Board Compatibility
 159
 160 This driver is designed for National Semiconductor DP83815 PCI Ethernet NIC.
 161 It also works with other chips in in the DP83810 series.
 162
 163 II. Board-specific settings
 164
 165 This driver requires the PCI interrupt line to be valid.
 166 It honors the EEPROM-set values.
 167
 168 III. Driver operation
 169
 170 IIIa. Ring buffers
 171
 172 This driver uses two statically allocated fixed-size descriptor lists
 173 formed into rings by a branch from the final descriptor to the beginning of
 174 the list.  The ring sizes are set at compile time by RX/TX_RING_SIZE.
 175 The NatSemi design uses a 'next descriptor' pointer that the driver forms
 176 into a list.
 177
 178 IIIb/c. Transmit/Receive Structure
 179
 180 This driver uses a zero-copy receive and transmit scheme.
 181 The driver allocates full frame size skbuffs for the Rx ring buffers at
 182 open() time and passes the skb->data field to the chip as receive data
 183 buffers.  When an incoming frame is less than RX_COPYBREAK bytes long,
 184 a fresh skbuff is allocated and the frame is copied to the new skbuff.
 185 When the incoming frame is larger, the skbuff is passed directly up the
 186 protocol stack.  Buffers consumed this way are replaced by newly allocated
 187 skbuffs in a later phase of receives.
 188
 189 The RX_COPYBREAK value is chosen to trade-off the memory wasted by
 190 using a full-sized skbuff for small frames vs. the copying costs of larger
 191 frames.  New boards are typically used in generously configured machines
 192 and the underfilled buffers have negligible impact compared to the benefit of
 193 a single allocation size, so the default value of zero results in never
 194 copying packets.  When copying is done, the cost is usually mitigated by using
 195 a combined copy/checksum routine.  Copying also preloads the cache, which is
 196 most useful with small frames.
 197
 198 A subtle aspect of the operation is that unaligned buffers are not permitted
 199 by the hardware.  Thus the IP header at offset 14 in an ethernet frame isn't
 200 longword aligned for further processing.  On copies frames are put into the
 201 skbuff at an offset of "+2", 16-byte aligning the IP header.
 202
 203 IIId. Synchronization
 204
 205 Most operations are synchronized on the np->lock irq spinlock, except the
 206 receive and transmit paths which are synchronised using a combination of
 207 hardware descriptor ownership, disabling interrupts and NAPI poll scheduling.
 208
 209 IVb. References
 210
 211 http://www.scyld.com/expert/100mbps.html
 212 http://www.scyld.com/expert/NWay.html
 213 Datasheet is available from:
 214 http://www.national.com/pf/DP/DP83815.html
 215
 216 IVc. Errata
 217
 218 None characterised.
 219 */
 220
 221
 222
 223 /*
 224  * Support for fibre connections on Am79C874:
 225  * This phy needs a special setup when connected to a fibre cable.
 226  * http://www.amd.com/files/connectivitysolutions/networking/archivednetworking/22235.pdf
 227  */
 228 #define PHYID_AM79C874  0x0022561b
 229
 230 enum {
 231         MII_MCTRL       = 0x15,         /* mode control register */
 232         MII_FX_SEL      = 0x0001,       /* 100BASE-FX (fiber) */
 233         MII_EN_SCRM     = 0x0004,       /* enable scrambler (tp) */
 234 };
 235
 236 enum {
 237         NATSEMI_FLAG_IGNORE_PHY         = 0x1,
 238 };
 239
 240 /* array of board data directly indexed by pci_tbl[x].driver_data */
 241 static struct {
 242         const char *name;
 243         unsigned long flags;
 244         unsigned int eeprom_size;
 245 } natsemi_pci_info[] = {
 246         { "Aculab E1/T1 PMXc cPCI carrier card", NATSEMI_FLAG_IGNORE_PHY, 128 },
 247         { "NatSemi DP8381[56]", 0, 24 },
 248 };
 249
 250 static const struct pci_device_id natsemi_pci_tbl[] = {
 251         { PCI_VENDOR_ID_NS, 0x0020, 0x12d9,     0x000c,     0, 0, 0 },
 252         { PCI_VENDOR_ID_NS, 0x0020, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1 },
 253         { }     /* terminate list */
 254 };
 255 MODULE_DEVICE_TABLE(pci, natsemi_pci_tbl);
 256
 257 /* Offsets to the device registers.
 258    Unlike software-only systems, device drivers interact with complex hardware.
 259    It's not useful to define symbolic names for every register bit in the
 260    device.
 261 */
 262 enum register_offsets {
 263         ChipCmd                 = 0x00,
 264         ChipConfig              = 0x04,
 265         EECtrl                  = 0x08,
 266         PCIBusCfg               = 0x0C,
 267         IntrStatus              = 0x10,
 268         IntrMask                = 0x14,
 269         IntrEnable              = 0x18,
 270         IntrHoldoff             = 0x1C, /* DP83816 only */
 271         TxRingPtr               = 0x20,
 272         TxConfig                = 0x24,
 273         RxRingPtr               = 0x30,
 274         RxConfig                = 0x34,
 275         ClkRun                  = 0x3C,
 276         WOLCmd                  = 0x40,
 277         PauseCmd                = 0x44,
 278         RxFilterAddr            = 0x48,
 279         RxFilterData            = 0x4C,
 280         BootRomAddr             = 0x50,
 281         BootRomData             = 0x54,
 282         SiliconRev              = 0x58,
 283         StatsCtrl               = 0x5C,
 284         StatsData               = 0x60,
 285         RxPktErrs               = 0x60,
 286         RxMissed                = 0x68,
 287         RxCRCErrs               = 0x64,
 288         BasicControl            = 0x80,
 289         BasicStatus             = 0x84,
 290         AnegAdv                 = 0x90,
 291         AnegPeer                = 0x94,
 292         PhyStatus               = 0xC0,
 293         MIntrCtrl               = 0xC4,
 294         MIntrStatus             = 0xC8,
 295         PhyCtrl                 = 0xE4,
 296
 297         /* These are from the spec, around page 78... on a separate table.
 298          * The meaning of these registers depend on the value of PGSEL. */
 299         PGSEL                   = 0xCC,
 300         PMDCSR                  = 0xE4,
 301         TSTDAT                  = 0xFC,
 302         DSPCFG                  = 0xF4,
 303         SDCFG                   = 0xF8
 304 };
 305 /* the values for the 'magic' registers above (PGSEL=1) */
 306 #define PMDCSR_VAL      0x189c  /* enable preferred adaptation circuitry */
 307 #define TSTDAT_VAL      0x0
 308 #define DSPCFG_VAL      0x5040
 309 #define SDCFG_VAL       0x008c  /* set voltage thresholds for Signal Detect */
 310 #define DSPCFG_LOCK     0x20    /* coefficient lock bit in DSPCFG */
 311 #define DSPCFG_COEF     0x1000  /* see coefficient (in TSTDAT) bit in DSPCFG */
 312 #define TSTDAT_FIXED    0xe8    /* magic number for bad coefficients */
 313
 314 /* misc PCI space registers */
 315 enum pci_register_offsets {
 316         PCIPM                   = 0x44,
 317 };
 318
 319 enum ChipCmd_bits {
 320         ChipReset               = 0x100,
 321         RxReset                 = 0x20,
 322         TxReset                 = 0x10,
 323         RxOff                   = 0x08,
 324         RxOn                    = 0x04,
 325         TxOff                   = 0x02,
 326         TxOn                    = 0x01,
 327 };
 328
 329 enum ChipConfig_bits {
 330         CfgPhyDis               = 0x200,
 331         CfgPhyRst               = 0x400,
 332         CfgExtPhy               = 0x1000,
 333         CfgAnegEnable           = 0x2000,
 334         CfgAneg100              = 0x4000,
 335         CfgAnegFull             = 0x8000,
 336         CfgAnegDone             = 0x8000000,
 337         CfgFullDuplex           = 0x20000000,
 338         CfgSpeed100             = 0x40000000,
 339         CfgLink                 = 0x80000000,
 340 };
 341
 342 enum EECtrl_bits {
 343         EE_ShiftClk             = 0x04,
 344         EE_DataIn               = 0x01,
 345         EE_ChipSelect           = 0x08,
 346         EE_DataOut              = 0x02,
 347         MII_Data                = 0x10,
 348         MII_Write               = 0x20,
 349         MII_ShiftClk            = 0x40,
 350 };
 351
 352 enum PCIBusCfg_bits {
 353         EepromReload            = 0x4,
 354 };
 355
 356 /* Bits in the interrupt status/mask registers. */
 357 enum IntrStatus_bits {
 358         IntrRxDone              = 0x0001,
 359         IntrRxIntr              = 0x0002,
 360         IntrRxErr               = 0x0004,
 361         IntrRxEarly             = 0x0008,
 362         IntrRxIdle              = 0x0010,
 363         IntrRxOverrun           = 0x0020,
 364         IntrTxDone              = 0x0040,
 365         IntrTxIntr              = 0x0080,
 366         IntrTxErr               = 0x0100,
 367         IntrTxIdle              = 0x0200,
 368         IntrTxUnderrun          = 0x0400,
 369         StatsMax                = 0x0800,
 370         SWInt                   = 0x1000,
 371         WOLPkt                  = 0x2000,
 372         LinkChange              = 0x4000,
 373         IntrHighBits            = 0x8000,
 374         RxStatusFIFOOver        = 0x10000,
 375         IntrPCIErr              = 0xf00000,
 376         RxResetDone             = 0x1000000,
 377         TxResetDone             = 0x2000000,
 378         IntrAbnormalSummary     = 0xCD20,
 379 };
 380
 381 /*
 382  * Default Interrupts:
 383  * Rx OK, Rx Packet Error, Rx Overrun,
 384  * Tx OK, Tx Packet Error, Tx Underrun,
 385  * MIB Service, Phy Interrupt, High Bits,
 386  * Rx Status FIFO overrun,
 387  * Received Target Abort, Received Master Abort,
 388  * Signalled System Error, Received Parity Error
 389  */
 390 #define DEFAULT_INTR 0x00f1cd65
 391
 392 enum TxConfig_bits {
 393         TxDrthMask              = 0x3f,
 394         TxFlthMask              = 0x3f00,
 395         TxMxdmaMask             = 0x700000,
 396         TxMxdma_512             = 0x0,
 397         TxMxdma_4               = 0x100000,
 398         TxMxdma_8               = 0x200000,
 399         TxMxdma_16              = 0x300000,
 400         TxMxdma_32              = 0x400000,
 401         TxMxdma_64              = 0x500000,
 402         TxMxdma_128             = 0x600000,
 403         TxMxdma_256             = 0x700000,
 404         TxCollRetry             = 0x800000,
 405         TxAutoPad               = 0x10000000,
 406         TxMacLoop               = 0x20000000,
 407         TxHeartIgn              = 0x40000000,
 408         TxCarrierIgn            = 0x80000000
 409 };
 410
 411 /*
 412  * Tx Configuration:
 413  * - 256 byte DMA burst length
 414  * - fill threshold 512 bytes (i.e. restart DMA when 512 bytes are free)
 415  * - 64 bytes initial drain threshold (i.e. begin actual transmission
 416  *   when 64 byte are in the fifo)
 417  * - on tx underruns, increase drain threshold by 64.
 418  * - at most use a drain threshold of 1472 bytes: The sum of the fill
 419  *   threshold and the drain threshold must be less than 2016 bytes.
 420  *
 421  */
 422 #define TX_FLTH_VAL             ((512/32) << 8)
 423 #define TX_DRTH_VAL_START       (64/32)
 424 #define TX_DRTH_VAL_INC         2
 425 #define TX_DRTH_VAL_LIMIT       (1472/32)
 426
 427 enum RxConfig_bits {
 428         RxDrthMask              = 0x3e,
 429         RxMxdmaMask             = 0x700000,
 430         RxMxdma_512             = 0x0,
 431         RxMxdma_4               = 0x100000,
 432         RxMxdma_8               = 0x200000,
 433         RxMxdma_16              = 0x300000,
 434         RxMxdma_32              = 0x400000,
 435         RxMxdma_64              = 0x500000,
 436         RxMxdma_128             = 0x600000,
 437         RxMxdma_256             = 0x700000,
 438         RxAcceptLong            = 0x8000000,
 439         RxAcceptTx              = 0x10000000,
 440         RxAcceptRunt            = 0x40000000,
 441         RxAcceptErr             = 0x80000000
 442 };
 443 #define RX_DRTH_VAL             (128/8)
 444
 445 enum ClkRun_bits {
 446         PMEEnable               = 0x100,
 447         PMEStatus               = 0x8000,
 448 };
 449
 450 enum WolCmd_bits {
 451         WakePhy                 = 0x1,
 452         WakeUnicast             = 0x2,
 453         WakeMulticast           = 0x4,
 454         WakeBroadcast           = 0x8,
 455         WakeArp                 = 0x10,
 456         WakePMatch0             = 0x20,
 457         WakePMatch1             = 0x40,
 458         WakePMatch2             = 0x80,
 459         WakePMatch3             = 0x100,
 460         WakeMagic               = 0x200,
 461         WakeMagicSecure         = 0x400,
 462         SecureHack              = 0x100000,
 463         WokePhy                 = 0x400000,
 464         WokeUnicast             = 0x800000,
 465         WokeMulticast           = 0x1000000,
 466         WokeBroadcast           = 0x2000000,
 467         WokeArp                 = 0x4000000,
 468         WokePMatch0             = 0x8000000,
 469         WokePMatch1             = 0x10000000,
 470         WokePMatch2             = 0x20000000,
 471         WokePMatch3             = 0x40000000,
 472         WokeMagic               = 0x80000000,
 473         WakeOptsSummary         = 0x7ff
 474 };
 475
 476 enum RxFilterAddr_bits {
 477         RFCRAddressMask         = 0x3ff,
 478         AcceptMulticast         = 0x00200000,
 479         AcceptMyPhys            = 0x08000000,
 480         AcceptAllPhys           = 0x10000000,
 481         AcceptAllMulticast      = 0x20000000,
 482         AcceptBroadcast         = 0x40000000,
 483         RxFilterEnable          = 0x80000000
 484 };
 485
 486 enum StatsCtrl_bits {
 487         StatsWarn               = 0x1,
 488         StatsFreeze             = 0x2,
 489         StatsClear              = 0x4,
 490         StatsStrobe             = 0x8,
 491 };
 492
 493 enum MIntrCtrl_bits {
 494         MICRIntEn               = 0x2,
 495 };
 496
 497 enum PhyCtrl_bits {
 498         PhyAddrMask             = 0x1f,
 499 };
 500
 501 #define PHY_ADDR_NONE           32
 502 #define PHY_ADDR_INTERNAL       1
 503
 504 /* values we might find in the silicon revision register */
 505 #define SRR_DP83815_C   0x0302
 506 #define SRR_DP83815_D   0x0403
 507 #define SRR_DP83816_A4  0x0504
 508 #define SRR_DP83816_A5  0x0505
 509
 510 /* The Rx and Tx buffer descriptors. */
 511 /* Note that using only 32 bit fields simplifies conversion to big-endian
 512    architectures. */
 513 struct netdev_desc {
 514         __le32 next_desc;
 515         __le32 cmd_status;
 516         __le32 addr;
 517         __le32 software_use;
 518 };
 519
 520 /* Bits in network_desc.status */
 521 enum desc_status_bits {
 522         DescOwn=0x80000000, DescMore=0x40000000, DescIntr=0x20000000,
 523         DescNoCRC=0x10000000, DescPktOK=0x08000000,
 524         DescSizeMask=0xfff,
 525
 526         DescTxAbort=0x04000000, DescTxFIFO=0x02000000,
 527         DescTxCarrier=0x01000000, DescTxDefer=0x00800000,
 528         DescTxExcDefer=0x00400000, DescTxOOWCol=0x00200000,
 529         DescTxExcColl=0x00100000, DescTxCollCount=0x000f0000,
 530
 531         DescRxAbort=0x04000000, DescRxOver=0x02000000,
 532         DescRxDest=0x01800000, DescRxLong=0x00400000,
 533         DescRxRunt=0x00200000, DescRxInvalid=0x00100000,
 534         DescRxCRC=0x00080000, DescRxAlign=0x00040000,
 535         DescRxLoop=0x00020000, DesRxColl=0x00010000,
 536 };
 537
 538 struct netdev_private {
 539         /* Descriptor rings first for alignment */
 540         dma_addr_t ring_dma;
 541         struct netdev_desc *rx_ring;
 542         struct netdev_desc *tx_ring;
 543         /* The addresses of receive-in-place skbuffs */
 544         struct sk_buff *rx_skbuff[RX_RING_SIZE];
 545         dma_addr_t rx_dma[RX_RING_SIZE];
 546         /* address of a sent-in-place packet/buffer, for later free() */
 547         struct sk_buff *tx_skbuff[TX_RING_SIZE];
 548         dma_addr_t tx_dma[TX_RING_SIZE];
 549         struct net_device *dev;
 550         void __iomem *ioaddr;
 551         struct napi_struct napi;
 552         /* Media monitoring timer */
 553         struct timer_list timer;
 554         /* Frequently used values: keep some adjacent for cache effect */
 555         struct pci_dev *pci_dev;
 556         struct netdev_desc *rx_head_desc;
 557         /* Producer/consumer ring indices */
 558         unsigned int cur_rx, dirty_rx;
 559         unsigned int cur_tx, dirty_tx;
 560         /* Based on MTU+slack. */
 561         unsigned int rx_buf_sz;
 562         int oom;
 563         /* Interrupt status */
 564         u32 intr_status;
 565         /* Do not touch the nic registers */
 566         int hands_off;
 567         /* Don't pay attention to the reported link state. */
 568         int ignore_phy;
 569         /* external phy that is used: only valid if dev->if_port != PORT_TP */
 570         int mii;
 571         int phy_addr_external;
 572         unsigned int full_duplex;
 573         /* Rx filter */
 574         u32 cur_rx_mode;
 575         u32 rx_filter[16];
 576         /* FIFO and PCI burst thresholds */
 577         u32 tx_config, rx_config;
 578         /* original contents of ClkRun register */
 579         u32 SavedClkRun;
 580         /* silicon revision */
 581         u32 srr;
 582         /* expected DSPCFG value */
 583         u16 dspcfg;
 584         int dspcfg_workaround;
 585         /* parms saved in ethtool format */
 586         u16     speed;          /* The forced speed, 10Mb, 100Mb, gigabit */
 587         u8      duplex;         /* Duplex, half or full */
 588         u8      autoneg;        /* Autonegotiation enabled */
 589         /* MII transceiver section */
 590         u16 advertising;
 591         unsigned int iosize;
 592         spinlock_t lock;
 593         u32 msg_enable;
 594         /* EEPROM data */
 595         int eeprom_size;
 596 };
 597
 598 static void move_int_phy(struct net_device *dev, int addr);
 599 static int eeprom_read(void __iomem *ioaddr, int location);
 600 static int mdio_read(struct net_device *dev, int reg);
 601 static void mdio_write(struct net_device *dev, int reg, u16 data);
 602 static void init_phy_fixup(struct net_device *dev);
 603 static int miiport_read(struct net_device *dev, int phy_id, int reg);
 604 static void miiport_write(struct net_device *dev, int phy_id, int reg, u16 data);
 605 static int find_mii(struct net_device *dev);
 606 static void natsemi_reset(struct net_device *dev);
 607 static void natsemi_reload_eeprom(struct net_device *dev);
 608 static void natsemi_stop_rxtx(struct net_device *dev);
 609 static int netdev_open(struct net_device *dev);
 610 static void do_cable_magic(struct net_device *dev);
 611 static void undo_cable_magic(struct net_device *dev);
 612 static void check_link(struct net_device *dev);
 613 static void netdev_timer(struct timer_list *t);
 614 static void dump_ring(struct net_device *dev);
 615 static void ns_tx_timeout(struct net_device *dev);
 616 static int alloc_ring(struct net_device *dev);
 617 static void refill_rx(struct net_device *dev);
 618 static void init_ring(struct net_device *dev);
 619 static void drain_tx(struct net_device *dev);
 620 static void drain_ring(struct net_device *dev);
 621 static void free_ring(struct net_device *dev);
 622 static void reinit_ring(struct net_device *dev);
 623 static void init_registers(struct net_device *dev);
 624 static netdev_tx_t start_tx(struct sk_buff *skb, struct net_device *dev);
 625 static irqreturn_t intr_handler(int irq, void *dev_instance);
 626 static void netdev_error(struct net_device *dev, int intr_status);
 627 static int natsemi_poll(struct napi_struct *napi, int budget);
 628 static void netdev_rx(struct net_device *dev, int *work_done, int work_to_do);
 629 static void netdev_tx_done(struct net_device *dev);
 630 static int natsemi_change_mtu(struct net_device *dev, int new_mtu);
 631 #ifdef CONFIG_NET_POLL_CONTROLLER
 632 static void natsemi_poll_controller(struct net_device *dev);
 633 #endif
 634 static void __set_rx_mode(struct net_device *dev);
 635 static void set_rx_mode(struct net_device *dev);
 636 static void __get_stats(struct net_device *dev);
 637 static struct net_device_stats *get_stats(struct net_device *dev);
 638 static int netdev_ioctl(struct net_device *dev, struct ifreq *rq, int cmd);
 639 static int netdev_set_wol(struct net_device *dev, u32 newval);
 640 static int netdev_get_wol(struct net_device *dev, u32 *supported, u32 *cur);
 641 static int netdev_set_sopass(struct net_device *dev, u8 *newval);
 642 static int netdev_get_sopass(struct net_device *dev, u8 *data);
 643 static int netdev_get_ecmd(struct net_device *dev,
 644                            struct ethtool_link_ksettings *ecmd);
 645 static int netdev_set_ecmd(struct net_device *dev,
 646                            const struct ethtool_link_ksettings *ecmd);
 647 static void enable_wol_mode(struct net_device *dev, int enable_intr);
 648 static int netdev_close(struct net_device *dev);
 649 static int netdev_get_regs(struct net_device *dev, u8 *buf);
 650 static int netdev_get_eeprom(struct net_device *dev, u8 *buf);
 651 static const struct ethtool_ops ethtool_ops;
 652
 653 #define NATSEMI_ATTR(_name) \
 654 static ssize_t natsemi_show_##_name(struct device *dev, \
 655          struct device_attribute *attr, char *buf); \
 656          static ssize_t natsemi_set_##_name(struct device *dev, \
 657                 struct device_attribute *attr, \
 658                 const char *buf, size_t count); \
 659          static DEVICE_ATTR(_name, 0644, natsemi_show_##_name, natsemi_set_##_name)
 660
 661 #define NATSEMI_CREATE_FILE(_dev, _name) \
 662          device_create_file(&_dev->dev, &dev_attr_##_name)
 663 #define NATSEMI_REMOVE_FILE(_dev, _name) \
 664          device_remove_file(&_dev->dev, &dev_attr_##_name)
 665
 666 NATSEMI_ATTR(dspcfg_workaround);
 667
 668 static ssize_t natsemi_show_dspcfg_workaround(struct device *dev,
 669                                               struct device_attribute *attr,
 670                                               char *buf)
 671 {
 672         struct netdev_private *np = netdev_priv(to_net_dev(dev));
 673
 674         return sprintf(buf, "%s\n", np->dspcfg_workaround ? "on" : "off");
 675 }
 676
 677 static ssize_t natsemi_set_dspcfg_workaround(struct device *dev,
 678                                              struct device_attribute *attr,
 679                                              const char *buf, size_t count)
 680 {
 681         struct netdev_private *np = netdev_priv(to_net_dev(dev));
 682         int new_setting;
 683         unsigned long flags;
 684
 685         /* Find out the new setting */
 686         if (!strncmp("on", buf, count - 1) || !strncmp("1", buf, count - 1))
 687                 new_setting = 1;
 688         else if (!strncmp("off", buf, count - 1) ||
 689                  !strncmp("0", buf, count - 1))
 690                 new_setting = 0;
 691         else
 692                  return count;
 693
 694         spin_lock_irqsave(&np->lock, flags);
 695
 696         np->dspcfg_workaround = new_setting;
 697
 698         spin_unlock_irqrestore(&np->lock, flags);
 699
 700         return count;
 701 }
 702
 703 static inline void __iomem *ns_ioaddr(struct net_device *dev)
 704 {
 705         struct netdev_private *np = netdev_priv(dev);
 706
 707         return np->ioaddr;
 708 }
 709
 710 static inline void natsemi_irq_enable(struct net_device *dev)
 711 {
 712         writel(1, ns_ioaddr(dev) + IntrEnable);
 713         readl(ns_ioaddr(dev) + IntrEnable);
 714 }
 715
 716 static inline void natsemi_irq_disable(struct net_device *dev)
 717 {
 718         writel(0, ns_ioaddr(dev) + IntrEnable);
 719         readl(ns_ioaddr(dev) + IntrEnable);
 720 }
 721
 722 static void move_int_phy(struct net_device *dev, int addr)
 723 {
 724         struct netdev_private *np = netdev_priv(dev);
 725         void __iomem *ioaddr = ns_ioaddr(dev);
 726         int target = 31;
 727
 728         /*
 729          * The internal phy is visible on the external mii bus. Therefore we must
 730          * move it away before we can send commands to an external phy.
 731          * There are two addresses we must avoid:
 732          * - the address on the external phy that is used for transmission.
 733          * - the address that we want to access. User space can access phys
 734          *   on the mii bus with SIOCGMIIREG/SIOCSMIIREG, independent from the
 735          *   phy that is used for transmission.
 736          */
 737
 738         if (target == addr)
 739                 target--;
 740         if (target == np->phy_addr_external)
 741                 target--;
 742         writew(target, ioaddr + PhyCtrl);
 743         readw(ioaddr + PhyCtrl);
 744         udelay(1);
 745 }
 746
 747 static void natsemi_init_media(struct net_device *dev)
 748 {
 749         struct netdev_private *np = netdev_priv(dev);
 750         u32 tmp;
 751
 752         if (np->ignore_phy)
 753                 netif_carrier_on(dev);
 754         else
 755                 netif_carrier_off(dev);
 756
 757         /* get the initial settings from hardware */
 758         tmp            = mdio_read(dev, MII_BMCR);
 759         np->speed      = (tmp & BMCR_SPEED100)? SPEED_100     : SPEED_10;
 760         np->duplex     = (tmp & BMCR_FULLDPLX)? DUPLEX_FULL   : DUPLEX_HALF;
 761         np->autoneg    = (tmp & BMCR_ANENABLE)? AUTONEG_ENABLE: AUTONEG_DISABLE;
 762         np->advertising= mdio_read(dev, MII_ADVERTISE);
 763
 764         if ((np->advertising & ADVERTISE_ALL) != ADVERTISE_ALL &&
 765             netif_msg_probe(np)) {
 766                 printk(KERN_INFO "natsemi %s: Transceiver default autonegotiation %s "
 767                         "10%s %s duplex.\n",
 768                         pci_name(np->pci_dev),
 769                         (mdio_read(dev, MII_BMCR) & BMCR_ANENABLE)?
 770                           "enabled, advertise" : "disabled, force",
 771                         (np->advertising &
 772                           (ADVERTISE_100FULL|ADVERTISE_100HALF))?
 773                             "0" : "",
 774                         (np->advertising &
 775                           (ADVERTISE_100FULL|ADVERTISE_10FULL))?
 776                             "full" : "half");
 777         }
 778         if (netif_msg_probe(np))
 779                 printk(KERN_INFO
 780                         "natsemi %s: Transceiver status %#04x advertising %#04x.\n",
 781                         pci_name(np->pci_dev), mdio_read(dev, MII_BMSR),
 782                         np->advertising);
 783
 784 }
 785
 786 static const struct net_device_ops natsemi_netdev_ops = {
 787         .ndo_open               = netdev_open,
 788         .ndo_stop               = netdev_close,
 789         .ndo_start_xmit         = start_tx,
 790         .ndo_get_stats          = get_stats,
 791         .ndo_set_rx_mode        = set_rx_mode,
 792         .ndo_change_mtu         = natsemi_change_mtu,
 793         .ndo_do_ioctl           = netdev_ioctl,
 794         .ndo_tx_timeout         = ns_tx_timeout,
 795         .ndo_set_mac_address    = eth_mac_addr,
 796         .ndo_validate_addr      = eth_validate_addr,
 797 #ifdef CONFIG_NET_POLL_CONTROLLER
 798         .ndo_poll_controller    = natsemi_poll_controller,
 799 #endif
 800 };
 801
 802 static int natsemi_probe1(struct pci_dev *pdev, const struct pci_device_id *ent)
 803 {
 804         struct net_device *dev;
 805         struct netdev_private *np;
 806         int i, option, irq, chip_idx = ent->driver_data;
 807         static int find_cnt = -1;
 808         resource_size_t iostart;
 809         unsigned long iosize;
 810         void __iomem *ioaddr;
 811         const int pcibar = 1; /* PCI base address register */
 812         int prev_eedata;
 813         u32 tmp;
 814
 815 /* when built into the kernel, we only print version if device is found */
 816 #ifndef MODULE
 817         static int printed_version;
 818         if (!printed_version++)
 819                 printk(version);
 820 #endif
 821
 822         i = pcim_enable_device(pdev);
 823         if (i) return i;
 824
 825         /* natsemi has a non-standard PM control register
 826          * in PCI config space.  Some boards apparently need
 827          * to be brought to D0 in this manner.
 828          */
 829         pci_read_config_dword(pdev, PCIPM, &tmp);
 830         if (tmp & PCI_PM_CTRL_STATE_MASK) {
 831                 /* D0 state, disable PME assertion */
 832                 u32 newtmp = tmp & ~PCI_PM_CTRL_STATE_MASK;
 833                 pci_write_config_dword(pdev, PCIPM, newtmp);
 834         }
 835
 836         find_cnt++;
 837         iostart = pci_resource_start(pdev, pcibar);
 838         iosize = pci_resource_len(pdev, pcibar);
 839         irq = pdev->irq;
 840
 841         pci_set_master(pdev);
 842
 843         dev = alloc_etherdev(sizeof (struct netdev_private));
 844         if (!dev)
 845                 return -ENOMEM;
 846         SET_NETDEV_DEV(dev, &pdev->dev);
 847
 848         i = pci_request_regions(pdev, DRV_NAME);
 849         if (i)
 850                 goto err_pci_request_regions;
 851
 852         ioaddr = ioremap(iostart, iosize);
 853         if (!ioaddr) {
 854                 i = -ENOMEM;
 855                 goto err_pci_request_regions;
 856         }
 857
 858         /* Work around the dropped serial bit. */
 859         prev_eedata = eeprom_read(ioaddr, 6);
 860         for (i = 0; i < 3; i++) {
 861                 int eedata = eeprom_read(ioaddr, i + 7);
 862                 dev->dev_addr[i*2] = (eedata << 1) + (prev_eedata >> 15);
 863                 dev->dev_addr[i*2+1] = eedata >> 7;
 864                 prev_eedata = eedata;
 865         }
 866
 867         np = netdev_priv(dev);
 868         np->ioaddr = ioaddr;
 869
 870         netif_napi_add(dev, &np->napi, natsemi_poll, 64);
 871         np->dev = dev;
 872
 873         np->pci_dev = pdev;
 874         pci_set_drvdata(pdev, dev);
 875         np->iosize = iosize;
 876         spin_lock_init(&np->lock);
 877         np->msg_enable = (debug >= 0) ? (1<<debug)-1 : NATSEMI_DEF_MSG;
 878         np->hands_off = 0;
 879         np->intr_status = 0;
 880         np->eeprom_size = natsemi_pci_info[chip_idx].eeprom_size;
 881         if (natsemi_pci_info[chip_idx].flags & NATSEMI_FLAG_IGNORE_PHY)
 882                 np->ignore_phy = 1;
 883         else
 884                 np->ignore_phy = 0;
 885         np->dspcfg_workaround = dspcfg_workaround;
 886
 887         /* Initial port:
 888          * - If configured to ignore the PHY set up for external.
 889          * - If the nic was configured to use an external phy and if find_mii
 890          *   finds a phy: use external port, first phy that replies.
 891          * - Otherwise: internal port.
 892          * Note that the phy address for the internal phy doesn't matter:
 893          * The address would be used to access a phy over the mii bus, but
 894          * the internal phy is accessed through mapped registers.
 895          */
 896         if (np->ignore_phy || readl(ioaddr + ChipConfig) & CfgExtPhy)
 897                 dev->if_port = PORT_MII;
 898         else
 899                 dev->if_port = PORT_TP;
 900         /* Reset the chip to erase previous misconfiguration. */
 901         natsemi_reload_eeprom(dev);
 902         natsemi_reset(dev);
 903
 904         if (dev->if_port != PORT_TP) {
 905                 np->phy_addr_external = find_mii(dev);
 906                 /* If we're ignoring the PHY it doesn't matter if we can't
 907                  * find one. */
 908                 if (!np->ignore_phy && np->phy_addr_external == PHY_ADDR_NONE) {
 909                         dev->if_port = PORT_TP;
 910                         np->phy_addr_external = PHY_ADDR_INTERNAL;
 911                 }
 912         } else {
 913                 np->phy_addr_external = PHY_ADDR_INTERNAL;
 914         }
 915
 916         option = find_cnt < MAX_UNITS ? options[find_cnt] : 0;
 917         /* The lower four bits are the media type. */
 918         if (option) {
 919                 if (option & 0x200)
 920                         np->full_duplex = 1;
 921                 if (option & 15)
 922                         printk(KERN_INFO
 923                                 "natsemi %s: ignoring user supplied media type %d",
 924                                 pci_name(np->pci_dev), option & 15);
 925         }
 926         if (find_cnt < MAX_UNITS  &&  full_duplex[find_cnt])
 927                 np->full_duplex = 1;
 928
 929         dev->netdev_ops = &natsemi_netdev_ops;
 930         dev->watchdog_timeo = TX_TIMEOUT;
 931
 932         dev->ethtool_ops = &ethtool_ops;
 933
 934         /* MTU range: 64 - 2024 */
 935         dev->min_mtu = ETH_ZLEN + ETH_FCS_LEN;
 936         dev->max_mtu = NATSEMI_RX_LIMIT - NATSEMI_HEADERS;
 937
 938         if (mtu)
 939                 dev->mtu = mtu;
 940
 941         natsemi_init_media(dev);
 942
 943         /* save the silicon revision for later querying */
 944         np->srr = readl(ioaddr + SiliconRev);
 945         if (netif_msg_hw(np))
 946                 printk(KERN_INFO "natsemi %s: silicon revision %#04x.\n",
 947                                 pci_name(np->pci_dev), np->srr);
 948
 949         i = register_netdev(dev);
 950         if (i)
 951                 goto err_register_netdev;
 952         i = NATSEMI_CREATE_FILE(pdev, dspcfg_workaround);
 953         if (i)
 954                 goto err_create_file;
 955
 956         if (netif_msg_drv(np)) {
 957                 printk(KERN_INFO "natsemi %s: %s at %#08llx "
 958                        "(%s), %pM, IRQ %d",
 959                        dev->name, natsemi_pci_info[chip_idx].name,
 960                        (unsigned long long)iostart, pci_name(np->pci_dev),
 961                        dev->dev_addr, irq);
 962                 if (dev->if_port == PORT_TP)
 963                         printk(", port TP.\n");
 964                 else if (np->ignore_phy)
 965                         printk(", port MII, ignoring PHY\n");
 966                 else
 967                         printk(", port MII, phy ad %d.\n", np->phy_addr_external);
 968         }
 969         return 0;
 970
 971  err_create_file:
 972         unregister_netdev(dev);
 973
 974  err_register_netdev:
 975         iounmap(ioaddr);
 976
 977  err_pci_request_regions:
 978         free_netdev(dev);
 979         return i;
 980 }
 981
 982
 983 /* Read the EEPROM and MII Management Data I/O (MDIO) interfaces.
 984    The EEPROM code is for the common 93c06/46 EEPROMs with 6 bit addresses. */
 985
 986 /* Delay between EEPROM clock transitions.
 987    No extra delay is needed with 33Mhz PCI, but future 66Mhz access may need
 988    a delay.  Note that pre-2.0.34 kernels had a cache-alignment bug that
 989    made udelay() unreliable.
 990    The old method of using an ISA access as a delay, __SLOW_DOWN_IO__, is
 991    deprecated.
 992 */
 993 #define eeprom_delay(ee_addr)   readl(ee_addr)
 994
 995 #define EE_Write0 (EE_ChipSelect)
 996 #define EE_Write1 (EE_ChipSelect | EE_DataIn)
 997
 998 /* The EEPROM commands include the alway-set leading bit. */
 999 enum EEPROM_Cmds {
1000         EE_WriteCmd=(5 << 6), EE_ReadCmd=(6 << 6), EE_EraseCmd=(7 << 6),
1001 };
1002
1003 static int eeprom_read(void __iomem *addr, int location)
1004 {
1005         int i;
1006         int retval = 0;
1007         void __iomem *ee_addr = addr + EECtrl;
1008         int read_cmd = location | EE_ReadCmd;
1009
1010         writel(EE_Write0, ee_addr);
1011
1012         /* Shift the read command bits out. */
1013         for (i = 10; i >= 0; i--) {
1014                 short dataval = (read_cmd & (1 << i)) ? EE_Write1 : EE_Write0;
1015                 writel(dataval, ee_addr);
1016                 eeprom_delay(ee_addr);
1017                 writel(dataval | EE_ShiftClk, ee_addr);
1018                 eeprom_delay(ee_addr);
1019         }
1020         writel(EE_ChipSelect, ee_addr);
1021         eeprom_delay(ee_addr);
1022
1023         for (i = 0; i < 16; i++) {
1024                 writel(EE_ChipSelect | EE_ShiftClk, ee_addr);
1025                 eeprom_delay(ee_addr);
1026                 retval |= (readl(ee_addr) & EE_DataOut) ? 1 << i : 0;
1027                 writel(EE_ChipSelect, ee_addr);
1028                 eeprom_delay(ee_addr);
1029         }
1030
1031         /* Terminate the EEPROM access. */
1032         writel(EE_Write0, ee_addr);
1033         writel(0, ee_addr);
1034         return retval;
1035 }
1036
1037 /* MII transceiver control section.
1038  * The 83815 series has an internal transceiver, and we present the
1039  * internal management registers as if they were MII connected.
1040  * External Phy registers are referenced through the MII interface.
1041  */
1042
1043 /* clock transitions >= 20ns (25MHz)
1044  * One readl should be good to PCI @ 100MHz
1045  */
1046 #define mii_delay(ioaddr)  readl(ioaddr + EECtrl)
1047
1048 static int mii_getbit (struct net_device *dev)
1049 {
1050         int data;
1051         void __iomem *ioaddr = ns_ioaddr(dev);
1052
1053         writel(MII_ShiftClk, ioaddr + EECtrl);
1054         data = readl(ioaddr + EECtrl);
1055         writel(0, ioaddr + EECtrl);
1056         mii_delay(ioaddr);
1057         return (data & MII_Data)? 1 : 0;
1058 }
1059
1060 static void mii_send_bits (struct net_device *dev, u32 data, int len)
1061 {
1062         u32 i;
1063         void __iomem *ioaddr = ns_ioaddr(dev);
1064
1065         for (i = (1 << (len-1)); i; i >>= 1)
1066         {
1067                 u32 mdio_val = MII_Write | ((data & i)? MII_Data : 0);
1068                 writel(mdio_val, ioaddr + EECtrl);
1069                 mii_delay(ioaddr);
1070                 writel(mdio_val | MII_ShiftClk, ioaddr + EECtrl);
1071                 mii_delay(ioaddr);
1072         }
1073         writel(0, ioaddr + EECtrl);
1074         mii_delay(ioaddr);
1075 }
1076
1077 static int miiport_read(struct net_device *dev, int phy_id, int reg)
1078 {
1079         u32 cmd;
1080         int i;
1081         u32 retval = 0;
1082
1083         /* Ensure sync */
1084         mii_send_bits (dev, 0xffffffff, 32);
1085         /* ST(2), OP(2), ADDR(5), REG#(5), TA(2), Data(16) total 32 bits */
1086         /* ST,OP = 0110'b for read operation */
1087         cmd = (0x06 << 10) | (phy_id << 5) | reg;
1088         mii_send_bits (dev, cmd, 14);
1089         /* Turnaround */
1090         if (mii_getbit (dev))
1091                 return 0;
1092         /* Read data */
1093         for (i = 0; i < 16; i++) {
1094                 retval <<= 1;
1095                 retval |= mii_getbit (dev);
1096         }
1097         /* End cycle */
1098         mii_getbit (dev);
1099         return retval;
1100 }
1101
1102 static void miiport_write(struct net_device *dev, int phy_id, int reg, u16 data)
1103 {
1104         u32 cmd;
1105
1106         /* Ensure sync */
1107         mii_send_bits (dev, 0xffffffff, 32);
1108         /* ST(2), OP(2), ADDR(5), REG#(5), TA(2), Data(16) total 32 bits */
1109         /* ST,OP,AAAAA,RRRRR,TA = 0101xxxxxxxxxx10'b = 0x5002 for write */
1110         cmd = (0x5002 << 16) | (phy_id << 23) | (reg << 18) | data;
1111         mii_send_bits (dev, cmd, 32);
1112         /* End cycle */
1113         mii_getbit (dev);
1114 }
1115
1116 static int mdio_read(struct net_device *dev, int reg)
1117 {
1118         struct netdev_private *np = netdev_priv(dev);
1119         void __iomem *ioaddr = ns_ioaddr(dev);
1120
1121         /* The 83815 series has two ports:
1122          * - an internal transceiver
1123          * - an external mii bus
1124          */
1125         if (dev->if_port == PORT_TP)
1126                 return readw(ioaddr+BasicControl+(reg<<2));
1127         else
1128                 return miiport_read(dev, np->phy_addr_external, reg);
1129 }
1130
1131 static void mdio_write(struct net_device *dev, int reg, u16 data)
1132 {
1133         struct netdev_private *np = netdev_priv(dev);
1134         void __iomem *ioaddr = ns_ioaddr(dev);
1135
1136         /* The 83815 series has an internal transceiver; handle separately */
1137         if (dev->if_port == PORT_TP)
1138                 writew(data, ioaddr+BasicControl+(reg<<2));
1139         else
1140                 miiport_write(dev, np->phy_addr_external, reg, data);
1141 }
1142
1143 static void init_phy_fixup(struct net_device *dev)
1144 {
1145         struct netdev_private *np = netdev_priv(dev);
1146         void __iomem *ioaddr = ns_ioaddr(dev);
1147         int i;
1148         u32 cfg;
1149         u16 tmp;
1150
1151         /* restore stuff lost when power was out */
1152         tmp = mdio_read(dev, MII_BMCR);
1153         if (np->autoneg == AUTONEG_ENABLE) {
1154                 /* renegotiate if something changed */
1155                 if ((tmp & BMCR_ANENABLE) == 0 ||
1156                     np->advertising != mdio_read(dev, MII_ADVERTISE))
1157                 {
1158                         /* turn on autonegotiation and force negotiation */
1159                         tmp |= (BMCR_ANENABLE | BMCR_ANRESTART);
1160                         mdio_write(dev, MII_ADVERTISE, np->advertising);
1161                 }
1162         } else {
1163                 /* turn off auto negotiation, set speed and duplexity */
1164                 tmp &= ~(BMCR_ANENABLE | BMCR_SPEED100 | BMCR_FULLDPLX);
1165                 if (np->speed == SPEED_100)
1166                         tmp |= BMCR_SPEED100;
1167                 if (np->duplex == DUPLEX_FULL)
1168                         tmp |= BMCR_FULLDPLX;
1169                 /*
1170                  * Note: there is no good way to inform the link partner
1171                  * that our capabilities changed. The user has to unplug
1172                  * and replug the network cable after some changes, e.g.
1173                  * after switching from 10HD, autoneg off to 100 HD,
1174                  * autoneg off.
1175                  */
1176         }
1177         mdio_write(dev, MII_BMCR, tmp);
1178         readl(ioaddr + ChipConfig);
1179         udelay(1);
1180
1181         /* find out what phy this is */
1182         np->mii = (mdio_read(dev, MII_PHYSID1) << 16)
1183                                 + mdio_read(dev, MII_PHYSID2);
1184
1185         /* handle external phys here */
1186         switch (np->mii) {
1187         case PHYID_AM79C874:
1188                 /* phy specific configuration for fibre/tp operation */
1189                 tmp = mdio_read(dev, MII_MCTRL);
1190                 tmp &= ~(MII_FX_SEL | MII_EN_SCRM);
1191                 if (dev->if_port == PORT_FIBRE)
1192                         tmp |= MII_FX_SEL;
1193                 else
1194                         tmp |= MII_EN_SCRM;
1195                 mdio_write(dev, MII_MCTRL, tmp);
1196                 break;
1197         default:
1198                 break;
1199         }
1200         cfg = readl(ioaddr + ChipConfig);
1201         if (cfg & CfgExtPhy)
1202                 return;
1203
1204         /* On page 78 of the spec, they recommend some settings for "optimum
1205            performance" to be done in sequence.  These settings optimize some
1206            of the 100Mbit autodetection circuitry.  They say we only want to
1207            do this for rev C of the chip, but engineers at NSC (Bradley
1208            Kennedy) recommends always setting them.  If you don't, you get
1209            errors on some autonegotiations that make the device unusable.
1210
1211            It seems that the DSP needs a few usec to reinitialize after
1212            the start of the phy. Just retry writing these values until they
1213            stick.
1214         */
1215         for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
1216
1217                 int dspcfg;
1218                 writew(1, ioaddr + PGSEL);
1219                 writew(PMDCSR_VAL, ioaddr + PMDCSR);
1220                 writew(TSTDAT_VAL, ioaddr + TSTDAT);
1221                 np->dspcfg = (np->srr <= SRR_DP83815_C)?
1222                         DSPCFG_VAL : (DSPCFG_COEF | readw(ioaddr + DSPCFG));
1223                 writew(np->dspcfg, ioaddr + DSPCFG);
1224                 writew(SDCFG_VAL, ioaddr + SDCFG);
1225                 writew(0, ioaddr + PGSEL);
1226                 readl(ioaddr + ChipConfig);
1227                 udelay(10);
1228
1229                 writew(1, ioaddr + PGSEL);
1230                 dspcfg = readw(ioaddr + DSPCFG);
1231                 writew(0, ioaddr + PGSEL);
1232                 if (np->dspcfg == dspcfg)
1233                         break;
1234         }
1235
1236         if (netif_msg_link(np)) {
1237                 if (i==NATSEMI_HW_TIMEOUT) {
1238                         printk(KERN_INFO
1239                                 "%s: DSPCFG mismatch after retrying for %d usec.\n",
1240                                 dev->name, i*10);
1241                 } else {
1242                         printk(KERN_INFO
1243                                 "%s: DSPCFG accepted after %d usec.\n",
1244                                 dev->name, i*10);
1245                 }
1246         }
1247         /*
1248          * Enable PHY Specific event based interrupts.  Link state change
1249          * and Auto-Negotiation Completion are among the affected.
1250          * Read the intr status to clear it (needed for wake events).
1251          */
1252         readw(ioaddr + MIntrStatus);
1253         writew(MICRIntEn, ioaddr + MIntrCtrl);
1254 }
1255
1256 static int switch_port_external(struct net_device *dev)
1257 {
1258         struct netdev_private *np = netdev_priv(dev);
1259         void __iomem *ioaddr = ns_ioaddr(dev);
1260         u32 cfg;
1261
1262         cfg = readl(ioaddr + ChipConfig);
1263         if (cfg & CfgExtPhy)
1264                 return 0;
1265
1266         if (netif_msg_link(np)) {
1267                 printk(KERN_INFO "%s: switching to external transceiver.\n",
1268                                 dev->name);
1269         }
1270
1271         /* 1) switch back to external phy */
1272         writel(cfg | (CfgExtPhy | CfgPhyDis), ioaddr + ChipConfig);
1273         readl(ioaddr + ChipConfig);
1274         udelay(1);
1275
1276         /* 2) reset the external phy: */
1277         /* resetting the external PHY has been known to cause a hub supplying
1278          * power over Ethernet to kill the power.  We don't want to kill
1279          * power to this computer, so we avoid resetting the phy.
1280          */
1281
1282         /* 3) reinit the phy fixup, it got lost during power down. */
1283         move_int_phy(dev, np->phy_addr_external);
1284         init_phy_fixup(dev);
1285
1286         return 1;
1287 }
1288
1289 static int switch_port_internal(struct net_device *dev)
1290 {
1291         struct netdev_private *np = netdev_priv(dev);
1292         void __iomem *ioaddr = ns_ioaddr(dev);
1293         int i;
1294         u32 cfg;
1295         u16 bmcr;
1296
1297         cfg = readl(ioaddr + ChipConfig);
1298         if (!(cfg &CfgExtPhy))
1299                 return 0;
1300
1301         if (netif_msg_link(np)) {
1302                 printk(KERN_INFO "%s: switching to internal transceiver.\n",
1303                                 dev->name);
1304         }
1305         /* 1) switch back to internal phy: */
1306         cfg = cfg & ~(CfgExtPhy | CfgPhyDis);
1307         writel(cfg, ioaddr + ChipConfig);
1308         readl(ioaddr + ChipConfig);
1309         udelay(1);
1310
1311         /* 2) reset the internal phy: */
1312         bmcr = readw(ioaddr+BasicControl+(MII_BMCR<<2));
1313         writel(bmcr | BMCR_RESET, ioaddr+BasicControl+(MII_BMCR<<2));
1314         readl(ioaddr + ChipConfig);
1315         udelay(10);
1316         for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
1317                 bmcr = readw(ioaddr+BasicControl+(MII_BMCR<<2));
1318                 if (!(bmcr & BMCR_RESET))
1319                         break;
1320                 udelay(10);
1321         }
1322         if (i==NATSEMI_HW_TIMEOUT && netif_msg_link(np)) {
1323                 printk(KERN_INFO
1324                         "%s: phy reset did not complete in %d usec.\n",
1325                         dev->name, i*10);
1326         }
1327         /* 3) reinit the phy fixup, it got lost during power down. */
1328         init_phy_fixup(dev);
1329
1330         return 1;
1331 }
1332
1333 /* Scan for a PHY on the external mii bus.
1334  * There are two tricky points:
1335  * - Do not scan while the internal phy is enabled. The internal phy will
1336  *   crash: e.g. reads from the DSPCFG register will return odd values and
1337  *   the nasty random phy reset code will reset the nic every few seconds.
1338  * - The internal phy must be moved around, an external phy could
1339  *   have the same address as the internal phy.
1340  */
1341 static int find_mii(struct net_device *dev)
1342 {
1343         struct netdev_private *np = netdev_priv(dev);
1344         int tmp;
1345         int i;
1346         int did_switch;
1347
1348         /* Switch to external phy */
1349         did_switch = switch_port_external(dev);
1350
1351         /* Scan the possible phy addresses:
1352          *
1353          * PHY address 0 means that the phy is in isolate mode. Not yet
1354          * supported due to lack of test hardware. User space should
1355          * handle it through ethtool.
1356          */
1357         for (i = 1; i <= 31; i++) {
1358                 move_int_phy(dev, i);
1359                 tmp = miiport_read(dev, i, MII_BMSR);
1360                 if (tmp != 0xffff && tmp != 0x0000) {
1361                         /* found something! */
1362                         np->mii = (mdio_read(dev, MII_PHYSID1) << 16)
1363                                         + mdio_read(dev, MII_PHYSID2);
1364                         if (netif_msg_probe(np)) {
1365                                 printk(KERN_INFO "natsemi %s: found external phy %08x at address %d.\n",
1366                                                 pci_name(np->pci_dev), np->mii, i);
1367                         }
1368                         break;
1369                 }
1370         }
1371         /* And switch back to internal phy: */
1372         if (did_switch)
1373                 switch_port_internal(dev);
1374         return i;
1375 }
1376
1377 /* CFG bits [13:16] [18:23] */
1378 #define CFG_RESET_SAVE 0xfde000
1379 /* WCSR bits [0:4] [9:10] */
1380 #define WCSR_RESET_SAVE 0x61f
1381 /* RFCR bits [20] [22] [27:31] */
1382 #define RFCR_RESET_SAVE 0xf8500000
1383
1384 static void natsemi_reset(struct net_device *dev)
1385 {
1386         int i;
1387         u32 cfg;
1388         u32 wcsr;
1389         u32 rfcr;
1390         u16 pmatch[3];
1391         u16 sopass[3];
1392         struct netdev_private *np = netdev_priv(dev);
1393         void __iomem *ioaddr = ns_ioaddr(dev);
1394
1395         /*
1396          * Resetting the chip causes some registers to be lost.
1397          * Natsemi suggests NOT reloading the EEPROM while live, so instead
1398          * we save the state that would have been loaded from EEPROM
1399          * on a normal power-up (see the spec EEPROM map).  This assumes
1400          * whoever calls this will follow up with init_registers() eventually.
1401          */
1402
1403         /* CFG */
1404         cfg = readl(ioaddr + ChipConfig) & CFG_RESET_SAVE;
1405         /* WCSR */
1406         wcsr = readl(ioaddr + WOLCmd) & WCSR_RESET_SAVE;
1407         /* RFCR */
1408         rfcr = readl(ioaddr + RxFilterAddr) & RFCR_RESET_SAVE;
1409         /* PMATCH */
1410         for (i = 0; i < 3; i++) {
1411                 writel(i*2, ioaddr + RxFilterAddr);
1412                 pmatch[i] = readw(ioaddr + RxFilterData);
1413         }
1414         /* SOPAS */
1415         for (i = 0; i < 3; i++) {
1416                 writel(0xa+(i*2), ioaddr + RxFilterAddr);
1417                 sopass[i] = readw(ioaddr + RxFilterData);
1418         }
1419
1420         /* now whack the chip */
1421         writel(ChipReset, ioaddr + ChipCmd);
1422         for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
1423                 if (!(readl(ioaddr + ChipCmd) & ChipReset))
1424                         break;
1425                 udelay(5);
1426         }
1427         if (i==NATSEMI_HW_TIMEOUT) {
1428                 printk(KERN_WARNING "%s: reset did not complete in %d usec.\n",
1429                         dev->name, i*5);
1430         } else if (netif_msg_hw(np)) {
1431                 printk(KERN_DEBUG "%s: reset completed in %d usec.\n",
1432                         dev->name, i*5);
1433         }
1434
1435         /* restore CFG */
1436         cfg |= readl(ioaddr + ChipConfig) & ~CFG_RESET_SAVE;
1437         /* turn on external phy if it was selected */
1438         if (dev->if_port == PORT_TP)
1439                 cfg &= ~(CfgExtPhy | CfgPhyDis);
1440         else
1441                 cfg |= (CfgExtPhy | CfgPhyDis);
1442         writel(cfg, ioaddr + ChipConfig);
1443         /* restore WCSR */
1444         wcsr |= readl(ioaddr + WOLCmd) & ~WCSR_RESET_SAVE;
1445         writel(wcsr, ioaddr + WOLCmd);
1446         /* read RFCR */
1447         rfcr |= readl(ioaddr + RxFilterAddr) & ~RFCR_RESET_SAVE;
1448         /* restore PMATCH */
1449         for (i = 0; i < 3; i++) {
1450                 writel(i*2, ioaddr + RxFilterAddr);
1451                 writew(pmatch[i], ioaddr + RxFilterData);
1452         }
1453         for (i = 0; i < 3; i++) {
1454                 writel(0xa+(i*2), ioaddr + RxFilterAddr);
1455                 writew(sopass[i], ioaddr + RxFilterData);
1456         }
1457         /* restore RFCR */
1458         writel(rfcr, ioaddr + RxFilterAddr);
1459 }
1460
1461 static void reset_rx(struct net_device *dev)
1462 {
1463         int i;
1464         struct netdev_private *np = netdev_priv(dev);
1465         void __iomem *ioaddr = ns_ioaddr(dev);
1466
1467         np->intr_status &= ~RxResetDone;
1468
1469         writel(RxReset, ioaddr + ChipCmd);
1470
1471         for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
1472                 np->intr_status |= readl(ioaddr + IntrStatus);
1473                 if (np->intr_status & RxResetDone)
1474                         break;
1475                 udelay(15);
1476         }
1477         if (i==NATSEMI_HW_TIMEOUT) {
1478                 printk(KERN_WARNING "%s: RX reset did not complete in %d usec.\n",
1479                        dev->name, i*15);
1480         } else if (netif_msg_hw(np)) {
1481                 printk(KERN_WARNING "%s: RX reset took %d usec.\n",
1482                        dev->name, i*15);
1483         }
1484 }
1485
1486 static void natsemi_reload_eeprom(struct net_device *dev)
1487 {
1488         struct netdev_private *np = netdev_priv(dev);
1489         void __iomem *ioaddr = ns_ioaddr(dev);
1490         int i;
1491
1492         writel(EepromReload, ioaddr + PCIBusCfg);
1493         for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
1494                 udelay(50);
1495                 if (!(readl(ioaddr + PCIBusCfg) & EepromReload))
1496                         break;
1497         }
1498         if (i==NATSEMI_HW_TIMEOUT) {
1499                 printk(KERN_WARNING "natsemi %s: EEPROM did not reload in %d usec.\n",
1500                         pci_name(np->pci_dev), i*50);
1501         } else if (netif_msg_hw(np)) {
1502                 printk(KERN_DEBUG "natsemi %s: EEPROM reloaded in %d usec.\n",
1503                         pci_name(np->pci_dev), i*50);
1504         }
1505 }
1506
1507 static void natsemi_stop_rxtx(struct net_device *dev)
1508 {
1509         void __iomem * ioaddr = ns_ioaddr(dev);
1510         struct netdev_private *np = netdev_priv(dev);
1511         int i;
1512
1513         writel(RxOff | TxOff, ioaddr + ChipCmd);
1514         for(i=0;i< NATSEMI_HW_TIMEOUT;i++) {
1515                 if ((readl(ioaddr + ChipCmd) & (TxOn|RxOn)) == 0)
1516                         break;
1517                 udelay(5);
1518         }
1519         if (i==NATSEMI_HW_TIMEOUT) {
1520                 printk(KERN_WARNING "%s: Tx/Rx process did not stop in %d usec.\n",
1521                         dev->name, i*5);
1522         } else if (netif_msg_hw(np)) {
1523                 printk(KERN_DEBUG "%s: Tx/Rx process stopped in %d usec.\n",
1524                         dev->name, i*5);
1525         }
1526 }
1527
1528 static int netdev_open(struct net_device *dev)
1529 {
1530         struct netdev_private *np = netdev_priv(dev);
1531         void __iomem * ioaddr = ns_ioaddr(dev);
1532         const int irq = np->pci_dev->irq;
1533         int i;
1534
1535         /* Reset the chip, just in case. */
1536         natsemi_reset(dev);
1537
1538         i = request_irq(irq, intr_handler, IRQF_SHARED, dev->name, dev);
1539         if (i) return i;
1540
1541         if (netif_msg_ifup(np))
1542                 printk(KERN_DEBUG "%s: netdev_open() irq %d.\n",
1543                         dev->name, irq);
1544         i = alloc_ring(dev);
1545         if (i < 0) {
1546                 free_irq(irq, dev);
1547                 return i;
1548         }
1549         napi_enable(&np->napi);
1550
1551         init_ring(dev);
1552         spin_lock_irq(&np->lock);
1553         init_registers(dev);
1554         /* now set the MAC address according to dev->dev_addr */
1555         for (i = 0; i < 3; i++) {
1556                 u16 mac = (dev->dev_addr[2*i+1]<<8) + dev->dev_addr[2*i];
1557
1558                 writel(i*2, ioaddr + RxFilterAddr);
1559                 writew(mac, ioaddr + RxFilterData);
1560         }
1561         writel(np->cur_rx_mode, ioaddr + RxFilterAddr);
1562         spin_unlock_irq(&np->lock);
1563
1564         netif_start_queue(dev);
1565
1566         if (netif_msg_ifup(np))
1567                 printk(KERN_DEBUG "%s: Done netdev_open(), status: %#08x.\n",
1568                         dev->name, (int)readl(ioaddr + ChipCmd));
1569
1570         /* Set the timer to check for link beat. */
1571         timer_setup(&np->timer, netdev_timer, 0);
1572         np->timer.expires = round_jiffies(jiffies + NATSEMI_TIMER_FREQ);
1573         add_timer(&np->timer);
1574
1575         return 0;
1576 }
1577
1578 static void do_cable_magic(struct net_device *dev)
1579 {
1580         struct netdev_private *np = netdev_priv(dev);
1581         void __iomem *ioaddr = ns_ioaddr(dev);
1582
1583         if (dev->if_port != PORT_TP)
1584                 return;
1585
1586         if (np->srr >= SRR_DP83816_A5)
1587                 return;
1588
1589         /*
1590          * 100 MBit links with short cables can trip an issue with the chip.
1591          * The problem manifests as lots of CRC errors and/or flickering
1592          * activity LED while idle.  This process is based on instructions
1593          * from engineers at National.
1594          */
1595         if (readl(ioaddr + ChipConfig) & CfgSpeed100) {
1596                 u16 data;
1597
1598                 writew(1, ioaddr + PGSEL);
1599                 /*
1600                  * coefficient visibility should already be enabled via
1601                  * DSPCFG | 0x1000
1602                  */
1603                 data = readw(ioaddr + TSTDAT) & 0xff;
1604                 /*
1605                  * the value must be negative, and within certain values
1606                  * (these values all come from National)
1607                  */
1608                 if (!(data & 0x80) || ((data >= 0xd8) && (data <= 0xff))) {
1609                         np = netdev_priv(dev);
1610
1611                         /* the bug has been triggered - fix the coefficient */
1612                         writew(TSTDAT_FIXED, ioaddr + TSTDAT);
1613                         /* lock the value */
1614                         data = readw(ioaddr + DSPCFG);
1615                         np->dspcfg = data | DSPCFG_LOCK;
1616                         writew(np->dspcfg, ioaddr + DSPCFG);
1617                 }
1618                 writew(0, ioaddr + PGSEL);
1619         }
1620 }
1621
1622 static void undo_cable_magic(struct net_device *dev)
1623 {
1624         u16 data;
1625         struct netdev_private *np = netdev_priv(dev);
1626         void __iomem * ioaddr = ns_ioaddr(dev);
1627
1628         if (dev->if_port != PORT_TP)
1629                 return;
1630
1631         if (np->srr >= SRR_DP83816_A5)
1632                 return;
1633
1634         writew(1, ioaddr + PGSEL);
1635         /* make sure the lock bit is clear */
1636         data = readw(ioaddr + DSPCFG);
1637         np->dspcfg = data & ~DSPCFG_LOCK;
1638         writew(np->dspcfg, ioaddr + DSPCFG);
1639         writew(0, ioaddr + PGSEL);
1640 }
1641
1642 static void check_link(struct net_device *dev)
1643 {
1644         struct netdev_private *np = netdev_priv(dev);
1645         void __iomem * ioaddr = ns_ioaddr(dev);
1646         int duplex = np->duplex;
1647         u16 bmsr;
1648
1649         /* If we are ignoring the PHY then don't try reading it. */
1650         if (np->ignore_phy)
1651                 goto propagate_state;
1652
1653         /* The link status field is latched: it remains low after a temporary
1654          * link failure until it's read. We need the current link status,
1655          * thus read twice.
1656          */
1657         mdio_read(dev, MII_BMSR);
1658         bmsr = mdio_read(dev, MII_BMSR);
1659
1660         if (!(bmsr & BMSR_LSTATUS)) {
1661                 if (netif_carrier_ok(dev)) {
1662                         if (netif_msg_link(np))
1663                                 printk(KERN_NOTICE "%s: link down.\n",
1664                                        dev->name);
1665                         netif_carrier_off(dev);
1666                         undo_cable_magic(dev);
1667                 }
1668                 return;
1669         }
1670         if (!netif_carrier_ok(dev)) {
1671                 if (netif_msg_link(np))
1672                         printk(KERN_NOTICE "%s: link up.\n", dev->name);
1673                 netif_carrier_on(dev);
1674                 do_cable_magic(dev);
1675         }
1676
1677         duplex = np->full_duplex;
1678         if (!duplex) {
1679                 if (bmsr & BMSR_ANEGCOMPLETE) {
1680                         int tmp = mii_nway_result(
1681                                 np->advertising & mdio_read(dev, MII_LPA));
1682                         if (tmp == LPA_100FULL || tmp == LPA_10FULL)
1683                                 duplex = 1;
1684                 } else if (mdio_read(dev, MII_BMCR) & BMCR_FULLDPLX)
1685                         duplex = 1;
1686         }
1687
1688 propagate_state:
1689         /* if duplex is set then bit 28 must be set, too */
1690         if (duplex ^ !!(np->rx_config & RxAcceptTx)) {
1691                 if (netif_msg_link(np))
1692                         printk(KERN_INFO
1693                                 "%s: Setting %s-duplex based on negotiated "
1694                                 "link capability.\n", dev->name,
1695                                 duplex ? "full" : "half");
1696                 if (duplex) {
1697                         np->rx_config |= RxAcceptTx;
1698                         np->tx_config |= TxCarrierIgn | TxHeartIgn;
1699                 } else {
1700                         np->rx_config &= ~RxAcceptTx;
1701                         np->tx_config &= ~(TxCarrierIgn | TxHeartIgn);
1702                 }
1703                 writel(np->tx_config, ioaddr + TxConfig);
1704                 writel(np->rx_config, ioaddr + RxConfig);
1705         }
1706 }
1707
1708 static void init_registers(struct net_device *dev)
1709 {
1710         struct netdev_private *np = netdev_priv(dev);
1711         void __iomem * ioaddr = ns_ioaddr(dev);
1712
1713         init_phy_fixup(dev);
1714
1715         /* clear any interrupts that are pending, such as wake events */
1716         readl(ioaddr + IntrStatus);
1717
1718         writel(np->ring_dma, ioaddr + RxRingPtr);
1719         writel(np->ring_dma + RX_RING_SIZE * sizeof(struct netdev_desc),
1720                 ioaddr + TxRingPtr);
1721
1722         /* Initialize other registers.
1723          * Configure the PCI bus bursts and FIFO thresholds.
1724          * Configure for standard, in-spec Ethernet.
1725          * Start with half-duplex. check_link will update
1726          * to the correct settings.
1727          */
1728
1729         /* DRTH: 2: start tx if 64 bytes are in the fifo
1730          * FLTH: 0x10: refill with next packet if 512 bytes are free
1731          * MXDMA: 0: up to 256 byte bursts.
1732          *      MXDMA must be <= FLTH
1733          * ECRETRY=1
1734          * ATP=1
1735          */
1736         np->tx_config = TxAutoPad | TxCollRetry | TxMxdma_256 |
1737                                 TX_FLTH_VAL | TX_DRTH_VAL_START;
1738         writel(np->tx_config, ioaddr + TxConfig);
1739
1740         /* DRTH 0x10: start copying to memory if 128 bytes are in the fifo
1741          * MXDMA 0: up to 256 byte bursts
1742          */
1743         np->rx_config = RxMxdma_256 | RX_DRTH_VAL;
1744         /* if receive ring now has bigger buffers than normal, enable jumbo */
1745         if (np->rx_buf_sz > NATSEMI_LONGPKT)
1746                 np->rx_config |= RxAcceptLong;
1747
1748         writel(np->rx_config, ioaddr + RxConfig);
1749
1750         /* Disable PME:
1751          * The PME bit is initialized from the EEPROM contents.
1752          * PCI cards probably have PME disabled, but motherboard
1753          * implementations may have PME set to enable WakeOnLan.
1754          * With PME set the chip will scan incoming packets but
1755          * nothing will be written to memory. */
1756         np->SavedClkRun = readl(ioaddr + ClkRun);
1757         writel(np->SavedClkRun & ~PMEEnable, ioaddr + ClkRun);
1758         if (np->SavedClkRun & PMEStatus && netif_msg_wol(np)) {
1759                 printk(KERN_NOTICE "%s: Wake-up event %#08x\n",
1760                         dev->name, readl(ioaddr + WOLCmd));
1761         }
1762
1763         check_link(dev);
1764         __set_rx_mode(dev);
1765
1766         /* Enable interrupts by setting the interrupt mask. */
1767         writel(DEFAULT_INTR, ioaddr + IntrMask);
1768         natsemi_irq_enable(dev);
1769
1770         writel(RxOn | TxOn, ioaddr + ChipCmd);
1771         writel(StatsClear, ioaddr + StatsCtrl); /* Clear Stats */
1772 }
1773
1774 /*
1775  * netdev_timer:
1776  * Purpose:
1777  * 1) check for link changes. Usually they are handled by the MII interrupt
1778  *    but it doesn't hurt to check twice.
1779  * 2) check for sudden death of the NIC:
1780  *    It seems that a reference set for this chip went out with incorrect info,
1781  *    and there exist boards that aren't quite right.  An unexpected voltage
1782  *    drop can cause the PHY to get itself in a weird state (basically reset).
1783  *    NOTE: this only seems to affect revC chips.  The user can disable
1784  *    this check via dspcfg_workaround sysfs option.
1785  * 3) check of death of the RX path due to OOM
1786  */
1787 static void netdev_timer(struct timer_list *t)
1788 {
1789         struct netdev_private *np = from_timer(np, t, timer);
1790         struct net_device *dev = np->dev;
1791         void __iomem * ioaddr = ns_ioaddr(dev);
1792         int next_tick = NATSEMI_TIMER_FREQ;
1793         const int irq = np->pci_dev->irq;
1794
1795         if (netif_msg_timer(np)) {
1796                 /* DO NOT read the IntrStatus register,
1797                  * a read clears any pending interrupts.
1798                  */
1799                 printk(KERN_DEBUG "%s: Media selection timer tick.\n",
1800                         dev->name);
1801         }
1802
1803         if (dev->if_port == PORT_TP) {
1804                 u16 dspcfg;
1805
1806                 spin_lock_irq(&np->lock);
1807                 /* check for a nasty random phy-reset - use dspcfg as a flag */
1808                 writew(1, ioaddr+PGSEL);
1809                 dspcfg = readw(ioaddr+DSPCFG);
1810                 writew(0, ioaddr+PGSEL);
1811                 if (np->dspcfg_workaround && dspcfg != np->dspcfg) {
1812                         if (!netif_queue_stopped(dev)) {
1813                                 spin_unlock_irq(&np->lock);
1814                                 if (netif_msg_drv(np))
1815                                         printk(KERN_NOTICE "%s: possible phy reset: "
1816                                                 "re-initializing\n", dev->name);
1817                                 disable_irq(irq);
1818                                 spin_lock_irq(&np->lock);
1819                                 natsemi_stop_rxtx(dev);
1820                                 dump_ring(dev);
1821                                 reinit_ring(dev);
1822                                 init_registers(dev);
1823                                 spin_unlock_irq(&np->lock);
1824                                 enable_irq(irq);
1825                         } else {
1826                                 /* hurry back */
1827                                 next_tick = HZ;
1828                                 spin_unlock_irq(&np->lock);
1829                         }
1830                 } else {
1831                         /* init_registers() calls check_link() for the above case */
1832                         check_link(dev);
1833                         spin_unlock_irq(&np->lock);
1834                 }
1835         } else {
1836                 spin_lock_irq(&np->lock);
1837                 check_link(dev);
1838                 spin_unlock_irq(&np->lock);
1839         }
1840         if (np->oom) {
1841                 disable_irq(irq);
1842                 np->oom = 0;
1843                 refill_rx(dev);
1844                 enable_irq(irq);
1845                 if (!np->oom) {
1846                         writel(RxOn, ioaddr + ChipCmd);
1847                 } else {
1848                         next_tick = 1;
1849                 }
1850         }
1851
1852         if (next_tick > 1)
1853                 mod_timer(&np->timer, round_jiffies(jiffies + next_tick));
1854         else
1855                 mod_timer(&np->timer, jiffies + next_tick);
1856 }
1857
1858 static void dump_ring(struct net_device *dev)
1859 {
1860         struct netdev_private *np = netdev_priv(dev);
1861
1862         if (netif_msg_pktdata(np)) {
1863                 int i;
1864                 printk(KERN_DEBUG "  Tx ring at %p:\n", np->tx_ring);
1865                 for (i = 0; i < TX_RING_SIZE; i++) {
1866                         printk(KERN_DEBUG " #%d desc. %#08x %#08x %#08x.\n",
1867                                 i, np->tx_ring[i].next_desc,
1868                                 np->tx_ring[i].cmd_status,
1869                                 np->tx_ring[i].addr);
1870                 }
1871                 printk(KERN_DEBUG "  Rx ring %p:\n", np->rx_ring);
1872                 for (i = 0; i < RX_RING_SIZE; i++) {
1873                         printk(KERN_DEBUG " #%d desc. %#08x %#08x %#08x.\n",
1874                                 i, np->rx_ring[i].next_desc,
1875                                 np->rx_ring[i].cmd_status,
1876                                 np->rx_ring[i].addr);
1877                 }
1878         }
1879 }
1880
1881 static void ns_tx_timeout(struct net_device *dev)
1882 {
1883         struct netdev_private *np = netdev_priv(dev);
1884         void __iomem * ioaddr = ns_ioaddr(dev);
1885         const int irq = np->pci_dev->irq;
1886
1887         disable_irq(irq);
1888         spin_lock_irq(&np->lock);
1889         if (!np->hands_off) {
1890                 if (netif_msg_tx_err(np))
1891                         printk(KERN_WARNING
1892                                 "%s: Transmit timed out, status %#08x,"
1893                                 " resetting...\n",
1894                                 dev->name, readl(ioaddr + IntrStatus));
1895                 dump_ring(dev);
1896
1897                 natsemi_reset(dev);
1898                 reinit_ring(dev);
1899                 init_registers(dev);
1900         } else {
1901                 printk(KERN_WARNING
1902                         "%s: tx_timeout while in hands_off state?\n",
1903                         dev->name);
1904         }
1905         spin_unlock_irq(&np->lock);
1906         enable_irq(irq);
1907
1908         netif_trans_update(dev); /* prevent tx timeout */
1909         dev->stats.tx_errors++;
1910         netif_wake_queue(dev);
1911 }
1912
1913 static int alloc_ring(struct net_device *dev)
1914 {
1915         struct netdev_private *np = netdev_priv(dev);
1916         np->rx_ring = pci_alloc_consistent(np->pci_dev,
1917                 sizeof(struct netdev_desc) * (RX_RING_SIZE+TX_RING_SIZE),
1918                 &np->ring_dma);
1919         if (!np->rx_ring)
1920                 return -ENOMEM;
1921         np->tx_ring = &np->rx_ring[RX_RING_SIZE];
1922         return 0;
1923 }
1924
1925 static void refill_rx(struct net_device *dev)
1926 {
1927         struct netdev_private *np = netdev_priv(dev);
1928
1929         /* Refill the Rx ring buffers. */
1930         for (; np->cur_rx - np->dirty_rx > 0; np->dirty_rx++) {
1931                 struct sk_buff *skb;
1932                 int entry = np->dirty_rx % RX_RING_SIZE;
1933                 if (np->rx_skbuff[entry] == NULL) {
1934                         unsigned int buflen = np->rx_buf_sz+NATSEMI_PADDING;
1935                         skb = netdev_alloc_skb(dev, buflen);
1936                         np->rx_skbuff[entry] = skb;
1937                         if (skb == NULL)
1938                                 break; /* Better luck next round. */
1939                         np->rx_dma[entry] = pci_map_single(np->pci_dev,
1940                                 skb->data, buflen, PCI_DMA_FROMDEVICE);
1941                         if (pci_dma_mapping_error(np->pci_dev,
1942                                                   np->rx_dma[entry])) {
1943                                 dev_kfree_skb_any(skb);
1944                                 np->rx_skbuff[entry] = NULL;
1945                                 break; /* Better luck next round. */
1946                         }
1947                         np->rx_ring[entry].addr = cpu_to_le32(np->rx_dma[entry]);
1948                 }
1949                 np->rx_ring[entry].cmd_status = cpu_to_le32(np->rx_buf_sz);
1950         }
1951         if (np->cur_rx - np->dirty_rx == RX_RING_SIZE) {
1952                 if (netif_msg_rx_err(np))
1953                         printk(KERN_WARNING "%s: going OOM.\n", dev->name);
1954                 np->oom = 1;
1955         }
1956 }
1957
1958 static void set_bufsize(struct net_device *dev)
1959 {
1960         struct netdev_private *np = netdev_priv(dev);
1961         if (dev->mtu <= ETH_DATA_LEN)
1962                 np->rx_buf_sz = ETH_DATA_LEN + NATSEMI_HEADERS;
1963         else
1964                 np->rx_buf_sz = dev->mtu + NATSEMI_HEADERS;
1965 }
1966
1967 /* Initialize the Rx and Tx rings, along with various 'dev' bits. */
1968 static void init_ring(struct net_device *dev)
1969 {
1970         struct netdev_private *np = netdev_priv(dev);
1971         int i;
1972
1973         /* 1) TX ring */
1974         np->dirty_tx = np->cur_tx = 0;
1975         for (i = 0; i < TX_RING_SIZE; i++) {
1976                 np->tx_skbuff[i] = NULL;
1977                 np->tx_ring[i].next_desc = cpu_to_le32(np->ring_dma
1978                         +sizeof(struct netdev_desc)
1979                         *((i+1)%TX_RING_SIZE+RX_RING_SIZE));
1980                 np->tx_ring[i].cmd_status = 0;
1981         }
1982
1983         /* 2) RX ring */
1984         np->dirty_rx = 0;
1985         np->cur_rx = RX_RING_SIZE;
1986         np->oom = 0;
1987         set_bufsize(dev);
1988
1989         np->rx_head_desc = &np->rx_ring[0];
1990
1991         /* Please be careful before changing this loop - at least gcc-2.95.1
1992          * miscompiles it otherwise.
1993          */
1994         /* Initialize all Rx descriptors. */
1995         for (i = 0; i < RX_RING_SIZE; i++) {
1996                 np->rx_ring[i].next_desc = cpu_to_le32(np->ring_dma
1997                                 +sizeof(struct netdev_desc)
1998                                 *((i+1)%RX_RING_SIZE));
1999                 np->rx_ring[i].cmd_status = cpu_to_le32(DescOwn);
2000                 np->rx_skbuff[i] = NULL;
2001         }
2002         refill_rx(dev);
2003         dump_ring(dev);
2004 }
2005
2006 static void drain_tx(struct net_device *dev)
2007 {
2008         struct netdev_private *np = netdev_priv(dev);
2009         int i;
2010
2011         for (i = 0; i < TX_RING_SIZE; i++) {
2012                 if (np->tx_skbuff[i]) {
2013                         pci_unmap_single(np->pci_dev,
2014                                 np->tx_dma[i], np->tx_skbuff[i]->len,
2015                                 PCI_DMA_TODEVICE);
2016                         dev_kfree_skb(np->tx_skbuff[i]);
2017                         dev->stats.tx_dropped++;
2018                 }
2019                 np->tx_skbuff[i] = NULL;
2020         }
2021 }
2022
2023 static void drain_rx(struct net_device *dev)
2024 {
2025         struct netdev_private *np = netdev_priv(dev);
2026         unsigned int buflen = np->rx_buf_sz;
2027         int i;
2028
2029         /* Free all the skbuffs in the Rx queue. */
2030         for (i = 0; i < RX_RING_SIZE; i++) {
2031                 np->rx_ring[i].cmd_status = 0;
2032                 np->rx_ring[i].addr = cpu_to_le32(0xBADF00D0); /* An invalid address. */
2033                 if (np->rx_skbuff[i]) {
2034                         pci_unmap_single(np->pci_dev, np->rx_dma[i],
2035                                 buflen + NATSEMI_PADDING,
2036                                 PCI_DMA_FROMDEVICE);
2037                         dev_kfree_skb(np->rx_skbuff[i]);
2038                 }
2039                 np->rx_skbuff[i] = NULL;
2040         }
2041 }
2042
2043 static void drain_ring(struct net_device *dev)
2044 {
2045         drain_rx(dev);
2046         drain_tx(dev);
2047 }
2048
2049 static void free_ring(struct net_device *dev)
2050 {
2051         struct netdev_private *np = netdev_priv(dev);
2052         pci_free_consistent(np->pci_dev,
2053                 sizeof(struct netdev_desc) * (RX_RING_SIZE+TX_RING_SIZE),
2054                 np->rx_ring, np->ring_dma);
2055 }
2056
2057 static void reinit_rx(struct net_device *dev)
2058 {
2059         struct netdev_private *np = netdev_priv(dev);
2060         int i;
2061
2062         /* RX Ring */
2063         np->dirty_rx = 0;
2064         np->cur_rx = RX_RING_SIZE;
2065         np->rx_head_desc = &np->rx_ring[0];
2066         /* Initialize all Rx descriptors. */
2067         for (i = 0; i < RX_RING_SIZE; i++)
2068                 np->rx_ring[i].cmd_status = cpu_to_le32(DescOwn);
2069
2070         refill_rx(dev);
2071 }
2072
2073 static void reinit_ring(struct net_device *dev)
2074 {
2075         struct netdev_private *np = netdev_priv(dev);
2076         int i;
2077
2078         /* drain TX ring */
2079         drain_tx(dev);
2080         np->dirty_tx = np->cur_tx = 0;
2081         for (i=0;i<TX_RING_SIZE;i++)
2082                 np->tx_ring[i].cmd_status = 0;
2083
2084         reinit_rx(dev);
2085 }
2086
2087 static netdev_tx_t start_tx(struct sk_buff *skb, struct net_device *dev)
2088 {
2089         struct netdev_private *np = netdev_priv(dev);
2090         void __iomem * ioaddr = ns_ioaddr(dev);
2091         unsigned entry;
2092         unsigned long flags;
2093
2094         /* Note: Ordering is important here, set the field with the
2095            "ownership" bit last, and only then increment cur_tx. */
2096
2097         /* Calculate the next Tx descriptor entry. */
2098         entry = np->cur_tx % TX_RING_SIZE;
2099
2100         np->tx_skbuff[entry] = skb;
2101         np->tx_dma[entry] = pci_map_single(np->pci_dev,
2102                                 skb->data,skb->len, PCI_DMA_TODEVICE);
2103         if (pci_dma_mapping_error(np->pci_dev, np->tx_dma[entry])) {
2104                 np->tx_skbuff[entry] = NULL;
2105                 dev_kfree_skb_irq(skb);
2106                 dev->stats.tx_dropped++;
2107                 return NETDEV_TX_OK;
2108         }
2109
2110         np->tx_ring[entry].addr = cpu_to_le32(np->tx_dma[entry]);
2111
2112         spin_lock_irqsave(&np->lock, flags);
2113
2114         if (!np->hands_off) {
2115                 np->tx_ring[entry].cmd_status = cpu_to_le32(DescOwn | skb->len);
2116                 /* StrongARM: Explicitly cache flush np->tx_ring and
2117                  * skb->data,skb->len. */
2118                 wmb();
2119                 np->cur_tx++;
2120                 if (np->cur_tx - np->dirty_tx >= TX_QUEUE_LEN - 1) {
2121                         netdev_tx_done(dev);
2122                         if (np->cur_tx - np->dirty_tx >= TX_QUEUE_LEN - 1)
2123                                 netif_stop_queue(dev);
2124                 }
2125                 /* Wake the potentially-idle transmit channel. */
2126                 writel(TxOn, ioaddr + ChipCmd);
2127         } else {
2128                 dev_kfree_skb_irq(skb);
2129                 dev->stats.tx_dropped++;
2130         }
2131         spin_unlock_irqrestore(&np->lock, flags);
2132
2133         if (netif_msg_tx_queued(np)) {
2134                 printk(KERN_DEBUG "%s: Transmit frame #%d queued in slot %d.\n",
2135                         dev->name, np->cur_tx, entry);
2136         }
2137         return NETDEV_TX_OK;
2138 }
2139
2140 static void netdev_tx_done(struct net_device *dev)
2141 {
2142         struct netdev_private *np = netdev_priv(dev);
2143
2144         for (; np->cur_tx - np->dirty_tx > 0; np->dirty_tx++) {
2145                 int entry = np->dirty_tx % TX_RING_SIZE;
2146                 if (np->tx_ring[entry].cmd_status & cpu_to_le32(DescOwn))
2147                         break;
2148                 if (netif_msg_tx_done(np))
2149                         printk(KERN_DEBUG
2150                                 "%s: tx frame #%d finished, status %#08x.\n",
2151                                         dev->name, np->dirty_tx,
2152                                         le32_to_cpu(np->tx_ring[entry].cmd_status));
2153                 if (np->tx_ring[entry].cmd_status & cpu_to_le32(DescPktOK)) {
2154                         dev->stats.tx_packets++;
2155                         dev->stats.tx_bytes += np->tx_skbuff[entry]->len;
2156                 } else { /* Various Tx errors */
2157                         int tx_status =
2158                                 le32_to_cpu(np->tx_ring[entry].cmd_status);
2159                         if (tx_status & (DescTxAbort|DescTxExcColl))
2160                                 dev->stats.tx_aborted_errors++;
2161                         if (tx_status & DescTxFIFO)
2162                                 dev->stats.tx_fifo_errors++;
2163                         if (tx_status & DescTxCarrier)
2164                                 dev->stats.tx_carrier_errors++;
2165                         if (tx_status & DescTxOOWCol)
2166                                 dev->stats.tx_window_errors++;
2167                         dev->stats.tx_errors++;
2168                 }
2169                 pci_unmap_single(np->pci_dev,np->tx_dma[entry],
2170                                         np->tx_skbuff[entry]->len,
2171                                         PCI_DMA_TODEVICE);
2172                 /* Free the original skb. */
2173                 dev_kfree_skb_irq(np->tx_skbuff[entry]);
2174                 np->tx_skbuff[entry] = NULL;
2175         }
2176         if (netif_queue_stopped(dev) &&
2177             np->cur_tx - np->dirty_tx < TX_QUEUE_LEN - 4) {
2178                 /* The ring is no longer full, wake queue. */
2179                 netif_wake_queue(dev);
2180         }
2181 }
2182
2183 /* The interrupt handler doesn't actually handle interrupts itself, it
2184  * schedules a NAPI poll if there is anything to do. */
2185 static irqreturn_t intr_handler(int irq, void *dev_instance)
2186 {
2187         struct net_device *dev = dev_instance;
2188         struct netdev_private *np = netdev_priv(dev);
2189         void __iomem * ioaddr = ns_ioaddr(dev);
2190
2191         /* Reading IntrStatus automatically acknowledges so don't do
2192          * that while interrupts are disabled, (for example, while a
2193          * poll is scheduled).  */
2194         if (np->hands_off || !readl(ioaddr + IntrEnable))
2195                 return IRQ_NONE;
2196
2197         np->intr_status = readl(ioaddr + IntrStatus);
2198
2199         if (!np->intr_status)
2200                 return IRQ_NONE;
2201
2202         if (netif_msg_intr(np))
2203                 printk(KERN_DEBUG
2204                        "%s: Interrupt, status %#08x, mask %#08x.\n",
2205                        dev->name, np->intr_status,
2206                        readl(ioaddr + IntrMask));
2207
2208         prefetch(&np->rx_skbuff[np->cur_rx % RX_RING_SIZE]);
2209
2210         if (napi_schedule_prep(&np->napi)) {
2211                 /* Disable interrupts and register for poll */
2212                 natsemi_irq_disable(dev);
2213                 __napi_schedule(&np->napi);
2214         } else
2215                 printk(KERN_WARNING
2216                        "%s: Ignoring interrupt, status %#08x, mask %#08x.\n",
2217                        dev->name, np->intr_status,
2218                        readl(ioaddr + IntrMask));
2219
2220         return IRQ_HANDLED;
2221 }
2222
2223 /* This is the NAPI poll routine.  As well as the standard RX handling
2224  * it also handles all other interrupts that the chip might raise.
2225  */
2226 static int natsemi_poll(struct napi_struct *napi, int budget)
2227 {
2228         struct netdev_private *np = container_of(napi, struct netdev_private, napi);
2229         struct net_device *dev = np->dev;
2230         void __iomem * ioaddr = ns_ioaddr(dev);
2231         int work_done = 0;
2232
2233         do {
2234                 if (netif_msg_intr(np))
2235                         printk(KERN_DEBUG
2236                                "%s: Poll, status %#08x, mask %#08x.\n",
2237                                dev->name, np->intr_status,
2238                                readl(ioaddr + IntrMask));
2239
2240                 /* netdev_rx() may read IntrStatus again if the RX state
2241                  * machine falls over so do it first. */
2242                 if (np->intr_status &
2243                     (IntrRxDone | IntrRxIntr | RxStatusFIFOOver |
2244                      IntrRxErr | IntrRxOverrun)) {
2245                         netdev_rx(dev, &work_done, budget);
2246                 }
2247
2248                 if (np->intr_status &
2249                     (IntrTxDone | IntrTxIntr | IntrTxIdle | IntrTxErr)) {
2250                         spin_lock(&np->lock);
2251                         netdev_tx_done(dev);
2252                         spin_unlock(&np->lock);
2253                 }
2254
2255                 /* Abnormal error summary/uncommon events handlers. */
2256                 if (np->intr_status & IntrAbnormalSummary)
2257                         netdev_error(dev, np->intr_status);
2258
2259                 if (work_done >= budget)
2260                         return work_done;
2261
2262                 np->intr_status = readl(ioaddr + IntrStatus);
2263         } while (np->intr_status);
2264
2265         napi_complete_done(napi, work_done);
2266
2267         /* Reenable interrupts providing nothing is trying to shut
2268          * the chip down. */
2269         spin_lock(&np->lock);
2270         if (!np->hands_off)
2271                 natsemi_irq_enable(dev);
2272         spin_unlock(&np->lock);
2273
2274         return work_done;
2275 }
2276
2277 /* This routine is logically part of the interrupt handler, but separated
2278    for clarity and better register allocation. */
2279 static void netdev_rx(struct net_device *dev, int *work_done, int work_to_do)
2280 {
2281         struct netdev_private *np = netdev_priv(dev);
2282         int entry = np->cur_rx % RX_RING_SIZE;
2283         int boguscnt = np->dirty_rx + RX_RING_SIZE - np->cur_rx;
2284         s32 desc_status = le32_to_cpu(np->rx_head_desc->cmd_status);
2285         unsigned int buflen = np->rx_buf_sz;
2286         void __iomem * ioaddr = ns_ioaddr(dev);
2287
2288         /* If the driver owns the next entry it's a new packet. Send it up. */
2289         while (desc_status < 0) { /* e.g. & DescOwn */
2290                 int pkt_len;
2291                 if (netif_msg_rx_status(np))
2292                         printk(KERN_DEBUG
2293                                 "  netdev_rx() entry %d status was %#08x.\n",
2294                                 entry, desc_status);
2295                 if (--boguscnt < 0)
2296                         break;
2297
2298                 if (*work_done >= work_to_do)
2299                         break;
2300
2301                 (*work_done)++;
2302
2303                 pkt_len = (desc_status & DescSizeMask) - 4;
2304                 if ((desc_status&(DescMore|DescPktOK|DescRxLong)) != DescPktOK){
2305                         if (desc_status & DescMore) {
2306                                 unsigned long flags;
2307
2308                                 if (netif_msg_rx_err(np))
2309                                         printk(KERN_WARNING
2310                                                 "%s: Oversized(?) Ethernet "
2311                                                 "frame spanned multiple "
2312                                                 "buffers, entry %#08x "
2313                                                 "status %#08x.\n", dev->name,
2314                                                 np->cur_rx, desc_status);
2315                                 dev->stats.rx_length_errors++;
2316
2317                                 /* The RX state machine has probably
2318                                  * locked up beneath us.  Follow the
2319                                  * reset procedure documented in
2320                                  * AN-1287. */
2321
2322                                 spin_lock_irqsave(&np->lock, flags);
2323                                 reset_rx(dev);
2324                                 reinit_rx(dev);
2325                                 writel(np->ring_dma, ioaddr + RxRingPtr);
2326                                 check_link(dev);
2327                                 spin_unlock_irqrestore(&np->lock, flags);
2328
2329                                 /* We'll enable RX on exit from this
2330                                  * function. */
2331                                 break;
2332
2333                         } else {
2334                                 /* There was an error. */
2335                                 dev->stats.rx_errors++;
2336                                 if (desc_status & (DescRxAbort|DescRxOver))
2337                                         dev->stats.rx_over_errors++;
2338                                 if (desc_status & (DescRxLong|DescRxRunt))
2339                                         dev->stats.rx_length_errors++;
2340                                 if (desc_status & (DescRxInvalid|DescRxAlign))
2341                                         dev->stats.rx_frame_errors++;
2342                                 if (desc_status & DescRxCRC)
2343                                         dev->stats.rx_crc_errors++;
2344                         }
2345                 } else if (pkt_len > np->rx_buf_sz) {
2346                         /* if this is the tail of a double buffer
2347                          * packet, we've already counted the error
2348                          * on the first part.  Ignore the second half.
2349                          */
2350                 } else {
2351                         struct sk_buff *skb;
2352                         /* Omit CRC size. */
2353                         /* Check if the packet is long enough to accept
2354                          * without copying to a minimally-sized skbuff. */
2355                         if (pkt_len < rx_copybreak &&
2356                             (skb = netdev_alloc_skb(dev, pkt_len + RX_OFFSET)) != NULL) {
2357                                 /* 16 byte align the IP header */
2358                                 skb_reserve(skb, RX_OFFSET);
2359                                 pci_dma_sync_single_for_cpu(np->pci_dev,
2360                                         np->rx_dma[entry],
2361                                         buflen,
2362                                         PCI_DMA_FROMDEVICE);
2363                                 skb_copy_to_linear_data(skb,
2364                                         np->rx_skbuff[entry]->data, pkt_len);
2365                                 skb_put(skb, pkt_len);
2366                                 pci_dma_sync_single_for_device(np->pci_dev,
2367                                         np->rx_dma[entry],
2368                                         buflen,
2369                                         PCI_DMA_FROMDEVICE);
2370                         } else {
2371                                 pci_unmap_single(np->pci_dev, np->rx_dma[entry],
2372                                                  buflen + NATSEMI_PADDING,
2373                                                  PCI_DMA_FROMDEVICE);
2374                                 skb_put(skb = np->rx_skbuff[entry], pkt_len);
2375                                 np->rx_skbuff[entry] = NULL;
2376                         }
2377                         skb->protocol = eth_type_trans(skb, dev);
2378                         netif_receive_skb(skb);
2379                         dev->stats.rx_packets++;
2380                         dev->stats.rx_bytes += pkt_len;
2381                 }
2382                 entry = (++np->cur_rx) % RX_RING_SIZE;
2383                 np->rx_head_desc = &np->rx_ring[entry];
2384                 desc_status = le32_to_cpu(np->rx_head_desc->cmd_status);
2385         }
2386         refill_rx(dev);
2387
2388         /* Restart Rx engine if stopped. */
2389         if (np->oom)
2390                 mod_timer(&np->timer, jiffies + 1);
2391         else
2392                 writel(RxOn, ioaddr + ChipCmd);
2393 }
2394
2395 static void netdev_error(struct net_device *dev, int intr_status)
2396 {
2397         struct netdev_private *np = netdev_priv(dev);
2398         void __iomem * ioaddr = ns_ioaddr(dev);
2399
2400         spin_lock(&np->lock);
2401         if (intr_status & LinkChange) {
2402                 u16 lpa = mdio_read(dev, MII_LPA);
2403                 if (mdio_read(dev, MII_BMCR) & BMCR_ANENABLE &&
2404                     netif_msg_link(np)) {
2405                         printk(KERN_INFO
2406                                 "%s: Autonegotiation advertising"
2407                                 " %#04x  partner %#04x.\n", dev->name,
2408                                 np->advertising, lpa);
2409                 }
2410
2411                 /* read MII int status to clear the flag */
2412                 readw(ioaddr + MIntrStatus);
2413                 check_link(dev);
2414         }
2415         if (intr_status & StatsMax) {
2416                 __get_stats(dev);
2417         }
2418         if (intr_status & IntrTxUnderrun) {
2419                 if ((np->tx_config & TxDrthMask) < TX_DRTH_VAL_LIMIT) {
2420                         np->tx_config += TX_DRTH_VAL_INC;
2421                         if (netif_msg_tx_err(np))
2422                                 printk(KERN_NOTICE
2423                                         "%s: increased tx threshold, txcfg %#08x.\n",
2424                                         dev->name, np->tx_config);
2425                 } else {
2426                         if (netif_msg_tx_err(np))
2427                                 printk(KERN_NOTICE
2428                                         "%s: tx underrun with maximum tx threshold, txcfg %#08x.\n",
2429                                         dev->name, np->tx_config);
2430                 }
2431                 writel(np->tx_config, ioaddr + TxConfig);
2432         }
2433         if (intr_status & WOLPkt && netif_msg_wol(np)) {
2434                 int wol_status = readl(ioaddr + WOLCmd);
2435                 printk(KERN_NOTICE "%s: Link wake-up event %#08x\n",
2436                         dev->name, wol_status);
2437         }
2438         if (intr_status & RxStatusFIFOOver) {
2439                 if (netif_msg_rx_err(np) && netif_msg_intr(np)) {
2440                         printk(KERN_NOTICE "%s: Rx status FIFO overrun\n",
2441                                 dev->name);
2442                 }
2443                 dev->stats.rx_fifo_errors++;
2444                 dev->stats.rx_errors++;
2445         }
2446         /* Hmmmmm, it's not clear how to recover from PCI faults. */
2447         if (intr_status & IntrPCIErr) {
2448                 printk(KERN_NOTICE "%s: PCI error %#08x\n", dev->name,
2449                         intr_status & IntrPCIErr);
2450                 dev->stats.tx_fifo_errors++;
2451                 dev->stats.tx_errors++;
2452                 dev->stats.rx_fifo_errors++;
2453                 dev->stats.rx_errors++;
2454         }
2455         spin_unlock(&np->lock);
2456 }
2457
2458 static void __get_stats(struct net_device *dev)
2459 {
2460         void __iomem * ioaddr = ns_ioaddr(dev);
2461
2462         /* The chip only need report frame silently dropped. */
2463         dev->stats.rx_crc_errors += readl(ioaddr + RxCRCErrs);
2464         dev->stats.rx_missed_errors += readl(ioaddr + RxMissed);
2465 }
2466
2467 static struct net_device_stats *get_stats(struct net_device *dev)
2468 {
2469         struct netdev_private *np = netdev_priv(dev);
2470
2471         /* The chip only need report frame silently dropped. */
2472         spin_lock_irq(&np->lock);
2473         if (netif_running(dev) && !np->hands_off)
2474                 __get_stats(dev);
2475         spin_unlock_irq(&np->lock);
2476
2477         return &dev->stats;
2478 }
2479
2480 #ifdef CONFIG_NET_POLL_CONTROLLER
2481 static void natsemi_poll_controller(struct net_device *dev)
2482 {
2483         struct netdev_private *np = netdev_priv(dev);
2484         const int irq = np->pci_dev->irq;
2485
2486         disable_irq(irq);
2487         intr_handler(irq, dev);
2488         enable_irq(irq);
2489 }
2490 #endif
2491
2492 #define HASH_TABLE      0x200
2493 static void __set_rx_mode(struct net_device *dev)
2494 {
2495         void __iomem * ioaddr = ns_ioaddr(dev);
2496         struct netdev_private *np = netdev_priv(dev);
2497         u8 mc_filter[64]; /* Multicast hash filter */
2498         u32 rx_mode;
2499
2500         if (dev->flags & IFF_PROMISC) { /* Set promiscuous. */
2501                 rx_mode = RxFilterEnable | AcceptBroadcast
2502                         | AcceptAllMulticast | AcceptAllPhys | AcceptMyPhys;
2503         } else if ((netdev_mc_count(dev) > multicast_filter_limit) ||
2504                    (dev->flags & IFF_ALLMULTI)) {
2505                 rx_mode = RxFilterEnable | AcceptBroadcast
2506                         | AcceptAllMulticast | AcceptMyPhys;
2507         } else {
2508                 struct netdev_hw_addr *ha;
2509                 int i;
2510
2511                 memset(mc_filter, 0, sizeof(mc_filter));
2512                 netdev_for_each_mc_addr(ha, dev) {
2513                         int b = (ether_crc(ETH_ALEN, ha->addr) >> 23) & 0x1ff;
2514                         mc_filter[b/8] |= (1 << (b & 0x07));
2515                 }
2516                 rx_mode = RxFilterEnable | AcceptBroadcast
2517                         | AcceptMulticast | AcceptMyPhys;
2518                 for (i = 0; i < 64; i += 2) {
2519                         writel(HASH_TABLE + i, ioaddr + RxFilterAddr);
2520                         writel((mc_filter[i + 1] << 8) + mc_filter[i],
2521                                ioaddr + RxFilterData);
2522                 }
2523         }
2524         writel(rx_mode, ioaddr + RxFilterAddr);
2525         np->cur_rx_mode = rx_mode;
2526 }
2527
2528 static int natsemi_change_mtu(struct net_device *dev, int new_mtu)
2529 {
2530         dev->mtu = new_mtu;
2531
2532         /* synchronized against open : rtnl_lock() held by caller */
2533         if (netif_running(dev)) {
2534                 struct netdev_private *np = netdev_priv(dev);
2535                 void __iomem * ioaddr = ns_ioaddr(dev);
2536                 const int irq = np->pci_dev->irq;
2537
2538                 disable_irq(irq);
2539                 spin_lock(&np->lock);
2540                 /* stop engines */
2541                 natsemi_stop_rxtx(dev);
2542                 /* drain rx queue */
2543                 drain_rx(dev);
2544                 /* change buffers */
2545                 set_bufsize(dev);
2546                 reinit_rx(dev);
2547                 writel(np->ring_dma, ioaddr + RxRingPtr);
2548                 /* restart engines */
2549                 writel(RxOn | TxOn, ioaddr + ChipCmd);
2550                 spin_unlock(&np->lock);
2551                 enable_irq(irq);
2552         }
2553         return 0;
2554 }
2555
2556 static void set_rx_mode(struct net_device *dev)
2557 {
2558         struct netdev_private *np = netdev_priv(dev);
2559         spin_lock_irq(&np->lock);
2560         if (!np->hands_off)
2561                 __set_rx_mode(dev);
2562         spin_unlock_irq(&np->lock);
2563 }
2564
2565 static void get_drvinfo(struct net_device *dev, struct ethtool_drvinfo *info)
2566 {
2567         struct netdev_private *np = netdev_priv(dev);
2568         strlcpy(info->driver, DRV_NAME, sizeof(info->driver));
2569         strlcpy(info->version, DRV_VERSION, sizeof(info->version));
2570         strlcpy(info->bus_info, pci_name(np->pci_dev), sizeof(info->bus_info));
2571 }
2572
2573 static int get_regs_len(struct net_device *dev)
2574 {
2575         return NATSEMI_REGS_SIZE;
2576 }
2577
2578 static int get_eeprom_len(struct net_device *dev)
2579 {
2580         struct netdev_private *np = netdev_priv(dev);
2581         return np->eeprom_size;
2582 }
2583
2584 static int get_link_ksettings(struct net_device *dev,
2585                               struct ethtool_link_ksettings *ecmd)
2586 {
2587         struct netdev_private *np = netdev_priv(dev);
2588         spin_lock_irq(&np->lock);
2589         netdev_get_ecmd(dev, ecmd);
2590         spin_unlock_irq(&np->lock);
2591         return 0;
2592 }
2593
2594 static int set_link_ksettings(struct net_device *dev,
2595                               const struct ethtool_link_ksettings *ecmd)
2596 {
2597         struct netdev_private *np = netdev_priv(dev);
2598         int res;
2599         spin_lock_irq(&np->lock);
2600         res = netdev_set_ecmd(dev, ecmd);
2601         spin_unlock_irq(&np->lock);
2602         return res;
2603 }
2604
2605 static void get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2606 {
2607         struct netdev_private *np = netdev_priv(dev);
2608         spin_lock_irq(&np->lock);
2609         netdev_get_wol(dev, &wol->supported, &wol->wolopts);
2610         netdev_get_sopass(dev, wol->sopass);
2611         spin_unlock_irq(&np->lock);
2612 }
2613
2614 static int set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2615 {
2616         struct netdev_private *np = netdev_priv(dev);
2617         int res;
2618         spin_lock_irq(&np->lock);
2619         netdev_set_wol(dev, wol->wolopts);
2620         res = netdev_set_sopass(dev, wol->sopass);
2621         spin_unlock_irq(&np->lock);
2622         return res;
2623 }
2624
2625 static void get_regs(struct net_device *dev, struct ethtool_regs *regs, void *buf)
2626 {
2627         struct netdev_private *np = netdev_priv(dev);
2628         regs->version = NATSEMI_REGS_VER;
2629         spin_lock_irq(&np->lock);
2630         netdev_get_regs(dev, buf);
2631         spin_unlock_irq(&np->lock);
2632 }
2633
2634 static u32 get_msglevel(struct net_device *dev)
2635 {
2636         struct netdev_private *np = netdev_priv(dev);
2637         return np->msg_enable;
2638 }
2639
2640 static void set_msglevel(struct net_device *dev, u32 val)
2641 {
2642         struct netdev_private *np = netdev_priv(dev);
2643         np->msg_enable = val;
2644 }
2645
2646 static int nway_reset(struct net_device *dev)
2647 {
2648         int tmp;
2649         int r = -EINVAL;
2650         /* if autoneg is off, it's an error */
2651         tmp = mdio_read(dev, MII_BMCR);
2652         if (tmp & BMCR_ANENABLE) {
2653                 tmp |= (BMCR_ANRESTART);
2654                 mdio_write(dev, MII_BMCR, tmp);
2655                 r = 0;
2656         }
2657         return r;
2658 }
2659
2660 static u32 get_link(struct net_device *dev)
2661 {
2662         /* LSTATUS is latched low until a read - so read twice */
2663         mdio_read(dev, MII_BMSR);
2664         return (mdio_read(dev, MII_BMSR)&BMSR_LSTATUS) ? 1:0;
2665 }
2666
2667 static int get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom, u8 *data)
2668 {
2669         struct netdev_private *np = netdev_priv(dev);
2670         u8 *eebuf;
2671         int res;
2672
2673         eebuf = kmalloc(np->eeprom_size, GFP_KERNEL);
2674         if (!eebuf)
2675                 return -ENOMEM;
2676
2677         eeprom->magic = PCI_VENDOR_ID_NS | (PCI_DEVICE_ID_NS_83815<<16);
2678         spin_lock_irq(&np->lock);
2679         res = netdev_get_eeprom(dev, eebuf);
2680         spin_unlock_irq(&np->lock);
2681         if (!res)
2682                 memcpy(data, eebuf+eeprom->offset, eeprom->len);
2683         kfree(eebuf);
2684         return res;
2685 }
2686
2687 static const struct ethtool_ops ethtool_ops = {
2688         .get_drvinfo = get_drvinfo,
2689         .get_regs_len = get_regs_len,
2690         .get_eeprom_len = get_eeprom_len,
2691         .get_wol = get_wol,
2692         .set_wol = set_wol,
2693         .get_regs = get_regs,
2694         .get_msglevel = get_msglevel,
2695         .set_msglevel = set_msglevel,
2696         .nway_reset = nway_reset,
2697         .get_link = get_link,
2698         .get_eeprom = get_eeprom,
2699         .get_link_ksettings = get_link_ksettings,
2700         .set_link_ksettings = set_link_ksettings,
2701 };
2702
2703 static int netdev_set_wol(struct net_device *dev, u32 newval)
2704 {
2705         struct netdev_private *np = netdev_priv(dev);
2706         void __iomem * ioaddr = ns_ioaddr(dev);
2707         u32 data = readl(ioaddr + WOLCmd) & ~WakeOptsSummary;
2708
2709         /* translate to bitmasks this chip understands */
2710         if (newval & WAKE_PHY)
2711                 data |= WakePhy;
2712         if (newval & WAKE_UCAST)
2713                 data |= WakeUnicast;
2714         if (newval & WAKE_MCAST)
2715                 data |= WakeMulticast;
2716         if (newval & WAKE_BCAST)
2717                 data |= WakeBroadcast;
2718         if (newval & WAKE_ARP)
2719                 data |= WakeArp;
2720         if (newval & WAKE_MAGIC)
2721                 data |= WakeMagic;
2722         if (np->srr >= SRR_DP83815_D) {
2723                 if (newval & WAKE_MAGICSECURE) {
2724                         data |= WakeMagicSecure;
2725                 }
2726         }
2727
2728         writel(data, ioaddr + WOLCmd);
2729
2730         return 0;
2731 }
2732
2733 static int netdev_get_wol(struct net_device *dev, u32 *supported, u32 *cur)
2734 {
2735         struct netdev_private *np = netdev_priv(dev);
2736         void __iomem * ioaddr = ns_ioaddr(dev);
2737         u32 regval = readl(ioaddr + WOLCmd);
2738
2739         *supported = (WAKE_PHY | WAKE_UCAST | WAKE_MCAST | WAKE_BCAST
2740                         | WAKE_ARP | WAKE_MAGIC);
2741
2742         if (np->srr >= SRR_DP83815_D) {
2743                 /* SOPASS works on revD and higher */
2744                 *supported |= WAKE_MAGICSECURE;
2745         }
2746         *cur = 0;
2747
2748         /* translate from chip bitmasks */
2749         if (regval & WakePhy)
2750                 *cur |= WAKE_PHY;
2751         if (regval & WakeUnicast)
2752                 *cur |= WAKE_UCAST;
2753         if (regval & WakeMulticast)
2754                 *cur |= WAKE_MCAST;
2755         if (regval & WakeBroadcast)
2756                 *cur |= WAKE_BCAST;
2757         if (regval & WakeArp)
2758                 *cur |= WAKE_ARP;
2759         if (regval & WakeMagic)
2760                 *cur |= WAKE_MAGIC;
2761         if (regval & WakeMagicSecure) {
2762                 /* this can be on in revC, but it's broken */
2763                 *cur |= WAKE_MAGICSECURE;
2764         }
2765
2766         return 0;
2767 }
2768
2769 static int netdev_set_sopass(struct net_device *dev, u8 *newval)
2770 {
2771         struct netdev_private *np = netdev_priv(dev);
2772         void __iomem * ioaddr = ns_ioaddr(dev);
2773         u16 *sval = (u16 *)newval;
2774         u32 addr;
2775
2776         if (np->srr < SRR_DP83815_D) {
2777                 return 0;
2778         }
2779
2780         /* enable writing to these registers by disabling the RX filter */
2781         addr = readl(ioaddr + RxFilterAddr) & ~RFCRAddressMask;
2782         addr &= ~RxFilterEnable;
2783         writel(addr, ioaddr + RxFilterAddr);
2784
2785         /* write the three words to (undocumented) RFCR vals 0xa, 0xc, 0xe */
2786         writel(addr | 0xa, ioaddr + RxFilterAddr);
2787         writew(sval[0], ioaddr + RxFilterData);
2788
2789         writel(addr | 0xc, ioaddr + RxFilterAddr);
2790         writew(sval[1], ioaddr + RxFilterData);
2791
2792         writel(addr | 0xe, ioaddr + RxFilterAddr);
2793         writew(sval[2], ioaddr + RxFilterData);
2794
2795         /* re-enable the RX filter */
2796         writel(addr | RxFilterEnable, ioaddr + RxFilterAddr);
2797
2798         return 0;
2799 }
2800
2801 static int netdev_get_sopass(struct net_device *dev, u8 *data)
2802 {
2803         struct netdev_private *np = netdev_priv(dev);
2804         void __iomem * ioaddr = ns_ioaddr(dev);
2805         u16 *sval = (u16 *)data;
2806         u32 addr;
2807
2808         if (np->srr < SRR_DP83815_D) {
2809                 sval[0] = sval[1] = sval[2] = 0;
2810                 return 0;
2811         }
2812
2813         /* read the three words from (undocumented) RFCR vals 0xa, 0xc, 0xe */
2814         addr = readl(ioaddr + RxFilterAddr) & ~RFCRAddressMask;
2815
2816         writel(addr | 0xa, ioaddr + RxFilterAddr);
2817         sval[0] = readw(ioaddr + RxFilterData);
2818
2819         writel(addr | 0xc, ioaddr + RxFilterAddr);
2820         sval[1] = readw(ioaddr + RxFilterData);
2821
2822         writel(addr | 0xe, ioaddr + RxFilterAddr);
2823         sval[2] = readw(ioaddr + RxFilterData);
2824
2825         writel(addr, ioaddr + RxFilterAddr);
2826
2827         return 0;
2828 }
2829
2830 static int netdev_get_ecmd(struct net_device *dev,
2831                            struct ethtool_link_ksettings *ecmd)
2832 {
2833         struct netdev_private *np = netdev_priv(dev);
2834         u32 supported, advertising;
2835         u32 tmp;
2836
2837         ecmd->base.port   = dev->if_port;
2838         ecmd->base.speed  = np->speed;
2839         ecmd->base.duplex = np->duplex;
2840         ecmd->base.autoneg = np->autoneg;
2841         advertising = 0;
2842
2843         if (np->advertising & ADVERTISE_10HALF)
2844                 advertising |= ADVERTISED_10baseT_Half;
2845         if (np->advertising & ADVERTISE_10FULL)
2846                 advertising |= ADVERTISED_10baseT_Full;
2847         if (np->advertising & ADVERTISE_100HALF)
2848                 advertising |= ADVERTISED_100baseT_Half;
2849         if (np->advertising & ADVERTISE_100FULL)
2850                 advertising |= ADVERTISED_100baseT_Full;
2851         supported   = (SUPPORTED_Autoneg |
2852                 SUPPORTED_10baseT_Half  | SUPPORTED_10baseT_Full  |
2853                 SUPPORTED_100baseT_Half | SUPPORTED_100baseT_Full |
2854                 SUPPORTED_TP | SUPPORTED_MII | SUPPORTED_FIBRE);
2855         ecmd->base.phy_address = np->phy_addr_external;
2856         /*
2857          * We intentionally report the phy address of the external
2858          * phy, even if the internal phy is used. This is necessary
2859          * to work around a deficiency of the ethtool interface:
2860          * It's only possible to query the settings of the active
2861          * port. Therefore
2862          * # ethtool -s ethX port mii
2863          * actually sends an ioctl to switch to port mii with the
2864          * settings that are used for the current active port.
2865          * If we would report a different phy address in this
2866          * command, then
2867          * # ethtool -s ethX port tp;ethtool -s ethX port mii
2868          * would unintentionally change the phy address.
2869          *
2870          * Fortunately the phy address doesn't matter with the
2871          * internal phy...
2872          */
2873
2874         /* set information based on active port type */
2875         switch (ecmd->base.port) {
2876         default:
2877         case PORT_TP:
2878                 advertising |= ADVERTISED_TP;
2879                 break;
2880         case PORT_MII:
2881                 advertising |= ADVERTISED_MII;
2882                 break;
2883         case PORT_FIBRE:
2884                 advertising |= ADVERTISED_FIBRE;
2885                 break;
2886         }
2887
2888         /* if autonegotiation is on, try to return the active speed/duplex */
2889         if (ecmd->base.autoneg == AUTONEG_ENABLE) {
2890                 advertising |= ADVERTISED_Autoneg;
2891                 tmp = mii_nway_result(
2892                         np->advertising & mdio_read(dev, MII_LPA));
2893                 if (tmp == LPA_100FULL || tmp == LPA_100HALF)
2894                         ecmd->base.speed = SPEED_100;
2895                 else
2896                         ecmd->base.speed = SPEED_10;
2897                 if (tmp == LPA_100FULL || tmp == LPA_10FULL)
2898                         ecmd->base.duplex = DUPLEX_FULL;
2899                 else
2900                         ecmd->base.duplex = DUPLEX_HALF;
2901         }
2902
2903         /* ignore maxtxpkt, maxrxpkt for now */
2904
2905         ethtool_convert_legacy_u32_to_link_mode(ecmd->link_modes.supported,
2906                                                 supported);
2907         ethtool_convert_legacy_u32_to_link_mode(ecmd->link_modes.advertising,
2908                                                 advertising);
2909
2910         return 0;
2911 }
2912
2913 static int netdev_set_ecmd(struct net_device *dev,
2914                            const struct ethtool_link_ksettings *ecmd)
2915 {
2916         struct netdev_private *np = netdev_priv(dev);
2917         u32 advertising;
2918
2919         ethtool_convert_link_mode_to_legacy_u32(&advertising,
2920                                                 ecmd->link_modes.advertising);
2921
2922         if (ecmd->base.port != PORT_TP &&
2923             ecmd->base.port != PORT_MII &&
2924             ecmd->base.port != PORT_FIBRE)
2925                 return -EINVAL;
2926         if (ecmd->base.autoneg == AUTONEG_ENABLE) {
2927                 if ((advertising & (ADVERTISED_10baseT_Half |
2928                                           ADVERTISED_10baseT_Full |
2929                                           ADVERTISED_100baseT_Half |
2930                                           ADVERTISED_100baseT_Full)) == 0) {
2931                         return -EINVAL;
2932                 }
2933         } else if (ecmd->base.autoneg == AUTONEG_DISABLE) {
2934                 u32 speed = ecmd->base.speed;
2935                 if (speed != SPEED_10 && speed != SPEED_100)
2936                         return -EINVAL;
2937                 if (ecmd->base.duplex != DUPLEX_HALF &&
2938                     ecmd->base.duplex != DUPLEX_FULL)
2939                         return -EINVAL;
2940         } else {
2941                 return -EINVAL;
2942         }
2943
2944         /*
2945          * If we're ignoring the PHY then autoneg and the internal
2946          * transceiver are really not going to work so don't let the
2947          * user select them.
2948          */
2949         if (np->ignore_phy && (ecmd->base.autoneg == AUTONEG_ENABLE ||
2950                                ecmd->base.port == PORT_TP))
2951                 return -EINVAL;
2952
2953         /*
2954          * maxtxpkt, maxrxpkt: ignored for now.
2955          *
2956          * transceiver:
2957          * PORT_TP is always XCVR_INTERNAL, PORT_MII and PORT_FIBRE are always
2958          * XCVR_EXTERNAL. The implementation thus ignores ecmd->transceiver and
2959          * selects based on ecmd->port.
2960          *
2961          * Actually PORT_FIBRE is nearly identical to PORT_MII: it's for fibre
2962          * phys that are connected to the mii bus. It's used to apply fibre
2963          * specific updates.
2964          */
2965
2966         /* WHEW! now lets bang some bits */
2967
2968         /* save the parms */
2969         dev->if_port          = ecmd->base.port;
2970         np->autoneg           = ecmd->base.autoneg;
2971         np->phy_addr_external = ecmd->base.phy_address & PhyAddrMask;
2972         if (np->autoneg == AUTONEG_ENABLE) {
2973                 /* advertise only what has been requested */
2974                 np->advertising &= ~(ADVERTISE_ALL | ADVERTISE_100BASE4);
2975                 if (advertising & ADVERTISED_10baseT_Half)
2976                         np->advertising |= ADVERTISE_10HALF;
2977                 if (advertising & ADVERTISED_10baseT_Full)
2978                         np->advertising |= ADVERTISE_10FULL;
2979                 if (advertising & ADVERTISED_100baseT_Half)
2980                         np->advertising |= ADVERTISE_100HALF;
2981                 if (advertising & ADVERTISED_100baseT_Full)
2982                         np->advertising |= ADVERTISE_100FULL;
2983         } else {
2984                 np->speed  = ecmd->base.speed;
2985                 np->duplex = ecmd->base.duplex;
2986                 /* user overriding the initial full duplex parm? */
2987                 if (np->duplex == DUPLEX_HALF)
2988                         np->full_duplex = 0;
2989         }
2990
2991         /* get the right phy enabled */
2992         if (ecmd->base.port == PORT_TP)
2993                 switch_port_internal(dev);
2994         else
2995                 switch_port_external(dev);
2996
2997         /* set parms and see how this affected our link status */
2998         init_phy_fixup(dev);
2999         check_link(dev);
3000         return 0;
3001 }
3002
3003 static int netdev_get_regs(struct net_device *dev, u8 *buf)
3004 {
3005         int i;
3006         int j;
3007         u32 rfcr;
3008         u32 *rbuf = (u32 *)buf;
3009         void __iomem * ioaddr = ns_ioaddr(dev);
3010
3011         /* read non-mii page 0 of registers */
3012         for (i = 0; i < NATSEMI_PG0_NREGS/2; i++) {
3013                 rbuf[i] = readl(ioaddr + i*4);
3014         }
3015
3016         /* read current mii registers */
3017         for (i = NATSEMI_PG0_NREGS/2; i < NATSEMI_PG0_NREGS; i++)
3018                 rbuf[i] = mdio_read(dev, i & 0x1f);
3019
3020         /* read only the 'magic' registers from page 1 */
3021         writew(1, ioaddr + PGSEL);
3022         rbuf[i++] = readw(ioaddr + PMDCSR);
3023         rbuf[i++] = readw(ioaddr + TSTDAT);
3024         rbuf[i++] = readw(ioaddr + DSPCFG);
3025         rbuf[i++] = readw(ioaddr + SDCFG);
3026         writew(0, ioaddr + PGSEL);
3027
3028         /* read RFCR indexed registers */
3029         rfcr = readl(ioaddr + RxFilterAddr);
3030         for (j = 0; j < NATSEMI_RFDR_NREGS; j++) {
3031                 writel(j*2, ioaddr + RxFilterAddr);
3032                 rbuf[i++] = readw(ioaddr + RxFilterData);
3033         }
3034         writel(rfcr, ioaddr + RxFilterAddr);
3035
3036         /* the interrupt status is clear-on-read - see if we missed any */
3037         if (rbuf[4] & rbuf[5]) {
3038                 printk(KERN_WARNING
3039                         "%s: shoot, we dropped an interrupt (%#08x)\n",
3040                         dev->name, rbuf[4] & rbuf[5]);
3041         }
3042
3043         return 0;
3044 }
3045
3046 #define SWAP_BITS(x)    ( (((x) & 0x0001) << 15) | (((x) & 0x0002) << 13) \
3047                         | (((x) & 0x0004) << 11) | (((x) & 0x0008) << 9)  \
3048                         | (((x) & 0x0010) << 7)  | (((x) & 0x0020) << 5)  \
3049                         | (((x) & 0x0040) << 3)  | (((x) & 0x0080) << 1)  \
3050                         | (((x) & 0x0100) >> 1)  | (((x) & 0x0200) >> 3)  \
3051                         | (((x) & 0x0400) >> 5)  | (((x) & 0x0800) >> 7)  \
3052                         | (((x) & 0x1000) >> 9)  | (((x) & 0x2000) >> 11) \
3053                         | (((x) & 0x4000) >> 13) | (((x) & 0x8000) >> 15) )
3054
3055 static int netdev_get_eeprom(struct net_device *dev, u8 *buf)
3056 {
3057         int i;
3058         u16 *ebuf = (u16 *)buf;
3059         void __iomem * ioaddr = ns_ioaddr(dev);
3060         struct netdev_private *np = netdev_priv(dev);
3061
3062         /* eeprom_read reads 16 bits, and indexes by 16 bits */
3063         for (i = 0; i < np->eeprom_size/2; i++) {
3064                 ebuf[i] = eeprom_read(ioaddr, i);
3065                 /* The EEPROM itself stores data bit-swapped, but eeprom_read
3066                  * reads it back "sanely". So we swap it back here in order to
3067                  * present it to userland as it is stored. */
3068                 ebuf[i] = SWAP_BITS(ebuf[i]);
3069         }
3070         return 0;
3071 }
3072
3073 static int netdev_ioctl(struct net_device *dev, struct ifreq *rq, int cmd)
3074 {
3075         struct mii_ioctl_data *data = if_mii(rq);
3076         struct netdev_private *np = netdev_priv(dev);
3077
3078         switch(cmd) {
3079         case SIOCGMIIPHY:               /* Get address of MII PHY in use. */
3080                 data->phy_id = np->phy_addr_external;
3081                 /* Fall Through */
3082
3083         case SIOCGMIIREG:               /* Read MII PHY register. */
3084                 /* The phy_id is not enough to uniquely identify
3085                  * the intended target. Therefore the command is sent to
3086                  * the given mii on the current port.
3087                  */
3088                 if (dev->if_port == PORT_TP) {
3089                         if ((data->phy_id & 0x1f) == np->phy_addr_external)
3090                                 data->val_out = mdio_read(dev,
3091                                                         data->reg_num & 0x1f);
3092                         else
3093                                 data->val_out = 0;
3094                 } else {
3095                         move_int_phy(dev, data->phy_id & 0x1f);
3096                         data->val_out = miiport_read(dev, data->phy_id & 0x1f,
3097                                                         data->reg_num & 0x1f);
3098                 }
3099                 return 0;
3100
3101         case SIOCSMIIREG:               /* Write MII PHY register. */
3102                 if (dev->if_port == PORT_TP) {
3103                         if ((data->phy_id & 0x1f) == np->phy_addr_external) {
3104                                 if ((data->reg_num & 0x1f) == MII_ADVERTISE)
3105                                         np->advertising = data->val_in;
3106                                 mdio_write(dev, data->reg_num & 0x1f,
3107                                                         data->val_in);
3108                         }
3109                 } else {
3110                         if ((data->phy_id & 0x1f) == np->phy_addr_external) {
3111                                 if ((data->reg_num & 0x1f) == MII_ADVERTISE)
3112                                         np->advertising = data->val_in;
3113                         }
3114                         move_int_phy(dev, data->phy_id & 0x1f);
3115                         miiport_write(dev, data->phy_id & 0x1f,
3116                                                 data->reg_num & 0x1f,
3117                                                 data->val_in);
3118                 }
3119                 return 0;
3120         default:
3121                 return -EOPNOTSUPP;
3122         }
3123 }
3124
3125 static void enable_wol_mode(struct net_device *dev, int enable_intr)
3126 {
3127         void __iomem * ioaddr = ns_ioaddr(dev);
3128         struct netdev_private *np = netdev_priv(dev);
3129
3130         if (netif_msg_wol(np))
3131                 printk(KERN_INFO "%s: remaining active for wake-on-lan\n",
3132                         dev->name);
3133
3134         /* For WOL we must restart the rx process in silent mode.
3135          * Write NULL to the RxRingPtr. Only possible if
3136          * rx process is stopped
3137          */
3138         writel(0, ioaddr + RxRingPtr);
3139
3140         /* read WoL status to clear */
3141         readl(ioaddr + WOLCmd);
3142
3143         /* PME on, clear status */
3144         writel(np->SavedClkRun | PMEEnable | PMEStatus, ioaddr + ClkRun);
3145
3146         /* and restart the rx process */
3147         writel(RxOn, ioaddr + ChipCmd);
3148
3149         if (enable_intr) {
3150                 /* enable the WOL interrupt.
3151                  * Could be used to send a netlink message.
3152                  */
3153                 writel(WOLPkt | LinkChange, ioaddr + IntrMask);
3154                 natsemi_irq_enable(dev);
3155         }
3156 }
3157
3158 static int netdev_close(struct net_device *dev)
3159 {
3160         void __iomem * ioaddr = ns_ioaddr(dev);
3161         struct netdev_private *np = netdev_priv(dev);
3162         const int irq = np->pci_dev->irq;
3163
3164         if (netif_msg_ifdown(np))
3165                 printk(KERN_DEBUG
3166                         "%s: Shutting down ethercard, status was %#04x.\n",
3167                         dev->name, (int)readl(ioaddr + ChipCmd));
3168         if (netif_msg_pktdata(np))
3169                 printk(KERN_DEBUG
3170                         "%s: Queue pointers were Tx %d / %d,  Rx %d / %d.\n",
3171                         dev->name, np->cur_tx, np->dirty_tx,
3172                         np->cur_rx, np->dirty_rx);
3173
3174         napi_disable(&np->napi);
3175
3176         /*
3177          * FIXME: what if someone tries to close a device
3178          * that is suspended?
3179          * Should we reenable the nic to switch to
3180          * the final WOL settings?
3181          */
3182
3183         del_timer_sync(&np->timer);
3184         disable_irq(irq);
3185         spin_lock_irq(&np->lock);
3186         natsemi_irq_disable(dev);
3187         np->hands_off = 1;
3188         spin_unlock_irq(&np->lock);
3189         enable_irq(irq);
3190
3191         free_irq(irq, dev);
3192
3193         /* Interrupt disabled, interrupt handler released,
3194          * queue stopped, timer deleted, rtnl_lock held
3195          * All async codepaths that access the driver are disabled.
3196          */
3197         spin_lock_irq(&np->lock);
3198         np->hands_off = 0;
3199         readl(ioaddr + IntrMask);
3200         readw(ioaddr + MIntrStatus);
3201
3202         /* Freeze Stats */
3203         writel(StatsFreeze, ioaddr + StatsCtrl);
3204
3205         /* Stop the chip's Tx and Rx processes. */
3206         natsemi_stop_rxtx(dev);
3207
3208         __get_stats(dev);
3209         spin_unlock_irq(&np->lock);
3210
3211         /* clear the carrier last - an interrupt could reenable it otherwise */
3212         netif_carrier_off(dev);
3213         netif_stop_queue(dev);
3214
3215         dump_ring(dev);
3216         drain_ring(dev);
3217         free_ring(dev);
3218
3219         {
3220                 u32 wol = readl(ioaddr + WOLCmd) & WakeOptsSummary;
3221                 if (wol) {
3222                         /* restart the NIC in WOL mode.
3223                          * The nic must be stopped for this.
3224                          */
3225                         enable_wol_mode(dev, 0);
3226                 } else {
3227                         /* Restore PME enable bit unmolested */
3228                         writel(np->SavedClkRun, ioaddr + ClkRun);
3229                 }
3230         }
3231         return 0;
3232 }
3233
3234
3235 static void natsemi_remove1(struct pci_dev *pdev)
3236 {
3237         struct net_device *dev = pci_get_drvdata(pdev);
3238         void __iomem * ioaddr = ns_ioaddr(dev);
3239
3240         NATSEMI_REMOVE_FILE(pdev, dspcfg_workaround);
3241         unregister_netdev (dev);
3242         iounmap(ioaddr);
3243         free_netdev (dev);
3244 }
3245
3246 #ifdef CONFIG_PM
3247
3248 /*
3249  * The ns83815 chip doesn't have explicit RxStop bits.
3250  * Kicking the Rx or Tx process for a new packet reenables the Rx process
3251  * of the nic, thus this function must be very careful:
3252  *
3253  * suspend/resume synchronization:
3254  * entry points:
3255  *   netdev_open, netdev_close, netdev_ioctl, set_rx_mode, intr_handler,
3256  *   start_tx, ns_tx_timeout
3257  *
3258  * No function accesses the hardware without checking np->hands_off.
3259  *      the check occurs under spin_lock_irq(&np->lock);
3260  * exceptions:
3261  *      * netdev_ioctl: noncritical access.
3262  *      * netdev_open: cannot happen due to the device_detach
3263  *      * netdev_close: doesn't hurt.
3264  *      * netdev_timer: timer stopped by natsemi_suspend.
3265  *      * intr_handler: doesn't acquire the spinlock. suspend calls
3266  *              disable_irq() to enforce synchronization.
3267  *      * natsemi_poll: checks before reenabling interrupts.  suspend
3268  *              sets hands_off, disables interrupts and then waits with
3269  *              napi_disable().
3270  *
3271  * Interrupts must be disabled, otherwise hands_off can cause irq storms.
3272  */
3273
3274 static int natsemi_suspend (struct pci_dev *pdev, pm_message_t state)
3275 {
3276         struct net_device *dev = pci_get_drvdata (pdev);
3277         struct netdev_private *np = netdev_priv(dev);
3278         void __iomem * ioaddr = ns_ioaddr(dev);
3279
3280         rtnl_lock();
3281         if (netif_running (dev)) {
3282                 const int irq = np->pci_dev->irq;
3283
3284                 del_timer_sync(&np->timer);
3285
3286                 disable_irq(irq);
3287                 spin_lock_irq(&np->lock);
3288
3289                 natsemi_irq_disable(dev);
3290                 np->hands_off = 1;
3291                 natsemi_stop_rxtx(dev);
3292                 netif_stop_queue(dev);
3293
3294                 spin_unlock_irq(&np->lock);
3295                 enable_irq(irq);
3296
3297                 napi_disable(&np->napi);
3298
3299                 /* Update the error counts. */
3300                 __get_stats(dev);
3301
3302                 /* pci_power_off(pdev, -1); */
3303                 drain_ring(dev);
3304                 {
3305                         u32 wol = readl(ioaddr + WOLCmd) & WakeOptsSummary;
3306                         /* Restore PME enable bit */
3307                         if (wol) {
3308                                 /* restart the NIC in WOL mode.
3309                                  * The nic must be stopped for this.
3310                                  * FIXME: use the WOL interrupt
3311                                  */
3312                                 enable_wol_mode(dev, 0);
3313                         } else {
3314                                 /* Restore PME enable bit unmolested */
3315                                 writel(np->SavedClkRun, ioaddr + ClkRun);
3316                         }
3317                 }
3318         }
3319         netif_device_detach(dev);
3320         rtnl_unlock();
3321         return 0;
3322 }
3323
3324
3325 static int natsemi_resume (struct pci_dev *pdev)
3326 {
3327         struct net_device *dev = pci_get_drvdata (pdev);
3328         struct netdev_private *np = netdev_priv(dev);
3329         int ret = 0;
3330
3331         rtnl_lock();
3332         if (netif_device_present(dev))
3333                 goto out;
3334         if (netif_running(dev)) {
3335                 const int irq = np->pci_dev->irq;
3336
3337                 BUG_ON(!np->hands_off);
3338                 ret = pci_enable_device(pdev);
3339                 if (ret < 0) {
3340                         dev_err(&pdev->dev,
3341                                 "pci_enable_device() failed: %d\n", ret);
3342                         goto out;
3343                 }
3344         /*      pci_power_on(pdev); */
3345
3346                 napi_enable(&np->napi);
3347
3348                 natsemi_reset(dev);
3349                 init_ring(dev);
3350                 disable_irq(irq);
3351                 spin_lock_irq(&np->lock);
3352                 np->hands_off = 0;
3353                 init_registers(dev);
3354                 netif_device_attach(dev);
3355                 spin_unlock_irq(&np->lock);
3356                 enable_irq(irq);
3357
3358                 mod_timer(&np->timer, round_jiffies(jiffies + 1*HZ));
3359         }
3360         netif_device_attach(dev);
3361 out:
3362         rtnl_unlock();
3363         return ret;
3364 }
3365
3366 #endif /* CONFIG_PM */
3367
3368 static struct pci_driver natsemi_driver = {
3369         .name           = DRV_NAME,
3370         .id_table       = natsemi_pci_tbl,
3371         .probe          = natsemi_probe1,
3372         .remove         = natsemi_remove1,
3373 #ifdef CONFIG_PM
3374         .suspend        = natsemi_suspend,
3375         .resume         = natsemi_resume,
3376 #endif
3377 };
3378
3379 static int __init natsemi_init_mod (void)
3380 {
3381 /* when a module, this is printed whether or not devices are found in probe */
3382 #ifdef MODULE
3383         printk(version);
3384 #endif
3385
3386         return pci_register_driver(&natsemi_driver);
3387 }
3388
3389 static void __exit natsemi_exit_mod (void)
3390 {
3391         pci_unregister_driver (&natsemi_driver);
3392 }
3393
3394 module_init(natsemi_init_mod);
3395 module_exit(natsemi_exit_mod);
3396