drivers/net/wireless/ath/ath10k/htt_tx.c

   1 /*
   2  * Copyright (c) 2005-2011 Atheros Communications Inc.
   3  * Copyright (c) 2011-2013 Qualcomm Atheros, Inc.
   4  *
   5  * Permission to use, copy, modify, and/or distribute this software for any
   6  * purpose with or without fee is hereby granted, provided that the above
   7  * copyright notice and this permission notice appear in all copies.
   8  *
   9  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  10  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  11  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  12  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  13  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  14  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  15  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  16  */
  17
  18 #include <linux/etherdevice.h>
  19 #include "htt.h"
  20 #include "mac.h"
  21 #include "hif.h"
  22 #include "txrx.h"
  23 #include "debug.h"
  24
  25 static u8 ath10k_htt_tx_txq_calc_size(size_t count)
  26 {
  27         int exp;
  28         int factor;
  29
  30         exp = 0;
  31         factor = count >> 7;
  32
  33         while (factor >= 64 && exp < 4) {
  34                 factor >>= 3;
  35                 exp++;
  36         }
  37
  38         if (exp == 4)
  39                 return 0xff;
  40
  41         if (count > 0)
  42                 factor = max(1, factor);
  43
  44         return SM(exp, HTT_TX_Q_STATE_ENTRY_EXP) |
  45                SM(factor, HTT_TX_Q_STATE_ENTRY_FACTOR);
  46 }
  47
  48 static void __ath10k_htt_tx_txq_recalc(struct ieee80211_hw *hw,
  49                                        struct ieee80211_txq *txq)
  50 {
  51         struct ath10k *ar = hw->priv;
  52         struct ath10k_sta *arsta;
  53         struct ath10k_vif *arvif = (void *)txq->vif->drv_priv;
  54         unsigned long frame_cnt;
  55         unsigned long byte_cnt;
  56         int idx;
  57         u32 bit;
  58         u16 peer_id;
  59         u8 tid;
  60         u8 count;
  61
  62         lockdep_assert_held(&ar->htt.tx_lock);
  63
  64         if (!ar->htt.tx_q_state.enabled)
  65                 return;
  66
  67         if (ar->htt.tx_q_state.mode != HTT_TX_MODE_SWITCH_PUSH_PULL)
  68                 return;
  69
  70         if (txq->sta) {
  71                 arsta = (void *)txq->sta->drv_priv;
  72                 peer_id = arsta->peer_id;
  73         } else {
  74                 peer_id = arvif->peer_id;
  75         }
  76
  77         tid = txq->tid;
  78         bit = BIT(peer_id % 32);
  79         idx = peer_id / 32;
  80
  81         ieee80211_txq_get_depth(txq, &frame_cnt, &byte_cnt);
  82         count = ath10k_htt_tx_txq_calc_size(byte_cnt);
  83
  84         if (unlikely(peer_id >= ar->htt.tx_q_state.num_peers) ||
  85             unlikely(tid >= ar->htt.tx_q_state.num_tids)) {
  86                 ath10k_warn(ar, "refusing to update txq for peer_id %hu tid %hhu due to out of bounds\n",
  87                             peer_id, tid);
  88                 return;
  89         }
  90
  91         ar->htt.tx_q_state.vaddr->count[tid][peer_id] = count;
  92         ar->htt.tx_q_state.vaddr->map[tid][idx] &= ~bit;
  93         ar->htt.tx_q_state.vaddr->map[tid][idx] |= count ? bit : 0;
  94
  95         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt tx txq state update peer_id %hu tid %hhu count %hhu\n",
  96                    peer_id, tid, count);
  97 }
  98
  99 static void __ath10k_htt_tx_txq_sync(struct ath10k *ar)
 100 {
 101         u32 seq;
 102         size_t size;
 103
 104         lockdep_assert_held(&ar->htt.tx_lock);
 105
 106         if (!ar->htt.tx_q_state.enabled)
 107                 return;
 108
 109         if (ar->htt.tx_q_state.mode != HTT_TX_MODE_SWITCH_PUSH_PULL)
 110                 return;
 111
 112         seq = le32_to_cpu(ar->htt.tx_q_state.vaddr->seq);
 113         seq++;
 114         ar->htt.tx_q_state.vaddr->seq = cpu_to_le32(seq);
 115
 116         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt tx txq state update commit seq %u\n",
 117                    seq);
 118
 119         size = sizeof(*ar->htt.tx_q_state.vaddr);
 120         dma_sync_single_for_device(ar->dev,
 121                                    ar->htt.tx_q_state.paddr,
 122                                    size,
 123                                    DMA_TO_DEVICE);
 124 }
 125
 126 void ath10k_htt_tx_txq_recalc(struct ieee80211_hw *hw,
 127                               struct ieee80211_txq *txq)
 128 {
 129         struct ath10k *ar = hw->priv;
 130
 131         spin_lock_bh(&ar->htt.tx_lock);
 132         __ath10k_htt_tx_txq_recalc(hw, txq);
 133         spin_unlock_bh(&ar->htt.tx_lock);
 134 }
 135
 136 void ath10k_htt_tx_txq_sync(struct ath10k *ar)
 137 {
 138         spin_lock_bh(&ar->htt.tx_lock);
 139         __ath10k_htt_tx_txq_sync(ar);
 140         spin_unlock_bh(&ar->htt.tx_lock);
 141 }
 142
 143 void ath10k_htt_tx_txq_update(struct ieee80211_hw *hw,
 144                               struct ieee80211_txq *txq)
 145 {
 146         struct ath10k *ar = hw->priv;
 147
 148         spin_lock_bh(&ar->htt.tx_lock);
 149         __ath10k_htt_tx_txq_recalc(hw, txq);
 150         __ath10k_htt_tx_txq_sync(ar);
 151         spin_unlock_bh(&ar->htt.tx_lock);
 152 }
 153
 154 void ath10k_htt_tx_dec_pending(struct ath10k_htt *htt)
 155 {
 156         lockdep_assert_held(&htt->tx_lock);
 157
 158         htt->num_pending_tx--;
 159         if (htt->num_pending_tx == htt->max_num_pending_tx - 1)
 160                 ath10k_mac_tx_unlock(htt->ar, ATH10K_TX_PAUSE_Q_FULL);
 161
 162         if (htt->num_pending_tx == 0)
 163                 wake_up(&htt->empty_tx_wq);
 164 }
 165
 166 int ath10k_htt_tx_inc_pending(struct ath10k_htt *htt)
 167 {
 168         lockdep_assert_held(&htt->tx_lock);
 169
 170         if (htt->num_pending_tx >= htt->max_num_pending_tx)
 171                 return -EBUSY;
 172
 173         htt->num_pending_tx++;
 174         if (htt->num_pending_tx == htt->max_num_pending_tx)
 175                 ath10k_mac_tx_lock(htt->ar, ATH10K_TX_PAUSE_Q_FULL);
 176
 177         return 0;
 178 }
 179
 180 int ath10k_htt_tx_mgmt_inc_pending(struct ath10k_htt *htt, bool is_mgmt,
 181                                    bool is_presp)
 182 {
 183         struct ath10k *ar = htt->ar;
 184
 185         lockdep_assert_held(&htt->tx_lock);
 186
 187         if (!is_mgmt || !ar->hw_params.max_probe_resp_desc_thres)
 188                 return 0;
 189
 190         if (is_presp &&
 191             ar->hw_params.max_probe_resp_desc_thres < htt->num_pending_mgmt_tx)
 192                 return -EBUSY;
 193
 194         htt->num_pending_mgmt_tx++;
 195
 196         return 0;
 197 }
 198
 199 void ath10k_htt_tx_mgmt_dec_pending(struct ath10k_htt *htt)
 200 {
 201         lockdep_assert_held(&htt->tx_lock);
 202
 203         if (!htt->ar->hw_params.max_probe_resp_desc_thres)
 204                 return;
 205
 206         htt->num_pending_mgmt_tx--;
 207 }
 208
 209 int ath10k_htt_tx_alloc_msdu_id(struct ath10k_htt *htt, struct sk_buff *skb)
 210 {
 211         struct ath10k *ar = htt->ar;
 212         int ret;
 213
 214         lockdep_assert_held(&htt->tx_lock);
 215
 216         ret = idr_alloc(&htt->pending_tx, skb, 0,
 217                         htt->max_num_pending_tx, GFP_ATOMIC);
 218
 219         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt tx alloc msdu_id %d\n", ret);
 220
 221         return ret;
 222 }
 223
 224 void ath10k_htt_tx_free_msdu_id(struct ath10k_htt *htt, u16 msdu_id)
 225 {
 226         struct ath10k *ar = htt->ar;
 227
 228         lockdep_assert_held(&htt->tx_lock);
 229
 230         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt tx free msdu_id %hu\n", msdu_id);
 231
 232         idr_remove(&htt->pending_tx, msdu_id);
 233 }
 234
 235 static void ath10k_htt_tx_free_cont_frag_desc(struct ath10k_htt *htt)
 236 {
 237         size_t size;
 238
 239         if (!htt->frag_desc.vaddr)
 240                 return;
 241
 242         size = htt->max_num_pending_tx * sizeof(struct htt_msdu_ext_desc);
 243
 244         dma_free_coherent(htt->ar->dev,
 245                           size,
 246                           htt->frag_desc.vaddr,
 247                           htt->frag_desc.paddr);
 248 }
 249
 250 static int ath10k_htt_tx_alloc_cont_frag_desc(struct ath10k_htt *htt)
 251 {
 252         struct ath10k *ar = htt->ar;
 253         size_t size;
 254
 255         if (!ar->hw_params.continuous_frag_desc)
 256                 return 0;
 257
 258         size = htt->max_num_pending_tx * sizeof(struct htt_msdu_ext_desc);
 259         htt->frag_desc.vaddr = dma_alloc_coherent(ar->dev, size,
 260                                                   &htt->frag_desc.paddr,
 261                                                   GFP_KERNEL);
 262         if (!htt->frag_desc.vaddr) {
 263                 ath10k_err(ar, "failed to alloc fragment desc memory\n");
 264                 return -ENOMEM;
 265         }
 266
 267         return 0;
 268 }
 269
 270 static void ath10k_htt_tx_free_txq(struct ath10k_htt *htt)
 271 {
 272         struct ath10k *ar = htt->ar;
 273         size_t size;
 274
 275         if (!test_bit(ATH10K_FW_FEATURE_PEER_FLOW_CONTROL,
 276                       ar->running_fw->fw_file.fw_features))
 277                 return;
 278
 279         size = sizeof(*htt->tx_q_state.vaddr);
 280
 281         dma_unmap_single(ar->dev, htt->tx_q_state.paddr, size, DMA_TO_DEVICE);
 282         kfree(htt->tx_q_state.vaddr);
 283 }
 284
 285 static int ath10k_htt_tx_alloc_txq(struct ath10k_htt *htt)
 286 {
 287         struct ath10k *ar = htt->ar;
 288         size_t size;
 289         int ret;
 290
 291         if (!test_bit(ATH10K_FW_FEATURE_PEER_FLOW_CONTROL,
 292                       ar->running_fw->fw_file.fw_features))
 293                 return 0;
 294
 295         htt->tx_q_state.num_peers = HTT_TX_Q_STATE_NUM_PEERS;
 296         htt->tx_q_state.num_tids = HTT_TX_Q_STATE_NUM_TIDS;
 297         htt->tx_q_state.type = HTT_Q_DEPTH_TYPE_BYTES;
 298
 299         size = sizeof(*htt->tx_q_state.vaddr);
 300         htt->tx_q_state.vaddr = kzalloc(size, GFP_KERNEL);
 301         if (!htt->tx_q_state.vaddr)
 302                 return -ENOMEM;
 303
 304         htt->tx_q_state.paddr = dma_map_single(ar->dev, htt->tx_q_state.vaddr,
 305                                                size, DMA_TO_DEVICE);
 306         ret = dma_mapping_error(ar->dev, htt->tx_q_state.paddr);
 307         if (ret) {
 308                 ath10k_warn(ar, "failed to dma map tx_q_state: %d\n", ret);
 309                 kfree(htt->tx_q_state.vaddr);
 310                 return -EIO;
 311         }
 312
 313         return 0;
 314 }
 315
 316 int ath10k_htt_tx_alloc(struct ath10k_htt *htt)
 317 {
 318         struct ath10k *ar = htt->ar;
 319         int ret, size;
 320
 321         ath10k_dbg(ar, ATH10K_DBG_BOOT, "htt tx max num pending tx %d\n",
 322                    htt->max_num_pending_tx);
 323
 324         spin_lock_init(&htt->tx_lock);
 325         idr_init(&htt->pending_tx);
 326
 327         size = htt->max_num_pending_tx * sizeof(struct ath10k_htt_txbuf);
 328         htt->txbuf.vaddr = dma_alloc_coherent(ar->dev, size,
 329                                                   &htt->txbuf.paddr,
 330                                                   GFP_KERNEL);
 331         if (!htt->txbuf.vaddr) {
 332                 ath10k_err(ar, "failed to alloc tx buffer\n");
 333                 ret = -ENOMEM;
 334                 goto free_idr_pending_tx;
 335         }
 336
 337         ret = ath10k_htt_tx_alloc_cont_frag_desc(htt);
 338         if (ret) {
 339                 ath10k_err(ar, "failed to alloc cont frag desc: %d\n", ret);
 340                 goto free_txbuf;
 341         }
 342
 343         ret = ath10k_htt_tx_alloc_txq(htt);
 344         if (ret) {
 345                 ath10k_err(ar, "failed to alloc txq: %d\n", ret);
 346                 goto free_frag_desc;
 347         }
 348
 349         size = roundup_pow_of_two(htt->max_num_pending_tx);
 350         ret = kfifo_alloc(&htt->txdone_fifo, size, GFP_KERNEL);
 351         if (ret) {
 352                 ath10k_err(ar, "failed to alloc txdone fifo: %d\n", ret);
 353                 goto free_txq;
 354         }
 355
 356         return 0;
 357
 358 free_txq:
 359         ath10k_htt_tx_free_txq(htt);
 360
 361 free_frag_desc:
 362         ath10k_htt_tx_free_cont_frag_desc(htt);
 363
 364 free_txbuf:
 365         size = htt->max_num_pending_tx *
 366                           sizeof(struct ath10k_htt_txbuf);
 367         dma_free_coherent(htt->ar->dev, size, htt->txbuf.vaddr,
 368                           htt->txbuf.paddr);
 369
 370 free_idr_pending_tx:
 371         idr_destroy(&htt->pending_tx);
 372
 373         return ret;
 374 }
 375
 376 static int ath10k_htt_tx_clean_up_pending(int msdu_id, void *skb, void *ctx)
 377 {
 378         struct ath10k *ar = ctx;
 379         struct ath10k_htt *htt = &ar->htt;
 380         struct htt_tx_done tx_done = {0};
 381
 382         ath10k_dbg(ar, ATH10K_DBG_HTT, "force cleanup msdu_id %hu\n", msdu_id);
 383
 384         tx_done.msdu_id = msdu_id;
 385         tx_done.status = HTT_TX_COMPL_STATE_DISCARD;
 386
 387         ath10k_txrx_tx_unref(htt, &tx_done);
 388
 389         return 0;
 390 }
 391
 392 void ath10k_htt_tx_free(struct ath10k_htt *htt)
 393 {
 394         int size;
 395
 396         idr_for_each(&htt->pending_tx, ath10k_htt_tx_clean_up_pending, htt->ar);
 397         idr_destroy(&htt->pending_tx);
 398
 399         if (htt->txbuf.vaddr) {
 400                 size = htt->max_num_pending_tx *
 401                                   sizeof(struct ath10k_htt_txbuf);
 402                 dma_free_coherent(htt->ar->dev, size, htt->txbuf.vaddr,
 403                                   htt->txbuf.paddr);
 404         }
 405
 406         ath10k_htt_tx_free_txq(htt);
 407         ath10k_htt_tx_free_cont_frag_desc(htt);
 408         WARN_ON(!kfifo_is_empty(&htt->txdone_fifo));
 409         kfifo_free(&htt->txdone_fifo);
 410 }
 411
 412 void ath10k_htt_htc_tx_complete(struct ath10k *ar, struct sk_buff *skb)
 413 {
 414         dev_kfree_skb_any(skb);
 415 }
 416
 417 void ath10k_htt_hif_tx_complete(struct ath10k *ar, struct sk_buff *skb)
 418 {
 419         dev_kfree_skb_any(skb);
 420 }
 421 EXPORT_SYMBOL(ath10k_htt_hif_tx_complete);
 422
 423 int ath10k_htt_h2t_ver_req_msg(struct ath10k_htt *htt)
 424 {
 425         struct ath10k *ar = htt->ar;
 426         struct sk_buff *skb;
 427         struct htt_cmd *cmd;
 428         int len = 0;
 429         int ret;
 430
 431         len += sizeof(cmd->hdr);
 432         len += sizeof(cmd->ver_req);
 433
 434         skb = ath10k_htc_alloc_skb(ar, len);
 435         if (!skb)
 436                 return -ENOMEM;
 437
 438         skb_put(skb, len);
 439         cmd = (struct htt_cmd *)skb->data;
 440         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_VERSION_REQ;
 441
 442         ret = ath10k_htc_send(&htt->ar->htc, htt->eid, skb);
 443         if (ret) {
 444                 dev_kfree_skb_any(skb);
 445                 return ret;
 446         }
 447
 448         return 0;
 449 }
 450
 451 int ath10k_htt_h2t_stats_req(struct ath10k_htt *htt, u8 mask, u64 cookie)
 452 {
 453         struct ath10k *ar = htt->ar;
 454         struct htt_stats_req *req;
 455         struct sk_buff *skb;
 456         struct htt_cmd *cmd;
 457         int len = 0, ret;
 458
 459         len += sizeof(cmd->hdr);
 460         len += sizeof(cmd->stats_req);
 461
 462         skb = ath10k_htc_alloc_skb(ar, len);
 463         if (!skb)
 464                 return -ENOMEM;
 465
 466         skb_put(skb, len);
 467         cmd = (struct htt_cmd *)skb->data;
 468         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_STATS_REQ;
 469
 470         req = &cmd->stats_req;
 471
 472         memset(req, 0, sizeof(*req));
 473
 474         /* currently we support only max 8 bit masks so no need to worry
 475          * about endian support */
 476         req->upload_types[0] = mask;
 477         req->reset_types[0] = mask;
 478         req->stat_type = HTT_STATS_REQ_CFG_STAT_TYPE_INVALID;
 479         req->cookie_lsb = cpu_to_le32(cookie & 0xffffffff);
 480         req->cookie_msb = cpu_to_le32((cookie & 0xffffffff00000000ULL) >> 32);
 481
 482         ret = ath10k_htc_send(&htt->ar->htc, htt->eid, skb);
 483         if (ret) {
 484                 ath10k_warn(ar, "failed to send htt type stats request: %d",
 485                             ret);
 486                 dev_kfree_skb_any(skb);
 487                 return ret;
 488         }
 489
 490         return 0;
 491 }
 492
 493 int ath10k_htt_send_frag_desc_bank_cfg(struct ath10k_htt *htt)
 494 {
 495         struct ath10k *ar = htt->ar;
 496         struct sk_buff *skb;
 497         struct htt_cmd *cmd;
 498         struct htt_frag_desc_bank_cfg *cfg;
 499         int ret, size;
 500         u8 info;
 501
 502         if (!ar->hw_params.continuous_frag_desc)
 503                 return 0;
 504
 505         if (!htt->frag_desc.paddr) {
 506                 ath10k_warn(ar, "invalid frag desc memory\n");
 507                 return -EINVAL;
 508         }
 509
 510         size = sizeof(cmd->hdr) + sizeof(cmd->frag_desc_bank_cfg);
 511         skb = ath10k_htc_alloc_skb(ar, size);
 512         if (!skb)
 513                 return -ENOMEM;
 514
 515         skb_put(skb, size);
 516         cmd = (struct htt_cmd *)skb->data;
 517         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_FRAG_DESC_BANK_CFG;
 518
 519         info = 0;
 520         info |= SM(htt->tx_q_state.type,
 521                    HTT_FRAG_DESC_BANK_CFG_INFO_Q_STATE_DEPTH_TYPE);
 522
 523         if (test_bit(ATH10K_FW_FEATURE_PEER_FLOW_CONTROL,
 524                      ar->running_fw->fw_file.fw_features))
 525                 info |= HTT_FRAG_DESC_BANK_CFG_INFO_Q_STATE_VALID;
 526
 527         cfg = &cmd->frag_desc_bank_cfg;
 528         cfg->info = info;
 529         cfg->num_banks = 1;
 530         cfg->desc_size = sizeof(struct htt_msdu_ext_desc);
 531         cfg->bank_base_addrs[0] = __cpu_to_le32(htt->frag_desc.paddr);
 532         cfg->bank_id[0].bank_min_id = 0;
 533         cfg->bank_id[0].bank_max_id = __cpu_to_le16(htt->max_num_pending_tx -
 534                                                     1);
 535
 536         cfg->q_state.paddr = cpu_to_le32(htt->tx_q_state.paddr);
 537         cfg->q_state.num_peers = cpu_to_le16(htt->tx_q_state.num_peers);
 538         cfg->q_state.num_tids = cpu_to_le16(htt->tx_q_state.num_tids);
 539         cfg->q_state.record_size = HTT_TX_Q_STATE_ENTRY_SIZE;
 540         cfg->q_state.record_multiplier = HTT_TX_Q_STATE_ENTRY_MULTIPLIER;
 541
 542         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt frag desc bank cmd\n");
 543
 544         ret = ath10k_htc_send(&htt->ar->htc, htt->eid, skb);
 545         if (ret) {
 546                 ath10k_warn(ar, "failed to send frag desc bank cfg request: %d\n",
 547                             ret);
 548                 dev_kfree_skb_any(skb);
 549                 return ret;
 550         }
 551
 552         return 0;
 553 }
 554
 555 int ath10k_htt_send_rx_ring_cfg_ll(struct ath10k_htt *htt)
 556 {
 557         struct ath10k *ar = htt->ar;
 558         struct sk_buff *skb;
 559         struct htt_cmd *cmd;
 560         struct htt_rx_ring_setup_ring *ring;
 561         const int num_rx_ring = 1;
 562         u16 flags;
 563         u32 fw_idx;
 564         int len;
 565         int ret;
 566
 567         /*
 568          * the HW expects the buffer to be an integral number of 4-byte
 569          * "words"
 570          */
 571         BUILD_BUG_ON(!IS_ALIGNED(HTT_RX_BUF_SIZE, 4));
 572         BUILD_BUG_ON((HTT_RX_BUF_SIZE & HTT_MAX_CACHE_LINE_SIZE_MASK) != 0);
 573
 574         len = sizeof(cmd->hdr) + sizeof(cmd->rx_setup.hdr)
 575             + (sizeof(*ring) * num_rx_ring);
 576         skb = ath10k_htc_alloc_skb(ar, len);
 577         if (!skb)
 578                 return -ENOMEM;
 579
 580         skb_put(skb, len);
 581
 582         cmd = (struct htt_cmd *)skb->data;
 583         ring = &cmd->rx_setup.rings[0];
 584
 585         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_RX_RING_CFG;
 586         cmd->rx_setup.hdr.num_rings = 1;
 587
 588         /* FIXME: do we need all of this? */
 589         flags = 0;
 590         flags |= HTT_RX_RING_FLAGS_MAC80211_HDR;
 591         flags |= HTT_RX_RING_FLAGS_MSDU_PAYLOAD;
 592         flags |= HTT_RX_RING_FLAGS_PPDU_START;
 593         flags |= HTT_RX_RING_FLAGS_PPDU_END;
 594         flags |= HTT_RX_RING_FLAGS_MPDU_START;
 595         flags |= HTT_RX_RING_FLAGS_MPDU_END;
 596         flags |= HTT_RX_RING_FLAGS_MSDU_START;
 597         flags |= HTT_RX_RING_FLAGS_MSDU_END;
 598         flags |= HTT_RX_RING_FLAGS_RX_ATTENTION;
 599         flags |= HTT_RX_RING_FLAGS_FRAG_INFO;
 600         flags |= HTT_RX_RING_FLAGS_UNICAST_RX;
 601         flags |= HTT_RX_RING_FLAGS_MULTICAST_RX;
 602         flags |= HTT_RX_RING_FLAGS_CTRL_RX;
 603         flags |= HTT_RX_RING_FLAGS_MGMT_RX;
 604         flags |= HTT_RX_RING_FLAGS_NULL_RX;
 605         flags |= HTT_RX_RING_FLAGS_PHY_DATA_RX;
 606
 607         fw_idx = __le32_to_cpu(*htt->rx_ring.alloc_idx.vaddr);
 608
 609         ring->fw_idx_shadow_reg_paddr =
 610                 __cpu_to_le32(htt->rx_ring.alloc_idx.paddr);
 611         ring->rx_ring_base_paddr = __cpu_to_le32(htt->rx_ring.base_paddr);
 612         ring->rx_ring_len = __cpu_to_le16(htt->rx_ring.size);
 613         ring->rx_ring_bufsize = __cpu_to_le16(HTT_RX_BUF_SIZE);
 614         ring->flags = __cpu_to_le16(flags);
 615         ring->fw_idx_init_val = __cpu_to_le16(fw_idx);
 616
 617 #define desc_offset(x) (offsetof(struct htt_rx_desc, x) / 4)
 618
 619         ring->mac80211_hdr_offset = __cpu_to_le16(desc_offset(rx_hdr_status));
 620         ring->msdu_payload_offset = __cpu_to_le16(desc_offset(msdu_payload));
 621         ring->ppdu_start_offset = __cpu_to_le16(desc_offset(ppdu_start));
 622         ring->ppdu_end_offset = __cpu_to_le16(desc_offset(ppdu_end));
 623         ring->mpdu_start_offset = __cpu_to_le16(desc_offset(mpdu_start));
 624         ring->mpdu_end_offset = __cpu_to_le16(desc_offset(mpdu_end));
 625         ring->msdu_start_offset = __cpu_to_le16(desc_offset(msdu_start));
 626         ring->msdu_end_offset = __cpu_to_le16(desc_offset(msdu_end));
 627         ring->rx_attention_offset = __cpu_to_le16(desc_offset(attention));
 628         ring->frag_info_offset = __cpu_to_le16(desc_offset(frag_info));
 629
 630 #undef desc_offset
 631
 632         ret = ath10k_htc_send(&htt->ar->htc, htt->eid, skb);
 633         if (ret) {
 634                 dev_kfree_skb_any(skb);
 635                 return ret;
 636         }
 637
 638         return 0;
 639 }
 640
 641 int ath10k_htt_h2t_aggr_cfg_msg(struct ath10k_htt *htt,
 642                                 u8 max_subfrms_ampdu,
 643                                 u8 max_subfrms_amsdu)
 644 {
 645         struct ath10k *ar = htt->ar;
 646         struct htt_aggr_conf *aggr_conf;
 647         struct sk_buff *skb;
 648         struct htt_cmd *cmd;
 649         int len;
 650         int ret;
 651
 652         /* Firmware defaults are: amsdu = 3 and ampdu = 64 */
 653
 654         if (max_subfrms_ampdu == 0 || max_subfrms_ampdu > 64)
 655                 return -EINVAL;
 656
 657         if (max_subfrms_amsdu == 0 || max_subfrms_amsdu > 31)
 658                 return -EINVAL;
 659
 660         len = sizeof(cmd->hdr);
 661         len += sizeof(cmd->aggr_conf);
 662
 663         skb = ath10k_htc_alloc_skb(ar, len);
 664         if (!skb)
 665                 return -ENOMEM;
 666
 667         skb_put(skb, len);
 668         cmd = (struct htt_cmd *)skb->data;
 669         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_AGGR_CFG;
 670
 671         aggr_conf = &cmd->aggr_conf;
 672         aggr_conf->max_num_ampdu_subframes = max_subfrms_ampdu;
 673         aggr_conf->max_num_amsdu_subframes = max_subfrms_amsdu;
 674
 675         ath10k_dbg(ar, ATH10K_DBG_HTT, "htt h2t aggr cfg msg amsdu %d ampdu %d",
 676                    aggr_conf->max_num_amsdu_subframes,
 677                    aggr_conf->max_num_ampdu_subframes);
 678
 679         ret = ath10k_htc_send(&htt->ar->htc, htt->eid, skb);
 680         if (ret) {
 681                 dev_kfree_skb_any(skb);
 682                 return ret;
 683         }
 684
 685         return 0;
 686 }
 687
 688 int ath10k_htt_tx_fetch_resp(struct ath10k *ar,
 689                              __le32 token,
 690                              __le16 fetch_seq_num,
 691                              struct htt_tx_fetch_record *records,
 692                              size_t num_records)
 693 {
 694         struct sk_buff *skb;
 695         struct htt_cmd *cmd;
 696         const u16 resp_id = 0;
 697         int len = 0;
 698         int ret;
 699
 700         /* Response IDs are echo-ed back only for host driver convienence
 701          * purposes. They aren't used for anything in the driver yet so use 0.
 702          */
 703
 704         len += sizeof(cmd->hdr);
 705         len += sizeof(cmd->tx_fetch_resp);
 706         len += sizeof(cmd->tx_fetch_resp.records[0]) * num_records;
 707
 708         skb = ath10k_htc_alloc_skb(ar, len);
 709         if (!skb)
 710                 return -ENOMEM;
 711
 712         skb_put(skb, len);
 713         cmd = (struct htt_cmd *)skb->data;
 714         cmd->hdr.msg_type = HTT_H2T_MSG_TYPE_TX_FETCH_RESP;
 715         cmd->tx_fetch_resp.resp_id = cpu_to_le16(resp_id);
 716         cmd->tx_fetch_resp.fetch_seq_num = fetch_seq_num;
 717         cmd->tx_fetch_resp.num_records = cpu_to_le16(num_records);
 718         cmd->tx_fetch_resp.token = token;
 719
 720         memcpy(cmd->tx_fetch_resp.records, records,
 721                sizeof(records[0]) * num_records);
 722
 723         ret = ath10k_htc_send(&ar->htc, ar->htt.eid, skb);
 724         if (ret) {
 725                 ath10k_warn(ar, "failed to submit htc command: %d\n", ret);
 726                 goto err_free_skb;
 727         }
 728
 729         return 0;
 730
 731 err_free_skb:
 732         dev_kfree_skb_any(skb);
 733
 734         return ret;
 735 }
 736
 737 static u8 ath10k_htt_tx_get_vdev_id(struct ath10k *ar, struct sk_buff *skb)
 738 {
 739         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 740         struct ath10k_skb_cb *cb = ATH10K_SKB_CB(skb);
 741         struct ath10k_vif *arvif;
 742
 743         if (info->flags & IEEE80211_TX_CTL_TX_OFFCHAN) {
 744                 return ar->scan.vdev_id;
 745         } else if (cb->vif) {
 746                 arvif = (void *)cb->vif->drv_priv;
 747                 return arvif->vdev_id;
 748         } else if (ar->monitor_started) {
 749                 return ar->monitor_vdev_id;
 750         } else {
 751                 return 0;
 752         }
 753 }
 754
 755 static u8 ath10k_htt_tx_get_tid(struct sk_buff *skb, bool is_eth)
 756 {
 757         struct ieee80211_hdr *hdr = (void *)skb->data;
 758         struct ath10k_skb_cb *cb = ATH10K_SKB_CB(skb);
 759
 760         if (!is_eth && ieee80211_is_mgmt(hdr->frame_control))
 761                 return HTT_DATA_TX_EXT_TID_MGMT;
 762         else if (cb->flags & ATH10K_SKB_F_QOS)
 763                 return skb->priority % IEEE80211_QOS_CTL_TID_MASK;
 764         else
 765                 return HTT_DATA_TX_EXT_TID_NON_QOS_MCAST_BCAST;
 766 }
 767
 768 int ath10k_htt_mgmt_tx(struct ath10k_htt *htt, struct sk_buff *msdu)
 769 {
 770         struct ath10k *ar = htt->ar;
 771         struct device *dev = ar->dev;
 772         struct sk_buff *txdesc = NULL;
 773         struct htt_cmd *cmd;
 774         struct ath10k_skb_cb *skb_cb = ATH10K_SKB_CB(msdu);
 775         u8 vdev_id = ath10k_htt_tx_get_vdev_id(ar, msdu);
 776         int len = 0;
 777         int msdu_id = -1;
 778         int res;
 779         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)msdu->data;
 780
 781         len += sizeof(cmd->hdr);
 782         len += sizeof(cmd->mgmt_tx);
 783
 784         spin_lock_bh(&htt->tx_lock);
 785         res = ath10k_htt_tx_alloc_msdu_id(htt, msdu);
 786         spin_unlock_bh(&htt->tx_lock);
 787         if (res < 0)
 788                 goto err;
 789
 790         msdu_id = res;
 791
 792         if ((ieee80211_is_action(hdr->frame_control) ||
 793              ieee80211_is_deauth(hdr->frame_control) ||
 794              ieee80211_is_disassoc(hdr->frame_control)) &&
 795              ieee80211_has_protected(hdr->frame_control)) {
 796                 skb_put(msdu, IEEE80211_CCMP_MIC_LEN);
 797         }
 798
 799         txdesc = ath10k_htc_alloc_skb(ar, len);
 800         if (!txdesc) {
 801                 res = -ENOMEM;
 802                 goto err_free_msdu_id;
 803         }
 804
 805         skb_cb->paddr = dma_map_single(dev, msdu->data, msdu->len,
 806                                        DMA_TO_DEVICE);
 807         res = dma_mapping_error(dev, skb_cb->paddr);
 808         if (res) {
 809                 res = -EIO;
 810                 goto err_free_txdesc;
 811         }
 812
 813         skb_put(txdesc, len);
 814         cmd = (struct htt_cmd *)txdesc->data;
 815         memset(cmd, 0, len);
 816
 817         cmd->hdr.msg_type         = HTT_H2T_MSG_TYPE_MGMT_TX;
 818         cmd->mgmt_tx.msdu_paddr = __cpu_to_le32(ATH10K_SKB_CB(msdu)->paddr);
 819         cmd->mgmt_tx.len        = __cpu_to_le32(msdu->len);
 820         cmd->mgmt_tx.desc_id    = __cpu_to_le32(msdu_id);
 821         cmd->mgmt_tx.vdev_id    = __cpu_to_le32(vdev_id);
 822         memcpy(cmd->mgmt_tx.hdr, msdu->data,
 823                min_t(int, msdu->len, HTT_MGMT_FRM_HDR_DOWNLOAD_LEN));
 824
 825         res = ath10k_htc_send(&htt->ar->htc, htt->eid, txdesc);
 826         if (res)
 827                 goto err_unmap_msdu;
 828
 829         return 0;
 830
 831 err_unmap_msdu:
 832         dma_unmap_single(dev, skb_cb->paddr, msdu->len, DMA_TO_DEVICE);
 833 err_free_txdesc:
 834         dev_kfree_skb_any(txdesc);
 835 err_free_msdu_id:
 836         spin_lock_bh(&htt->tx_lock);
 837         ath10k_htt_tx_free_msdu_id(htt, msdu_id);
 838         spin_unlock_bh(&htt->tx_lock);
 839 err:
 840         return res;
 841 }
 842
 843 int ath10k_htt_tx(struct ath10k_htt *htt, enum ath10k_hw_txrx_mode txmode,
 844                   struct sk_buff *msdu)
 845 {
 846         struct ath10k *ar = htt->ar;
 847         struct device *dev = ar->dev;
 848         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)msdu->data;
 849         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(msdu);
 850         struct ath10k_skb_cb *skb_cb = ATH10K_SKB_CB(msdu);
 851         struct ath10k_hif_sg_item sg_items[2];
 852         struct ath10k_htt_txbuf *txbuf;
 853         struct htt_data_tx_desc_frag *frags;
 854         bool is_eth = (txmode == ATH10K_HW_TXRX_ETHERNET);
 855         u8 vdev_id = ath10k_htt_tx_get_vdev_id(ar, msdu);
 856         u8 tid = ath10k_htt_tx_get_tid(msdu, is_eth);
 857         int prefetch_len;
 858         int res;
 859         u8 flags0 = 0;
 860         u16 msdu_id, flags1 = 0;
 861         u16 freq = 0;
 862         u32 frags_paddr = 0;
 863         u32 txbuf_paddr;
 864         struct htt_msdu_ext_desc *ext_desc = NULL;
 865
 866         spin_lock_bh(&htt->tx_lock);
 867         res = ath10k_htt_tx_alloc_msdu_id(htt, msdu);
 868         spin_unlock_bh(&htt->tx_lock);
 869         if (res < 0)
 870                 goto err;
 871
 872         msdu_id = res;
 873
 874         prefetch_len = min(htt->prefetch_len, msdu->len);
 875         prefetch_len = roundup(prefetch_len, 4);
 876
 877         txbuf = &htt->txbuf.vaddr[msdu_id];
 878         txbuf_paddr = htt->txbuf.paddr +
 879                       (sizeof(struct ath10k_htt_txbuf) * msdu_id);
 880
 881         if ((ieee80211_is_action(hdr->frame_control) ||
 882              ieee80211_is_deauth(hdr->frame_control) ||
 883              ieee80211_is_disassoc(hdr->frame_control)) &&
 884              ieee80211_has_protected(hdr->frame_control)) {
 885                 skb_put(msdu, IEEE80211_CCMP_MIC_LEN);
 886         } else if (!(skb_cb->flags & ATH10K_SKB_F_NO_HWCRYPT) &&
 887                    txmode == ATH10K_HW_TXRX_RAW &&
 888                    ieee80211_has_protected(hdr->frame_control)) {
 889                 skb_put(msdu, IEEE80211_CCMP_MIC_LEN);
 890         }
 891
 892         skb_cb->paddr = dma_map_single(dev, msdu->data, msdu->len,
 893                                        DMA_TO_DEVICE);
 894         res = dma_mapping_error(dev, skb_cb->paddr);
 895         if (res) {
 896                 res = -EIO;
 897                 goto err_free_msdu_id;
 898         }
 899
 900         if (unlikely(info->flags & IEEE80211_TX_CTL_TX_OFFCHAN))
 901                 freq = ar->scan.roc_freq;
 902
 903         switch (txmode) {
 904         case ATH10K_HW_TXRX_RAW:
 905         case ATH10K_HW_TXRX_NATIVE_WIFI:
 906                 flags0 |= HTT_DATA_TX_DESC_FLAGS0_MAC_HDR_PRESENT;
 907                 /* pass through */
 908         case ATH10K_HW_TXRX_ETHERNET:
 909                 if (ar->hw_params.continuous_frag_desc) {
 910                         memset(&htt->frag_desc.vaddr[msdu_id], 0,
 911                                sizeof(struct htt_msdu_ext_desc));
 912                         frags = (struct htt_data_tx_desc_frag *)
 913                                 &htt->frag_desc.vaddr[msdu_id].frags;
 914                         ext_desc = &htt->frag_desc.vaddr[msdu_id];
 915                         frags[0].tword_addr.paddr_lo =
 916                                 __cpu_to_le32(skb_cb->paddr);
 917                         frags[0].tword_addr.paddr_hi = 0;
 918                         frags[0].tword_addr.len_16 = __cpu_to_le16(msdu->len);
 919
 920                         frags_paddr =  htt->frag_desc.paddr +
 921                                 (sizeof(struct htt_msdu_ext_desc) * msdu_id);
 922                 } else {
 923                         frags = txbuf->frags;
 924                         frags[0].dword_addr.paddr =
 925                                 __cpu_to_le32(skb_cb->paddr);
 926                         frags[0].dword_addr.len = __cpu_to_le32(msdu->len);
 927                         frags[1].dword_addr.paddr = 0;
 928                         frags[1].dword_addr.len = 0;
 929
 930                         frags_paddr = txbuf_paddr;
 931                 }
 932                 flags0 |= SM(txmode, HTT_DATA_TX_DESC_FLAGS0_PKT_TYPE);
 933                 break;
 934         case ATH10K_HW_TXRX_MGMT:
 935                 flags0 |= SM(ATH10K_HW_TXRX_MGMT,
 936                              HTT_DATA_TX_DESC_FLAGS0_PKT_TYPE);
 937                 flags0 |= HTT_DATA_TX_DESC_FLAGS0_MAC_HDR_PRESENT;
 938
 939                 frags_paddr = skb_cb->paddr;
 940                 break;
 941         }
 942
 943         /* Normally all commands go through HTC which manages tx credits for
 944          * each endpoint and notifies when tx is completed.
 945          *
 946          * HTT endpoint is creditless so there's no need to care about HTC
 947          * flags. In that case it is trivial to fill the HTC header here.
 948          *
 949          * MSDU transmission is considered completed upon HTT event. This
 950          * implies no relevant resources can be freed until after the event is
 951          * received. That's why HTC tx completion handler itself is ignored by
 952          * setting NULL to transfer_context for all sg items.
 953          *
 954          * There is simply no point in pushing HTT TX_FRM through HTC tx path
 955          * as it's a waste of resources. By bypassing HTC it is possible to
 956          * avoid extra memory allocations, compress data structures and thus
 957          * improve performance. */
 958
 959         txbuf->htc_hdr.eid = htt->eid;
 960         txbuf->htc_hdr.len = __cpu_to_le16(sizeof(txbuf->cmd_hdr) +
 961                                            sizeof(txbuf->cmd_tx) +
 962                                            prefetch_len);
 963         txbuf->htc_hdr.flags = 0;
 964
 965         if (skb_cb->flags & ATH10K_SKB_F_NO_HWCRYPT)
 966                 flags0 |= HTT_DATA_TX_DESC_FLAGS0_NO_ENCRYPT;
 967
 968         flags1 |= SM((u16)vdev_id, HTT_DATA_TX_DESC_FLAGS1_VDEV_ID);
 969         flags1 |= SM((u16)tid, HTT_DATA_TX_DESC_FLAGS1_EXT_TID);
 970         if (msdu->ip_summed == CHECKSUM_PARTIAL &&
 971             !test_bit(ATH10K_FLAG_RAW_MODE, &ar->dev_flags)) {
 972                 flags1 |= HTT_DATA_TX_DESC_FLAGS1_CKSUM_L3_OFFLOAD;
 973                 flags1 |= HTT_DATA_TX_DESC_FLAGS1_CKSUM_L4_OFFLOAD;
 974                 if (ar->hw_params.continuous_frag_desc)
 975                         ext_desc->flags |= HTT_MSDU_CHECKSUM_ENABLE;
 976         }
 977
 978         /* Prevent firmware from sending up tx inspection requests. There's
 979          * nothing ath10k can do with frames requested for inspection so force
 980          * it to simply rely a regular tx completion with discard status.
 981          */
 982         flags1 |= HTT_DATA_TX_DESC_FLAGS1_POSTPONED;
 983
 984         txbuf->cmd_hdr.msg_type = HTT_H2T_MSG_TYPE_TX_FRM;
 985         txbuf->cmd_tx.flags0 = flags0;
 986         txbuf->cmd_tx.flags1 = __cpu_to_le16(flags1);
 987         txbuf->cmd_tx.len = __cpu_to_le16(msdu->len);
 988         txbuf->cmd_tx.id = __cpu_to_le16(msdu_id);
 989         txbuf->cmd_tx.frags_paddr = __cpu_to_le32(frags_paddr);
 990         if (ath10k_mac_tx_frm_has_freq(ar)) {
 991                 txbuf->cmd_tx.offchan_tx.peerid =
 992                                 __cpu_to_le16(HTT_INVALID_PEERID);
 993                 txbuf->cmd_tx.offchan_tx.freq =
 994                                 __cpu_to_le16(freq);
 995         } else {
 996                 txbuf->cmd_tx.peerid =
 997                                 __cpu_to_le32(HTT_INVALID_PEERID);
 998         }
 999
1000         trace_ath10k_htt_tx(ar, msdu_id, msdu->len, vdev_id, tid);
1001         ath10k_dbg(ar, ATH10K_DBG_HTT,
1002                    "htt tx flags0 %hhu flags1 %hu len %d id %hu frags_paddr %08x, msdu_paddr %08x vdev %hhu tid %hhu freq %hu\n",
1003                    flags0, flags1, msdu->len, msdu_id, frags_paddr,
1004                    (u32)skb_cb->paddr, vdev_id, tid, freq);
1005         ath10k_dbg_dump(ar, ATH10K_DBG_HTT_DUMP, NULL, "htt tx msdu: ",
1006                         msdu->data, msdu->len);
1007         trace_ath10k_tx_hdr(ar, msdu->data, msdu->len);
1008         trace_ath10k_tx_payload(ar, msdu->data, msdu->len);
1009
1010         sg_items[0].transfer_id = 0;
1011         sg_items[0].transfer_context = NULL;
1012         sg_items[0].vaddr = &txbuf->htc_hdr;
1013         sg_items[0].paddr = txbuf_paddr +
1014                             sizeof(txbuf->frags);
1015         sg_items[0].len = sizeof(txbuf->htc_hdr) +
1016                           sizeof(txbuf->cmd_hdr) +
1017                           sizeof(txbuf->cmd_tx);
1018
1019         sg_items[1].transfer_id = 0;
1020         sg_items[1].transfer_context = NULL;
1021         sg_items[1].vaddr = msdu->data;
1022         sg_items[1].paddr = skb_cb->paddr;
1023         sg_items[1].len = prefetch_len;
1024
1025         res = ath10k_hif_tx_sg(htt->ar,
1026                                htt->ar->htc.endpoint[htt->eid].ul_pipe_id,
1027                                sg_items, ARRAY_SIZE(sg_items));
1028         if (res)
1029                 goto err_unmap_msdu;
1030
1031         return 0;
1032
1033 err_unmap_msdu:
1034         dma_unmap_single(dev, skb_cb->paddr, msdu->len, DMA_TO_DEVICE);
1035 err_free_msdu_id:
1036         ath10k_htt_tx_free_msdu_id(htt, msdu_id);
1037 err:
1038         return res;
1039 }