drivers/soc/tegra/fuse/fuse-tegra.c

   1 /*
   2  * Copyright (c) 2013-2014, NVIDIA CORPORATION.  All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms and conditions of the GNU General Public License,
   6  * version 2, as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope it will be useful, but WITHOUT
   9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  11  * more details.
  12  *
  13  * You should have received a copy of the GNU General Public License
  14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  15  *
  16  */
  17
  18 #include <linux/clk.h>
  19 #include <linux/device.h>
  20 #include <linux/kobject.h>
  21 #include <linux/init.h>
  22 #include <linux/io.h>
  23 #include <linux/of.h>
  24 #include <linux/of_address.h>
  25 #include <linux/platform_device.h>
  26 #include <linux/slab.h>
  27 #include <linux/sys_soc.h>
  28
  29 #include <soc/tegra/common.h>
  30 #include <soc/tegra/fuse.h>
  31
  32 #include "fuse.h"
  33
  34 struct tegra_sku_info tegra_sku_info;
  35 EXPORT_SYMBOL(tegra_sku_info);
  36
  37 static const char *tegra_revision_name[TEGRA_REVISION_MAX] = {
  38         [TEGRA_REVISION_UNKNOWN] = "unknown",
  39         [TEGRA_REVISION_A01]     = "A01",
  40         [TEGRA_REVISION_A02]     = "A02",
  41         [TEGRA_REVISION_A03]     = "A03",
  42         [TEGRA_REVISION_A03p]    = "A03 prime",
  43         [TEGRA_REVISION_A04]     = "A04",
  44 };
  45
  46 static u8 fuse_readb(struct tegra_fuse *fuse, unsigned int offset)
  47 {
  48         u32 val;
  49
  50         val = fuse->read(fuse, round_down(offset, 4));
  51         val >>= (offset % 4) * 8;
  52         val &= 0xff;
  53
  54         return val;
  55 }
  56
  57 static ssize_t fuse_read(struct file *fd, struct kobject *kobj,
  58                          struct bin_attribute *attr, char *buf,
  59                          loff_t pos, size_t size)
  60 {
  61         struct device *dev = kobj_to_dev(kobj);
  62         struct tegra_fuse *fuse = dev_get_drvdata(dev);
  63         int i;
  64
  65         if (pos < 0 || pos >= attr->size)
  66                 return 0;
  67
  68         if (size > attr->size - pos)
  69                 size = attr->size - pos;
  70
  71         for (i = 0; i < size; i++)
  72                 buf[i] = fuse_readb(fuse, pos + i);
  73
  74         return i;
  75 }
  76
  77 static struct bin_attribute fuse_bin_attr = {
  78         .attr = { .name = "fuse", .mode = S_IRUGO, },
  79         .read = fuse_read,
  80 };
  81
  82 static int tegra_fuse_create_sysfs(struct device *dev, unsigned int size,
  83                                    const struct tegra_fuse_info *info)
  84 {
  85         fuse_bin_attr.size = size;
  86
  87         return device_create_bin_file(dev, &fuse_bin_attr);
  88 }
  89
  90 static const struct of_device_id car_match[] __initconst = {
  91         { .compatible = "nvidia,tegra20-car", },
  92         { .compatible = "nvidia,tegra30-car", },
  93         { .compatible = "nvidia,tegra114-car", },
  94         { .compatible = "nvidia,tegra124-car", },
  95         { .compatible = "nvidia,tegra132-car", },
  96         { .compatible = "nvidia,tegra210-car", },
  97         {},
  98 };
  99
 100 static struct tegra_fuse *fuse = &(struct tegra_fuse) {
 101         .base = NULL,
 102         .soc = NULL,
 103 };
 104
 105 static const struct of_device_id tegra_fuse_match[] = {
 106 #ifdef CONFIG_ARCH_TEGRA_210_SOC
 107         { .compatible = "nvidia,tegra210-efuse", .data = &tegra210_fuse_soc },
 108 #endif
 109 #ifdef CONFIG_ARCH_TEGRA_132_SOC
 110         { .compatible = "nvidia,tegra132-efuse", .data = &tegra124_fuse_soc },
 111 #endif
 112 #ifdef CONFIG_ARCH_TEGRA_124_SOC
 113         { .compatible = "nvidia,tegra124-efuse", .data = &tegra124_fuse_soc },
 114 #endif
 115 #ifdef CONFIG_ARCH_TEGRA_114_SOC
 116         { .compatible = "nvidia,tegra114-efuse", .data = &tegra114_fuse_soc },
 117 #endif
 118 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
 119         { .compatible = "nvidia,tegra30-efuse", .data = &tegra30_fuse_soc },
 120 #endif
 121 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
 122         { .compatible = "nvidia,tegra20-efuse", .data = &tegra20_fuse_soc },
 123 #endif
 124         { /* sentinel */ }
 125 };
 126
 127 static int tegra_fuse_probe(struct platform_device *pdev)
 128 {
 129         void __iomem *base = fuse->base;
 130         struct resource *res;
 131         int err;
 132
 133         /* take over the memory region from the early initialization */
 134         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 135         fuse->base = devm_ioremap_resource(&pdev->dev, res);
 136         if (IS_ERR(fuse->base)) {
 137                 err = PTR_ERR(fuse->base);
 138                 fuse->base = base;
 139                 return err;
 140         }
 141
 142         fuse->clk = devm_clk_get(&pdev->dev, "fuse");
 143         if (IS_ERR(fuse->clk)) {
 144                 dev_err(&pdev->dev, "failed to get FUSE clock: %ld",
 145                         PTR_ERR(fuse->clk));
 146                 fuse->base = base;
 147                 return PTR_ERR(fuse->clk);
 148         }
 149
 150         platform_set_drvdata(pdev, fuse);
 151         fuse->dev = &pdev->dev;
 152
 153         if (fuse->soc->probe) {
 154                 err = fuse->soc->probe(fuse);
 155                 if (err < 0) {
 156                         fuse->base = base;
 157                         return err;
 158                 }
 159         }
 160
 161         if (tegra_fuse_create_sysfs(&pdev->dev, fuse->soc->info->size,
 162                                     fuse->soc->info))
 163                 return -ENODEV;
 164
 165         /* release the early I/O memory mapping */
 166         iounmap(base);
 167
 168         return 0;
 169 }
 170
 171 static struct platform_driver tegra_fuse_driver = {
 172         .driver = {
 173                 .name = "tegra-fuse",
 174                 .of_match_table = tegra_fuse_match,
 175                 .suppress_bind_attrs = true,
 176         },
 177         .probe = tegra_fuse_probe,
 178 };
 179 builtin_platform_driver(tegra_fuse_driver);
 180
 181 u32 __init tegra_fuse_read_spare(unsigned int spare)
 182 {
 183         unsigned int offset = fuse->soc->info->spare + spare * 4;
 184
 185         return fuse->read_early(fuse, offset) & 1;
 186 }
 187
 188 u32 __init tegra_fuse_read_early(unsigned int offset)
 189 {
 190         return fuse->read_early(fuse, offset);
 191 }
 192
 193 int tegra_fuse_readl(unsigned long offset, u32 *value)
 194 {
 195         if (!fuse->read)
 196                 return -EPROBE_DEFER;
 197
 198         *value = fuse->read(fuse, offset);
 199
 200         return 0;
 201 }
 202 EXPORT_SYMBOL(tegra_fuse_readl);
 203
 204 static void tegra_enable_fuse_clk(void __iomem *base)
 205 {
 206         u32 reg;
 207
 208         reg = readl_relaxed(base + 0x48);
 209         reg |= 1 << 28;
 210         writel(reg, base + 0x48);
 211
 212         /*
 213          * Enable FUSE clock. This needs to be hardcoded because the clock
 214          * subsystem is not active during early boot.
 215          */
 216         reg = readl(base + 0x14);
 217         reg |= 1 << 7;
 218         writel(reg, base + 0x14);
 219 }
 220
 221 struct device * __init tegra_soc_device_register(void)
 222 {
 223         struct soc_device_attribute *attr;
 224         struct soc_device *dev;
 225
 226         attr = kzalloc(sizeof(*attr), GFP_KERNEL);
 227         if (!attr)
 228                 return NULL;
 229
 230         attr->family = kasprintf(GFP_KERNEL, "Tegra");
 231         attr->revision = kasprintf(GFP_KERNEL, "%d", tegra_sku_info.revision);
 232         attr->soc_id = kasprintf(GFP_KERNEL, "%u", tegra_get_chip_id());
 233
 234         dev = soc_device_register(attr);
 235         if (IS_ERR(dev)) {
 236                 kfree(attr->soc_id);
 237                 kfree(attr->revision);
 238                 kfree(attr->family);
 239                 kfree(attr);
 240                 return ERR_CAST(dev);
 241         }
 242
 243         return soc_device_to_device(dev);
 244 }
 245
 246 static int __init tegra_init_fuse(void)
 247 {
 248         const struct of_device_id *match;
 249         struct device_node *np;
 250         struct resource regs;
 251
 252         tegra_init_apbmisc();
 253
 254         np = of_find_matching_node_and_match(NULL, tegra_fuse_match, &match);
 255         if (!np) {
 256                 /*
 257                  * Fall back to legacy initialization for 32-bit ARM only. All
 258                  * 64-bit ARM device tree files for Tegra are required to have
 259                  * a FUSE node.
 260                  *
 261                  * This is for backwards-compatibility with old device trees
 262                  * that didn't contain a FUSE node.
 263                  */
 264                 if (IS_ENABLED(CONFIG_ARM) && soc_is_tegra()) {
 265                         u8 chip = tegra_get_chip_id();
 266
 267                         regs.start = 0x7000f800;
 268                         regs.end = 0x7000fbff;
 269                         regs.flags = IORESOURCE_MEM;
 270
 271                         switch (chip) {
 272 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
 273                         case TEGRA20:
 274                                 fuse->soc = &tegra20_fuse_soc;
 275                                 break;
 276 #endif
 277
 278 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
 279                         case TEGRA30:
 280                                 fuse->soc = &tegra30_fuse_soc;
 281                                 break;
 282 #endif
 283
 284 #ifdef CONFIG_ARCH_TEGRA_114_SOC
 285                         case TEGRA114:
 286                                 fuse->soc = &tegra114_fuse_soc;
 287                                 break;
 288 #endif
 289
 290 #ifdef CONFIG_ARCH_TEGRA_124_SOC
 291                         case TEGRA124:
 292                                 fuse->soc = &tegra124_fuse_soc;
 293                                 break;
 294 #endif
 295
 296                         default:
 297                                 pr_warn("Unsupported SoC: %02x\n", chip);
 298                                 break;
 299                         }
 300                 } else {
 301                         /*
 302                          * At this point we're not running on Tegra, so play
 303                          * nice with multi-platform kernels.
 304                          */
 305                         return 0;
 306                 }
 307         } else {
 308                 /*
 309                  * Extract information from the device tree if we've found a
 310                  * matching node.
 311                  */
 312                 if (of_address_to_resource(np, 0, &regs) < 0) {
 313                         pr_err("failed to get FUSE register\n");
 314                         return -ENXIO;
 315                 }
 316
 317                 fuse->soc = match->data;
 318         }
 319
 320         np = of_find_matching_node(NULL, car_match);
 321         if (np) {
 322                 void __iomem *base = of_iomap(np, 0);
 323                 if (base) {
 324                         tegra_enable_fuse_clk(base);
 325                         iounmap(base);
 326                 } else {
 327                         pr_err("failed to map clock registers\n");
 328                         return -ENXIO;
 329                 }
 330         }
 331
 332         fuse->base = ioremap_nocache(regs.start, resource_size(&regs));
 333         if (!fuse->base) {
 334                 pr_err("failed to map FUSE registers\n");
 335                 return -ENXIO;
 336         }
 337
 338         fuse->soc->init(fuse);
 339
 340         pr_info("Tegra Revision: %s SKU: %d CPU Process: %d SoC Process: %d\n",
 341                 tegra_revision_name[tegra_sku_info.revision],
 342                 tegra_sku_info.sku_id, tegra_sku_info.cpu_process_id,
 343                 tegra_sku_info.soc_process_id);
 344         pr_debug("Tegra CPU Speedo ID %d, SoC Speedo ID %d\n",
 345                  tegra_sku_info.cpu_speedo_id, tegra_sku_info.soc_speedo_id);
 346
 347
 348         return 0;
 349 }
 350 early_initcall(tegra_init_fuse);
 351
 352 #ifdef CONFIG_ARM64
 353 static int __init tegra_init_soc(void)
 354 {
 355         struct device_node *np;
 356         struct device *soc;
 357
 358         /* make sure we're running on Tegra */
 359         np = of_find_matching_node(NULL, tegra_fuse_match);
 360         if (!np)
 361                 return 0;
 362
 363         of_node_put(np);
 364
 365         soc = tegra_soc_device_register();
 366         if (IS_ERR(soc)) {
 367                 pr_err("failed to register SoC device: %ld\n", PTR_ERR(soc));
 368                 return PTR_ERR(soc);
 369         }
 370
 371         return 0;
 372 }
 373 device_initcall(tegra_init_soc);
 374 #endif