drivers/staging/comedi/drivers/addi_apci_1500.c

   1 /*
   2  * addi_apci_1500.c
   3  * Copyright (C) 2004,2005  ADDI-DATA GmbH for the source code of this module.
   4  *
   5  *      ADDI-DATA GmbH
   6  *      Dieselstrasse 3
   7  *      D-77833 Ottersweier
   8  *      Tel: +19(0)7223/9493-0
   9  *      Fax: +49(0)7223/9493-92
  10  *      http://www.addi-data.com
  11  *      info@addi-data.com
  12  *
  13  * This program is free software; you can redistribute it and/or modify it
  14  * under the terms of the GNU General Public License as published by the
  15  * Free Software Foundation; either version 2 of the License, or (at your
  16  * option) any later version.
  17  *
  18  * This program is distributed in the hope that it will be useful, but WITHOUT
  19  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  20  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
  21  * more details.
  22  */
  23
  24 #include <linux/module.h>
  25 #include <linux/interrupt.h>
  26
  27 #include "../comedi_pci.h"
  28 #include "amcc_s5933.h"
  29 #include "z8536.h"
  30
  31 /*
  32  * PCI Bar 0 Register map (devpriv->amcc)
  33  * see amcc_s5933.h for register and bit defines
  34  */
  35
  36 /*
  37  * PCI Bar 1 Register map (dev->iobase)
  38  * see z8536.h for Z8536 internal registers and bit defines
  39  */
  40 #define APCI1500_Z8536_PORTC_REG        0x00
  41 #define APCI1500_Z8536_PORTB_REG        0x01
  42 #define APCI1500_Z8536_PORTA_REG        0x02
  43 #define APCI1500_Z8536_CTRL_REG         0x03
  44
  45 /*
  46  * PCI Bar 2 Register map (devpriv->addon)
  47  */
  48 #define APCI1500_CLK_SEL_REG            0x00
  49 #define APCI1500_DI_REG                 0x00
  50 #define APCI1500_DO_REG                 0x02
  51
  52 struct apci1500_private {
  53         unsigned long amcc;
  54         unsigned long addon;
  55
  56         unsigned int clk_src;
  57
  58         /* Digital trigger configuration [0]=AND [1]=OR */
  59         unsigned int pm[2];     /* Pattern Mask */
  60         unsigned int pt[2];     /* Pattern Transition */
  61         unsigned int pp[2];     /* Pattern Polarity */
  62 };
  63
  64 static unsigned int z8536_read(struct comedi_device *dev, unsigned int reg)
  65 {
  66         unsigned long flags;
  67         unsigned int val;
  68
  69         spin_lock_irqsave(&dev->spinlock, flags);
  70         outb(reg, dev->iobase + APCI1500_Z8536_CTRL_REG);
  71         val = inb(dev->iobase + APCI1500_Z8536_CTRL_REG);
  72         spin_unlock_irqrestore(&dev->spinlock, flags);
  73
  74         return val;
  75 }
  76
  77 static void z8536_write(struct comedi_device *dev,
  78                         unsigned int val, unsigned int reg)
  79 {
  80         unsigned long flags;
  81
  82         spin_lock_irqsave(&dev->spinlock, flags);
  83         outb(reg, dev->iobase + APCI1500_Z8536_CTRL_REG);
  84         outb(val, dev->iobase + APCI1500_Z8536_CTRL_REG);
  85         spin_unlock_irqrestore(&dev->spinlock, flags);
  86 }
  87
  88 static void z8536_reset(struct comedi_device *dev)
  89 {
  90         unsigned long flags;
  91
  92         /*
  93          * Even if the state of the Z8536 is not known, the following
  94          * sequence will reset it and put it in State 0.
  95          */
  96         spin_lock_irqsave(&dev->spinlock, flags);
  97         inb(dev->iobase + APCI1500_Z8536_CTRL_REG);
  98         outb(0, dev->iobase + APCI1500_Z8536_CTRL_REG);
  99         inb(dev->iobase + APCI1500_Z8536_CTRL_REG);
 100         outb(0, dev->iobase + APCI1500_Z8536_CTRL_REG);
 101         outb(1, dev->iobase + APCI1500_Z8536_CTRL_REG);
 102         outb(0, dev->iobase + APCI1500_Z8536_CTRL_REG);
 103         spin_unlock_irqrestore(&dev->spinlock, flags);
 104
 105         /* Disable all Ports and Counter/Timers */
 106         z8536_write(dev, 0x00, Z8536_CFG_CTRL_REG);
 107
 108         /*
 109          * Port A is connected to Ditial Input channels 0-7.
 110          * Configure the port to allow interrupt detection.
 111          */
 112         z8536_write(dev, Z8536_PAB_MODE_PTS_BIT |
 113                          Z8536_PAB_MODE_SB |
 114                          Z8536_PAB_MODE_PMS_DISABLE,
 115                     Z8536_PA_MODE_REG);
 116         z8536_write(dev, 0xff, Z8536_PB_DPP_REG);
 117         z8536_write(dev, 0xff, Z8536_PA_DD_REG);
 118
 119         /*
 120          * Port B is connected to Ditial Input channels 8-13.
 121          * Configure the port to allow interrupt detection.
 122          *
 123          * NOTE: Bits 7 and 6 of Port B are connected to internal
 124          * diagnostic signals and bit 7 is inverted.
 125          */
 126         z8536_write(dev, Z8536_PAB_MODE_PTS_BIT |
 127                          Z8536_PAB_MODE_SB |
 128                          Z8536_PAB_MODE_PMS_DISABLE,
 129                     Z8536_PB_MODE_REG);
 130         z8536_write(dev, 0x7f, Z8536_PB_DPP_REG);
 131         z8536_write(dev, 0xff, Z8536_PB_DD_REG);
 132
 133         /*
 134          * Not sure what Port C is connected to...
 135          */
 136         z8536_write(dev, 0x09, Z8536_PC_DPP_REG);
 137         z8536_write(dev, 0x0e, Z8536_PC_DD_REG);
 138
 139         /*
 140          * Clear and disable all interrupt sources.
 141          *
 142          * Just in case, the reset of the Z8536 should have already
 143          * done this.
 144          */
 145         z8536_write(dev, Z8536_CMD_CLR_IP_IUS, Z8536_PA_CMDSTAT_REG);
 146         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_PA_CMDSTAT_REG);
 147
 148         z8536_write(dev, Z8536_CMD_CLR_IP_IUS, Z8536_PB_CMDSTAT_REG);
 149         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_PB_CMDSTAT_REG);
 150
 151         z8536_write(dev, Z8536_CMD_CLR_IP_IUS, Z8536_CT_CMDSTAT_REG(0));
 152         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_CT_CMDSTAT_REG(0));
 153
 154         z8536_write(dev, Z8536_CMD_CLR_IP_IUS, Z8536_CT_CMDSTAT_REG(1));
 155         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_CT_CMDSTAT_REG(1));
 156
 157         z8536_write(dev, Z8536_CMD_CLR_IP_IUS, Z8536_CT_CMDSTAT_REG(2));
 158         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_CT_CMDSTAT_REG(2));
 159
 160         /* Disable all interrupts */
 161         z8536_write(dev, 0x00, Z8536_INT_CTRL_REG);
 162 }
 163
 164 static void apci1500_port_enable(struct comedi_device *dev, bool enable)
 165 {
 166         unsigned int cfg;
 167
 168         cfg = z8536_read(dev, Z8536_CFG_CTRL_REG);
 169         if (enable)
 170                 cfg |= (Z8536_CFG_CTRL_PAE | Z8536_CFG_CTRL_PBE);
 171         else
 172                 cfg &= ~(Z8536_CFG_CTRL_PAE | Z8536_CFG_CTRL_PBE);
 173         z8536_write(dev, cfg, Z8536_CFG_CTRL_REG);
 174 }
 175
 176 static void apci1500_timer_enable(struct comedi_device *dev,
 177                                   unsigned int chan, bool enable)
 178 {
 179         unsigned int bit;
 180         unsigned int cfg;
 181
 182         if (chan == 0)
 183                 bit = Z8536_CFG_CTRL_CT1E;
 184         else if (chan == 1)
 185                 bit = Z8536_CFG_CTRL_CT2E;
 186         else
 187                 bit = Z8536_CFG_CTRL_PCE_CT3E;
 188
 189         cfg = z8536_read(dev, Z8536_CFG_CTRL_REG);
 190         if (enable) {
 191                 cfg |= bit;
 192         } else {
 193                 cfg &= ~bit;
 194                 z8536_write(dev, 0x00, Z8536_CT_CMDSTAT_REG(chan));
 195         }
 196         z8536_write(dev, cfg, Z8536_CFG_CTRL_REG);
 197 }
 198
 199 static bool apci1500_ack_irq(struct comedi_device *dev,
 200                              unsigned int reg)
 201 {
 202         unsigned int val;
 203
 204         val = z8536_read(dev, reg);
 205         if ((val & Z8536_STAT_IE_IP) == Z8536_STAT_IE_IP) {
 206                 val &= 0x0f;                    /* preserve any write bits */
 207                 val |= Z8536_CMD_CLR_IP_IUS;
 208                 z8536_write(dev, val, reg);
 209
 210                 return true;
 211         }
 212         return false;
 213 }
 214
 215 static irqreturn_t apci1500_interrupt(int irq, void *d)
 216 {
 217         struct comedi_device *dev = d;
 218         struct apci1500_private *devpriv = dev->private;
 219         struct comedi_subdevice *s = dev->read_subdev;
 220         unsigned short status = 0;
 221         unsigned int val;
 222
 223         val = inl(devpriv->amcc + AMCC_OP_REG_INTCSR);
 224         if (!(val & INTCSR_INTR_ASSERTED))
 225                 return IRQ_NONE;
 226
 227         if (apci1500_ack_irq(dev, Z8536_PA_CMDSTAT_REG))
 228                 status |= 0x01; /* port a event (inputs 0-7) */
 229
 230         if (apci1500_ack_irq(dev, Z8536_PB_CMDSTAT_REG)) {
 231                 /* Tests if this is an external error */
 232                 val = inb(dev->iobase + APCI1500_Z8536_PORTB_REG);
 233                 val &= 0xc0;
 234                 if (val) {
 235                         if (val & 0x80) /* voltage error */
 236                                 status |= 0x40;
 237                         if (val & 0x40) /* short circuit error */
 238                                 status |= 0x80;
 239                 } else {
 240                         status |= 0x02; /* port b event (inputs 8-13) */
 241                 }
 242         }
 243
 244         /*
 245          * NOTE: The 'status' returned by the sample matches the
 246          * interrupt mask information from the APCI-1500 Users Manual.
 247          *
 248          *    Mask     Meaning
 249          * ----------  ------------------------------------------
 250          * 0b00000001  Event 1 has occurred
 251          * 0b00000010  Event 2 has occurred
 252          * 0b00000100  Counter/timer 1 has run down (not implemented)
 253          * 0b00001000  Counter/timer 2 has run down (not implemented)
 254          * 0b00010000  Counter 3 has run down (not implemented)
 255          * 0b00100000  Watchdog has run down (not implemented)
 256          * 0b01000000  Voltage error
 257          * 0b10000000  Short-circuit error
 258          */
 259         comedi_buf_write_samples(s, &status, 1);
 260         comedi_handle_events(dev, s);
 261
 262         return IRQ_HANDLED;
 263 }
 264
 265 static int apci1500_di_cancel(struct comedi_device *dev,
 266                               struct comedi_subdevice *s)
 267 {
 268         /* Disables the main interrupt on the board */
 269         z8536_write(dev, 0x00, Z8536_INT_CTRL_REG);
 270
 271         /* Disable Ports A & B */
 272         apci1500_port_enable(dev, false);
 273
 274         /* Ack any pending interrupts */
 275         apci1500_ack_irq(dev, Z8536_PA_CMDSTAT_REG);
 276         apci1500_ack_irq(dev, Z8536_PB_CMDSTAT_REG);
 277
 278         /* Disable pattern interrupts */
 279         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_PA_CMDSTAT_REG);
 280         z8536_write(dev, Z8536_CMD_CLR_IE, Z8536_PB_CMDSTAT_REG);
 281
 282         /* Enable Ports A & B */
 283         apci1500_port_enable(dev, true);
 284
 285         return 0;
 286 }
 287
 288 static int apci1500_di_inttrig_start(struct comedi_device *dev,
 289                                      struct comedi_subdevice *s,
 290                                      unsigned int trig_num)
 291 {
 292         struct apci1500_private *devpriv = dev->private;
 293         struct comedi_cmd *cmd = &s->async->cmd;
 294         unsigned int pa_mode = Z8536_PAB_MODE_PMS_DISABLE;
 295         unsigned int pb_mode = Z8536_PAB_MODE_PMS_DISABLE;
 296         unsigned int pa_trig = trig_num & 0x01;
 297         unsigned int pb_trig = (trig_num >> 1) & 0x01;
 298         bool valid_trig = false;
 299         unsigned int val;
 300
 301         if (trig_num != cmd->start_arg)
 302                 return -EINVAL;
 303
 304         /* Disable Ports A & B */
 305         apci1500_port_enable(dev, false);
 306
 307         /* Set Port A for selected trigger pattern */
 308         z8536_write(dev, devpriv->pm[pa_trig] & 0xff, Z8536_PA_PM_REG);
 309         z8536_write(dev, devpriv->pt[pa_trig] & 0xff, Z8536_PA_PT_REG);
 310         z8536_write(dev, devpriv->pp[pa_trig] & 0xff, Z8536_PA_PP_REG);
 311
 312         /* Set Port B for selected trigger pattern */
 313         z8536_write(dev, (devpriv->pm[pb_trig] >> 8) & 0xff, Z8536_PB_PM_REG);
 314         z8536_write(dev, (devpriv->pt[pb_trig] >> 8) & 0xff, Z8536_PB_PT_REG);
 315         z8536_write(dev, (devpriv->pp[pb_trig] >> 8) & 0xff, Z8536_PB_PP_REG);
 316
 317         /* Set Port A trigger mode (if enabled) and enable interrupt */
 318         if (devpriv->pm[pa_trig] & 0xff) {
 319                 pa_mode = pa_trig ? Z8536_PAB_MODE_PMS_AND
 320                                   : Z8536_PAB_MODE_PMS_OR;
 321
 322                 val = z8536_read(dev, Z8536_PA_MODE_REG);
 323                 val &= ~Z8536_PAB_MODE_PMS_MASK;
 324                 val |= (pa_mode | Z8536_PAB_MODE_IMO);
 325                 z8536_write(dev, val, Z8536_PA_MODE_REG);
 326
 327                 z8536_write(dev, Z8536_CMD_SET_IE, Z8536_PA_CMDSTAT_REG);
 328
 329                 valid_trig = true;
 330
 331                 dev_dbg(dev->class_dev,
 332                         "Port A configured for %s mode pattern detection\n",
 333                         pa_trig ? "AND" : "OR");
 334         }
 335
 336         /* Set Port B trigger mode (if enabled) and enable interrupt */
 337         if (devpriv->pm[pb_trig] & 0xff00) {
 338                 pb_mode = pb_trig ? Z8536_PAB_MODE_PMS_AND
 339                                   : Z8536_PAB_MODE_PMS_OR;
 340
 341                 val = z8536_read(dev, Z8536_PB_MODE_REG);
 342                 val &= ~Z8536_PAB_MODE_PMS_MASK;
 343                 val |= (pb_mode | Z8536_PAB_MODE_IMO);
 344                 z8536_write(dev, val, Z8536_PB_MODE_REG);
 345
 346                 z8536_write(dev, Z8536_CMD_SET_IE, Z8536_PB_CMDSTAT_REG);
 347
 348                 valid_trig = true;
 349
 350                 dev_dbg(dev->class_dev,
 351                         "Port B configured for %s mode pattern detection\n",
 352                         pb_trig ? "AND" : "OR");
 353         }
 354
 355         /* Enable Ports A & B */
 356         apci1500_port_enable(dev, true);
 357
 358         if (!valid_trig) {
 359                 dev_dbg(dev->class_dev,
 360                         "digital trigger %d is not configured\n", trig_num);
 361                 return -EINVAL;
 362         }
 363
 364         /* Authorizes the main interrupt on the board */
 365         z8536_write(dev, Z8536_INT_CTRL_MIE | Z8536_INT_CTRL_DLC,
 366                     Z8536_INT_CTRL_REG);
 367
 368         return 0;
 369 }
 370
 371 static int apci1500_di_cmd(struct comedi_device *dev,
 372                            struct comedi_subdevice *s)
 373 {
 374         s->async->inttrig = apci1500_di_inttrig_start;
 375
 376         return 0;
 377 }
 378
 379 static int apci1500_di_cmdtest(struct comedi_device *dev,
 380                                struct comedi_subdevice *s,
 381                                struct comedi_cmd *cmd)
 382 {
 383         int err = 0;
 384
 385         /* Step 1 : check if triggers are trivially valid */
 386
 387         err |= comedi_check_trigger_src(&cmd->start_src, TRIG_INT);
 388         err |= comedi_check_trigger_src(&cmd->scan_begin_src, TRIG_EXT);
 389         err |= comedi_check_trigger_src(&cmd->convert_src, TRIG_FOLLOW);
 390         err |= comedi_check_trigger_src(&cmd->scan_end_src, TRIG_COUNT);
 391         err |= comedi_check_trigger_src(&cmd->stop_src, TRIG_NONE);
 392
 393         if (err)
 394                 return 1;
 395
 396         /* Step 2a : make sure trigger sources are unique */
 397         /* Step 2b : and mutually compatible */
 398
 399         /* Step 3: check if arguments are trivially valid */
 400
 401         /*
 402          * Internal start source triggers:
 403          *
 404          *   0  AND mode for Port A (digital inputs 0-7)
 405          *      AND mode for Port B (digital inputs 8-13 and internal signals)
 406          *
 407          *   1  OR mode for Port A (digital inputs 0-7)
 408          *      AND mode for Port B (digital inputs 8-13 and internal signals)
 409          *
 410          *   2  AND mode for Port A (digital inputs 0-7)
 411          *      OR mode for Port B (digital inputs 8-13 and internal signals)
 412          *
 413          *   3  OR mode for Port A (digital inputs 0-7)
 414          *      OR mode for Port B (digital inputs 8-13 and internal signals)
 415          */
 416         err |= comedi_check_trigger_arg_max(&cmd->start_arg, 3);
 417
 418         err |= comedi_check_trigger_arg_is(&cmd->scan_begin_arg, 0);
 419         err |= comedi_check_trigger_arg_is(&cmd->convert_arg, 0);
 420         err |= comedi_check_trigger_arg_is(&cmd->scan_end_arg,
 421                                            cmd->chanlist_len);
 422         err |= comedi_check_trigger_arg_is(&cmd->stop_arg, 0);
 423
 424         if (err)
 425                 return 3;
 426
 427         /* Step 4: fix up any arguments */
 428
 429         /* Step 5: check channel list if it exists */
 430
 431         return 0;
 432 }
 433
 434 /*
 435  * The pattern-recognition logic must be configured before the digital
 436  * input async command is started.
 437  *
 438  * Digital input channels 0 to 13 can generate interrupts. Channels 14
 439  * and 15 are connected to internal board status/diagnostic signals.
 440  *
 441  * Channel 14 - Voltage error (the external supply is < 5V)
 442  * Channel 15 - Short-circuit/overtemperature error
 443  *
 444  *      data[0] : INSN_CONFIG_DIGITAL_TRIG
 445  *      data[1] : trigger number
 446  *                0 = AND mode
 447  *                1 = OR mode
 448  *      data[2] : configuration operation:
 449  *                COMEDI_DIGITAL_TRIG_DISABLE = no interrupts
 450  *                COMEDI_DIGITAL_TRIG_ENABLE_EDGES = edge interrupts
 451  *                COMEDI_DIGITAL_TRIG_ENABLE_LEVELS = level interrupts
 452  *      data[3] : left-shift for data[4] and data[5]
 453  *      data[4] : rising-edge/high level channels
 454  *      data[5] : falling-edge/low level channels
 455  */
 456 static int apci1500_di_cfg_trig(struct comedi_device *dev,
 457                                 struct comedi_subdevice *s,
 458                                 struct comedi_insn *insn,
 459                                 unsigned int *data)
 460 {
 461         struct apci1500_private *devpriv = dev->private;
 462         unsigned int trig = data[1];
 463         unsigned int shift = data[3];
 464         unsigned int hi_mask;
 465         unsigned int lo_mask;
 466         unsigned int chan_mask;
 467         unsigned int old_mask;
 468         unsigned int pm;
 469         unsigned int pt;
 470         unsigned int pp;
 471         unsigned int invalid_chan;
 472
 473         if (trig > 1) {
 474                 dev_dbg(dev->class_dev,
 475                         "invalid digital trigger number (0=AND, 1=OR)\n");
 476                 return -EINVAL;
 477         }
 478
 479         if (shift <= 16) {
 480                 hi_mask = data[4] << shift;
 481                 lo_mask = data[5] << shift;
 482                 old_mask = (1U << shift) - 1;
 483                 invalid_chan = (data[4] | data[5]) >> (16 - shift);
 484         } else {
 485                 hi_mask = 0;
 486                 lo_mask = 0;
 487                 old_mask = 0xffff;
 488                 invalid_chan = data[4] | data[5];
 489         }
 490         chan_mask = hi_mask | lo_mask;
 491
 492         if (invalid_chan) {
 493                 dev_dbg(dev->class_dev, "invalid digital trigger channel\n");
 494                 return -EINVAL;
 495         }
 496
 497         pm = devpriv->pm[trig] & old_mask;
 498         pt = devpriv->pt[trig] & old_mask;
 499         pp = devpriv->pp[trig] & old_mask;
 500
 501         switch (data[2]) {
 502         case COMEDI_DIGITAL_TRIG_DISABLE:
 503                 /* clear trigger configuration */
 504                 pm = 0;
 505                 pt = 0;
 506                 pp = 0;
 507                 break;
 508         case COMEDI_DIGITAL_TRIG_ENABLE_EDGES:
 509                 pm |= chan_mask;        /* enable channels */
 510                 pt |= chan_mask;        /* enable edge detection */
 511                 pp |= hi_mask;          /* rising-edge channels */
 512                 pp &= ~lo_mask;         /* falling-edge channels */
 513                 break;
 514         case COMEDI_DIGITAL_TRIG_ENABLE_LEVELS:
 515                 pm |= chan_mask;        /* enable channels */
 516                 pt &= ~chan_mask;       /* enable level detection */
 517                 pp |= hi_mask;          /* high level channels */
 518                 pp &= ~lo_mask;         /* low level channels */
 519                 break;
 520         default:
 521                 return -EINVAL;
 522         }
 523
 524         /*
 525          * The AND mode trigger can only have one channel (max) enabled
 526          * for edge detection.
 527          */
 528         if (trig == 0) {
 529                 int ret = 0;
 530                 unsigned int src;
 531
 532                 src = pt & 0xff;
 533                 if (src)
 534                         ret |= comedi_check_trigger_is_unique(src);
 535
 536                 src = (pt >> 8) & 0xff;
 537                 if (src)
 538                         ret |= comedi_check_trigger_is_unique(src);
 539
 540                 if (ret) {
 541                         dev_dbg(dev->class_dev,
 542                                 "invalid AND trigger configuration\n");
 543                         return ret;
 544                 }
 545         }
 546
 547         /* save the trigger configuration */
 548         devpriv->pm[trig] = pm;
 549         devpriv->pt[trig] = pt;
 550         devpriv->pp[trig] = pp;
 551
 552         return insn->n;
 553 }
 554
 555 static int apci1500_di_insn_config(struct comedi_device *dev,
 556                                    struct comedi_subdevice *s,
 557                                    struct comedi_insn *insn,
 558                                    unsigned int *data)
 559 {
 560         switch (data[0]) {
 561         case INSN_CONFIG_DIGITAL_TRIG:
 562                 return apci1500_di_cfg_trig(dev, s, insn, data);
 563         default:
 564                 return -EINVAL;
 565         }
 566 }
 567
 568 static int apci1500_di_insn_bits(struct comedi_device *dev,
 569                                  struct comedi_subdevice *s,
 570                                  struct comedi_insn *insn,
 571                                  unsigned int *data)
 572 {
 573         struct apci1500_private *devpriv = dev->private;
 574
 575         data[1] = inw(devpriv->addon + APCI1500_DI_REG);
 576
 577         return insn->n;
 578 }
 579
 580 static int apci1500_do_insn_bits(struct comedi_device *dev,
 581                                  struct comedi_subdevice *s,
 582                                  struct comedi_insn *insn,
 583                                  unsigned int *data)
 584 {
 585         struct apci1500_private *devpriv = dev->private;
 586
 587         if (comedi_dio_update_state(s, data))
 588                 outw(s->state, devpriv->addon + APCI1500_DO_REG);
 589
 590         data[1] = s->state;
 591
 592         return insn->n;
 593 }
 594
 595 static int apci1500_timer_insn_config(struct comedi_device *dev,
 596                                       struct comedi_subdevice *s,
 597                                       struct comedi_insn *insn,
 598                                       unsigned int *data)
 599 {
 600         struct apci1500_private *devpriv = dev->private;
 601         unsigned int chan = CR_CHAN(insn->chanspec);
 602         unsigned int val;
 603
 604         switch (data[0]) {
 605         case INSN_CONFIG_ARM:
 606                 val = data[1] & s->maxdata;
 607                 z8536_write(dev, val & 0xff, Z8536_CT_RELOAD_LSB_REG(chan));
 608                 z8536_write(dev, (val >> 8) & 0xff,
 609                             Z8536_CT_RELOAD_MSB_REG(chan));
 610
 611                 apci1500_timer_enable(dev, chan, true);
 612                 z8536_write(dev, Z8536_CT_CMDSTAT_GCB,
 613                             Z8536_CT_CMDSTAT_REG(chan));
 614                 break;
 615         case INSN_CONFIG_DISARM:
 616                 apci1500_timer_enable(dev, chan, false);
 617                 break;
 618
 619         case INSN_CONFIG_GET_COUNTER_STATUS:
 620                 data[1] = 0;
 621                 val = z8536_read(dev, Z8536_CT_CMDSTAT_REG(chan));
 622                 if (val & Z8536_CT_STAT_CIP)
 623                         data[1] |= COMEDI_COUNTER_COUNTING;
 624                 if (val & Z8536_CT_CMDSTAT_GCB)
 625                         data[1] |= COMEDI_COUNTER_ARMED;
 626                 if (val & Z8536_STAT_IP) {
 627                         data[1] |= COMEDI_COUNTER_TERMINAL_COUNT;
 628                         apci1500_ack_irq(dev, Z8536_CT_CMDSTAT_REG(chan));
 629                 }
 630                 data[2] = COMEDI_COUNTER_ARMED | COMEDI_COUNTER_COUNTING |
 631                           COMEDI_COUNTER_TERMINAL_COUNT;
 632                 break;
 633
 634         case INSN_CONFIG_SET_COUNTER_MODE:
 635                 /* Simulate the 8254 timer modes */
 636                 switch (data[1]) {
 637                 case I8254_MODE0:
 638                         /* Interrupt on Terminal Count */
 639                         val = Z8536_CT_MODE_ECE |
 640                               Z8536_CT_MODE_DCS_ONESHOT;
 641                         break;
 642                 case I8254_MODE1:
 643                         /* Hardware Retriggerable One-Shot */
 644                         val = Z8536_CT_MODE_ETE |
 645                               Z8536_CT_MODE_DCS_ONESHOT;
 646                         break;
 647                 case I8254_MODE2:
 648                         /* Rate Generator */
 649                         val = Z8536_CT_MODE_CSC |
 650                               Z8536_CT_MODE_DCS_PULSE;
 651                         break;
 652                 case I8254_MODE3:
 653                         /* Square Wave Mode */
 654                         val = Z8536_CT_MODE_CSC |
 655                               Z8536_CT_MODE_DCS_SQRWAVE;
 656                         break;
 657                 case I8254_MODE4:
 658                         /* Software Triggered Strobe */
 659                         val = Z8536_CT_MODE_REB |
 660                               Z8536_CT_MODE_DCS_PULSE;
 661                         break;
 662                 case I8254_MODE5:
 663                         /* Hardware Triggered Strobe (watchdog) */
 664                         val = Z8536_CT_MODE_EOE |
 665                               Z8536_CT_MODE_ETE |
 666                               Z8536_CT_MODE_REB |
 667                               Z8536_CT_MODE_DCS_PULSE;
 668                         break;
 669                 default:
 670                         return -EINVAL;
 671                 }
 672                 apci1500_timer_enable(dev, chan, false);
 673                 z8536_write(dev, val, Z8536_CT_MODE_REG(chan));
 674                 break;
 675
 676         case INSN_CONFIG_SET_CLOCK_SRC:
 677                 if (data[1] > 2)
 678                         return -EINVAL;
 679                 devpriv->clk_src = data[1];
 680                 if (devpriv->clk_src == 2)
 681                         devpriv->clk_src = 3;
 682                 outw(devpriv->clk_src, devpriv->addon + APCI1500_CLK_SEL_REG);
 683                 break;
 684         case INSN_CONFIG_GET_CLOCK_SRC:
 685                 switch (devpriv->clk_src) {
 686                 case 0:
 687                         data[1] = 0;            /* 111.86 kHz / 2 */
 688                         data[2] = 17879;        /* 17879 ns (approx) */
 689                         break;
 690                 case 1:
 691                         data[1] = 1;            /* 3.49 kHz / 2 */
 692                         data[2] = 573066;       /* 573066 ns (approx) */
 693                         break;
 694                 case 3:
 695                         data[1] = 2;            /* 1.747 kHz / 2 */
 696                         data[2] = 1164822;      /* 1164822 ns (approx) */
 697                         break;
 698                 default:
 699                         return -EINVAL;
 700                 }
 701                 break;
 702
 703         case INSN_CONFIG_SET_GATE_SRC:
 704                 if (chan == 0)
 705                         return -EINVAL;
 706
 707                 val = z8536_read(dev, Z8536_CT_MODE_REG(chan));
 708                 val &= Z8536_CT_MODE_EGE;
 709                 if (data[1] == 1)
 710                         val |= Z8536_CT_MODE_EGE;
 711                 else if (data[1] > 1)
 712                         return -EINVAL;
 713                 z8536_write(dev, val, Z8536_CT_MODE_REG(chan));
 714                 break;
 715         case INSN_CONFIG_GET_GATE_SRC:
 716                 if (chan == 0)
 717                         return -EINVAL;
 718                 break;
 719
 720         default:
 721                 return -EINVAL;
 722         }
 723         return insn->n;
 724 }
 725
 726 static int apci1500_timer_insn_write(struct comedi_device *dev,
 727                                      struct comedi_subdevice *s,
 728                                      struct comedi_insn *insn,
 729                                      unsigned int *data)
 730 {
 731         unsigned int chan = CR_CHAN(insn->chanspec);
 732         unsigned int cmd;
 733
 734         cmd = z8536_read(dev, Z8536_CT_CMDSTAT_REG(chan));
 735         cmd &= Z8536_CT_CMDSTAT_GCB;    /* preserve gate */
 736         cmd |= Z8536_CT_CMD_TCB;        /* set trigger */
 737
 738         /* software trigger a timer, it only makes sense to do one write */
 739         if (insn->n)
 740                 z8536_write(dev, cmd, Z8536_CT_CMDSTAT_REG(chan));
 741
 742         return insn->n;
 743 }
 744
 745 static int apci1500_timer_insn_read(struct comedi_device *dev,
 746                                     struct comedi_subdevice *s,
 747                                     struct comedi_insn *insn,
 748                                     unsigned int *data)
 749 {
 750         unsigned int chan = CR_CHAN(insn->chanspec);
 751         unsigned int cmd;
 752         unsigned int val;
 753         int i;
 754
 755         cmd = z8536_read(dev, Z8536_CT_CMDSTAT_REG(chan));
 756         cmd &= Z8536_CT_CMDSTAT_GCB;    /* preserve gate */
 757         cmd |= Z8536_CT_CMD_RCC;        /* set RCC */
 758
 759         for (i = 0; i < insn->n; i++) {
 760                 z8536_write(dev, cmd, Z8536_CT_CMDSTAT_REG(chan));
 761
 762                 val = z8536_read(dev, Z8536_CT_VAL_MSB_REG(chan)) << 8;
 763                 val |= z8536_read(dev, Z8536_CT_VAL_LSB_REG(chan));
 764
 765                 data[i] = val;
 766         }
 767
 768         return insn->n;
 769 }
 770
 771 static int apci1500_auto_attach(struct comedi_device *dev,
 772                                 unsigned long context)
 773 {
 774         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
 775         struct apci1500_private *devpriv;
 776         struct comedi_subdevice *s;
 777         int ret;
 778
 779         devpriv = comedi_alloc_devpriv(dev, sizeof(*devpriv));
 780         if (!devpriv)
 781                 return -ENOMEM;
 782
 783         ret = comedi_pci_enable(dev);
 784         if (ret)
 785                 return ret;
 786
 787         dev->iobase = pci_resource_start(pcidev, 1);
 788         devpriv->amcc = pci_resource_start(pcidev, 0);
 789         devpriv->addon = pci_resource_start(pcidev, 2);
 790
 791         z8536_reset(dev);
 792
 793         if (pcidev->irq > 0) {
 794                 ret = request_irq(pcidev->irq, apci1500_interrupt, IRQF_SHARED,
 795                                   dev->board_name, dev);
 796                 if (ret == 0)
 797                         dev->irq = pcidev->irq;
 798         }
 799
 800         ret = comedi_alloc_subdevices(dev, 3);
 801         if (ret)
 802                 return ret;
 803
 804         /* Digital Input subdevice */
 805         s = &dev->subdevices[0];
 806         s->type         = COMEDI_SUBD_DI;
 807         s->subdev_flags = SDF_READABLE;
 808         s->n_chan       = 16;
 809         s->maxdata      = 1;
 810         s->range_table  = &range_digital;
 811         s->insn_bits    = apci1500_di_insn_bits;
 812         if (dev->irq) {
 813                 dev->read_subdev = s;
 814                 s->subdev_flags |= SDF_CMD_READ;
 815                 s->len_chanlist = 1;
 816                 s->insn_config  = apci1500_di_insn_config;
 817                 s->do_cmdtest   = apci1500_di_cmdtest;
 818                 s->do_cmd       = apci1500_di_cmd;
 819                 s->cancel       = apci1500_di_cancel;
 820         }
 821
 822         /* Digital Output subdevice */
 823         s = &dev->subdevices[1];
 824         s->type         = COMEDI_SUBD_DO;
 825         s->subdev_flags = SDF_WRITABLE;
 826         s->n_chan       = 16;
 827         s->maxdata      = 1;
 828         s->range_table  = &range_digital;
 829         s->insn_bits    = apci1500_do_insn_bits;
 830
 831         /* reset all the digital outputs */
 832         outw(0x0, devpriv->addon + APCI1500_DO_REG);
 833
 834         /* Counter/Timer(Watchdog) subdevice */
 835         s = &dev->subdevices[2];
 836         s->type         = COMEDI_SUBD_TIMER;
 837         s->subdev_flags = SDF_WRITABLE | SDF_READABLE;
 838         s->n_chan       = 3;
 839         s->maxdata      = 0xffff;
 840         s->range_table  = &range_unknown;
 841         s->insn_config  = apci1500_timer_insn_config;
 842         s->insn_write   = apci1500_timer_insn_write;
 843         s->insn_read    = apci1500_timer_insn_read;
 844
 845         /* Enable the PCI interrupt */
 846         if (dev->irq) {
 847                 outl(0x2000 | INTCSR_INBOX_FULL_INT,
 848                      devpriv->amcc + AMCC_OP_REG_INTCSR);
 849                 inl(devpriv->amcc + AMCC_OP_REG_IMB1);
 850                 inl(devpriv->amcc + AMCC_OP_REG_INTCSR);
 851                 outl(INTCSR_INBOX_INTR_STATUS | 0x2000 | INTCSR_INBOX_FULL_INT,
 852                      devpriv->amcc + AMCC_OP_REG_INTCSR);
 853         }
 854
 855         return 0;
 856 }
 857
 858 static void apci1500_detach(struct comedi_device *dev)
 859 {
 860         struct apci1500_private *devpriv = dev->private;
 861
 862         if (devpriv->amcc)
 863                 outl(0x0, devpriv->amcc + AMCC_OP_REG_INTCSR);
 864         comedi_pci_detach(dev);
 865 }
 866
 867 static struct comedi_driver apci1500_driver = {
 868         .driver_name    = "addi_apci_1500",
 869         .module         = THIS_MODULE,
 870         .auto_attach    = apci1500_auto_attach,
 871         .detach         = apci1500_detach,
 872 };
 873
 874 static int apci1500_pci_probe(struct pci_dev *dev,
 875                               const struct pci_device_id *id)
 876 {
 877         return comedi_pci_auto_config(dev, &apci1500_driver, id->driver_data);
 878 }
 879
 880 static const struct pci_device_id apci1500_pci_table[] = {
 881         { PCI_DEVICE(PCI_VENDOR_ID_AMCC, 0x80fc) },
 882         { 0 }
 883 };
 884 MODULE_DEVICE_TABLE(pci, apci1500_pci_table);
 885
 886 static struct pci_driver apci1500_pci_driver = {
 887         .name           = "addi_apci_1500",
 888         .id_table       = apci1500_pci_table,
 889         .probe          = apci1500_pci_probe,
 890         .remove         = comedi_pci_auto_unconfig,
 891 };
 892 module_comedi_pci_driver(apci1500_driver, apci1500_pci_driver);
 893
 894 MODULE_AUTHOR("Comedi http://www.comedi.org");
 895 MODULE_DESCRIPTION("ADDI-DATA APCI-1500, 16 channel DI / 16 channel DO boards");
 896 MODULE_LICENSE("GPL");