drivers/tty/serial/8250/8250_port.c

   1 /*
   2  *  Base port operations for 8250/16550-type serial ports
   3  *
   4  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   5  *  Split from 8250_core.c, Copyright (C) 2001 Russell King.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * A note about mapbase / membase
  13  *
  14  *  mapbase is the physical address of the IO port.
  15  *  membase is an 'ioremapped' cookie.
  16  */
  17
  18 #if defined(CONFIG_SERIAL_8250_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  19 #define SUPPORT_SYSRQ
  20 #endif
  21
  22 #include <linux/module.h>
  23 #include <linux/moduleparam.h>
  24 #include <linux/ioport.h>
  25 #include <linux/init.h>
  26 #include <linux/console.h>
  27 #include <linux/sysrq.h>
  28 #include <linux/delay.h>
  29 #include <linux/platform_device.h>
  30 #include <linux/tty.h>
  31 #include <linux/ratelimit.h>
  32 #include <linux/tty_flip.h>
  33 #include <linux/serial.h>
  34 #include <linux/serial_8250.h>
  35 #include <linux/nmi.h>
  36 #include <linux/mutex.h>
  37 #include <linux/slab.h>
  38 #include <linux/uaccess.h>
  39 #include <linux/pm_runtime.h>
  40 #include <linux/ktime.h>
  41
  42 #include <asm/io.h>
  43 #include <asm/irq.h>
  44
  45 #include "8250.h"
  46
  47 /*
  48  * These are definitions for the Exar XR17V35X and XR17(C|D)15X
  49  */
  50 #define UART_EXAR_INT0          0x80
  51 #define UART_EXAR_SLEEP         0x8b    /* Sleep mode */
  52 #define UART_EXAR_DVID          0x8d    /* Device identification */
  53
  54 /* Nuvoton NPCM timeout register */
  55 #define UART_NPCM_TOR          7
  56 #define UART_NPCM_TOIE         BIT(7)  /* Timeout Interrupt Enable */
  57
  58 /*
  59  * Debugging.
  60  */
  61 #if 0
  62 #define DEBUG_AUTOCONF(fmt...)  printk(fmt)
  63 #else
  64 #define DEBUG_AUTOCONF(fmt...)  do { } while (0)
  65 #endif
  66
  67 #define BOTH_EMPTY      (UART_LSR_TEMT | UART_LSR_THRE)
  68
  69 /*
  70  * Here we define the default xmit fifo size used for each type of UART.
  71  */
  72 static const struct serial8250_config uart_config[] = {
  73         [PORT_UNKNOWN] = {
  74                 .name           = "unknown",
  75                 .fifo_size      = 1,
  76                 .tx_loadsz      = 1,
  77         },
  78         [PORT_8250] = {
  79                 .name           = "8250",
  80                 .fifo_size      = 1,
  81                 .tx_loadsz      = 1,
  82         },
  83         [PORT_16450] = {
  84                 .name           = "16450",
  85                 .fifo_size      = 1,
  86                 .tx_loadsz      = 1,
  87         },
  88         [PORT_16550] = {
  89                 .name           = "16550",
  90                 .fifo_size      = 1,
  91                 .tx_loadsz      = 1,
  92         },
  93         [PORT_16550A] = {
  94                 .name           = "16550A",
  95                 .fifo_size      = 16,
  96                 .tx_loadsz      = 16,
  97                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
  98                 .rxtrig_bytes   = {1, 4, 8, 14},
  99                 .flags          = UART_CAP_FIFO,
 100         },
 101         [PORT_CIRRUS] = {
 102                 .name           = "Cirrus",
 103                 .fifo_size      = 1,
 104                 .tx_loadsz      = 1,
 105         },
 106         [PORT_16650] = {
 107                 .name           = "ST16650",
 108                 .fifo_size      = 1,
 109                 .tx_loadsz      = 1,
 110                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 111         },
 112         [PORT_16650V2] = {
 113                 .name           = "ST16650V2",
 114                 .fifo_size      = 32,
 115                 .tx_loadsz      = 16,
 116                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 117                                   UART_FCR_T_TRIG_00,
 118                 .rxtrig_bytes   = {8, 16, 24, 28},
 119                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 120         },
 121         [PORT_16750] = {
 122                 .name           = "TI16750",
 123                 .fifo_size      = 64,
 124                 .tx_loadsz      = 64,
 125                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 126                                   UART_FCR7_64BYTE,
 127                 .rxtrig_bytes   = {1, 16, 32, 56},
 128                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP | UART_CAP_AFE,
 129         },
 130         [PORT_STARTECH] = {
 131                 .name           = "Startech",
 132                 .fifo_size      = 1,
 133                 .tx_loadsz      = 1,
 134         },
 135         [PORT_16C950] = {
 136                 .name           = "16C950/954",
 137                 .fifo_size      = 128,
 138                 .tx_loadsz      = 128,
 139                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01,
 140                 .rxtrig_bytes   = {16, 32, 112, 120},
 141                 /* UART_CAP_EFR breaks billionon CF bluetooth card. */
 142                 .flags          = UART_CAP_FIFO | UART_CAP_SLEEP,
 143         },
 144         [PORT_16654] = {
 145                 .name           = "ST16654",
 146                 .fifo_size      = 64,
 147                 .tx_loadsz      = 32,
 148                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 149                                   UART_FCR_T_TRIG_10,
 150                 .rxtrig_bytes   = {8, 16, 56, 60},
 151                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 152         },
 153         [PORT_16850] = {
 154                 .name           = "XR16850",
 155                 .fifo_size      = 128,
 156                 .tx_loadsz      = 128,
 157                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 158                 .flags          = UART_CAP_FIFO | UART_CAP_EFR | UART_CAP_SLEEP,
 159         },
 160         [PORT_RSA] = {
 161                 .name           = "RSA",
 162                 .fifo_size      = 2048,
 163                 .tx_loadsz      = 2048,
 164                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11,
 165                 .flags          = UART_CAP_FIFO,
 166         },
 167         [PORT_NS16550A] = {
 168                 .name           = "NS16550A",
 169                 .fifo_size      = 16,
 170                 .tx_loadsz      = 16,
 171                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 172                 .flags          = UART_CAP_FIFO | UART_NATSEMI,
 173         },
 174         [PORT_XSCALE] = {
 175                 .name           = "XScale",
 176                 .fifo_size      = 32,
 177                 .tx_loadsz      = 32,
 178                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 179                 .flags          = UART_CAP_FIFO | UART_CAP_UUE | UART_CAP_RTOIE,
 180         },
 181         [PORT_OCTEON] = {
 182                 .name           = "OCTEON",
 183                 .fifo_size      = 64,
 184                 .tx_loadsz      = 64,
 185                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 186                 .flags          = UART_CAP_FIFO,
 187         },
 188         [PORT_AR7] = {
 189                 .name           = "AR7",
 190                 .fifo_size      = 16,
 191                 .tx_loadsz      = 16,
 192                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_00,
 193                 .flags          = UART_CAP_FIFO /* | UART_CAP_AFE */,
 194         },
 195         [PORT_U6_16550A] = {
 196                 .name           = "U6_16550A",
 197                 .fifo_size      = 64,
 198                 .tx_loadsz      = 64,
 199                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 200                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 201         },
 202         [PORT_TEGRA] = {
 203                 .name           = "Tegra",
 204                 .fifo_size      = 32,
 205                 .tx_loadsz      = 8,
 206                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_01 |
 207                                   UART_FCR_T_TRIG_01,
 208                 .rxtrig_bytes   = {1, 4, 8, 14},
 209                 .flags          = UART_CAP_FIFO | UART_CAP_RTOIE,
 210         },
 211         [PORT_XR17D15X] = {
 212                 .name           = "XR17D15X",
 213                 .fifo_size      = 64,
 214                 .tx_loadsz      = 64,
 215                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 216                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 217                                   UART_CAP_SLEEP,
 218         },
 219         [PORT_XR17V35X] = {
 220                 .name           = "XR17V35X",
 221                 .fifo_size      = 256,
 222                 .tx_loadsz      = 256,
 223                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_11 |
 224                                   UART_FCR_T_TRIG_11,
 225                 .flags          = UART_CAP_FIFO | UART_CAP_AFE | UART_CAP_EFR |
 226                                   UART_CAP_SLEEP,
 227         },
 228         [PORT_LPC3220] = {
 229                 .name           = "LPC3220",
 230                 .fifo_size      = 64,
 231                 .tx_loadsz      = 32,
 232                 .fcr            = UART_FCR_DMA_SELECT | UART_FCR_ENABLE_FIFO |
 233                                   UART_FCR_R_TRIG_00 | UART_FCR_T_TRIG_00,
 234                 .flags          = UART_CAP_FIFO,
 235         },
 236         [PORT_BRCM_TRUMANAGE] = {
 237                 .name           = "TruManage",
 238                 .fifo_size      = 1,
 239                 .tx_loadsz      = 1024,
 240                 .flags          = UART_CAP_HFIFO,
 241         },
 242         [PORT_8250_CIR] = {
 243                 .name           = "CIR port"
 244         },
 245         [PORT_ALTR_16550_F32] = {
 246                 .name           = "Altera 16550 FIFO32",
 247                 .fifo_size      = 32,
 248                 .tx_loadsz      = 32,
 249                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 250                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 251         },
 252         [PORT_ALTR_16550_F64] = {
 253                 .name           = "Altera 16550 FIFO64",
 254                 .fifo_size      = 64,
 255                 .tx_loadsz      = 64,
 256                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 257                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 258         },
 259         [PORT_ALTR_16550_F128] = {
 260                 .name           = "Altera 16550 FIFO128",
 261                 .fifo_size      = 128,
 262                 .tx_loadsz      = 128,
 263                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 264                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 265         },
 266         /*
 267          * tx_loadsz is set to 63-bytes instead of 64-bytes to implement
 268          * workaround of errata A-008006 which states that tx_loadsz should
 269          * be configured less than Maximum supported fifo bytes.
 270          */
 271         [PORT_16550A_FSL64] = {
 272                 .name           = "16550A_FSL64",
 273                 .fifo_size      = 64,
 274                 .tx_loadsz      = 63,
 275                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 276                                   UART_FCR7_64BYTE,
 277                 .flags          = UART_CAP_FIFO,
 278         },
 279         [PORT_RT2880] = {
 280                 .name           = "Palmchip BK-3103",
 281                 .fifo_size      = 16,
 282                 .tx_loadsz      = 16,
 283                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10,
 284                 .rxtrig_bytes   = {1, 4, 8, 14},
 285                 .flags          = UART_CAP_FIFO,
 286         },
 287         [PORT_DA830] = {
 288                 .name           = "TI DA8xx/66AK2x",
 289                 .fifo_size      = 16,
 290                 .tx_loadsz      = 16,
 291                 .fcr            = UART_FCR_DMA_SELECT | UART_FCR_ENABLE_FIFO |
 292                                   UART_FCR_R_TRIG_10,
 293                 .rxtrig_bytes   = {1, 4, 8, 14},
 294                 .flags          = UART_CAP_FIFO | UART_CAP_AFE,
 295         },
 296         [PORT_MTK_BTIF] = {
 297                 .name           = "MediaTek BTIF",
 298                 .fifo_size      = 16,
 299                 .tx_loadsz      = 16,
 300                 .fcr            = UART_FCR_ENABLE_FIFO |
 301                                   UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT,
 302                 .flags          = UART_CAP_FIFO,
 303         },
 304         [PORT_NPCM] = {
 305                 .name           = "Nuvoton 16550",
 306                 .fifo_size      = 16,
 307                 .tx_loadsz      = 16,
 308                 .fcr            = UART_FCR_ENABLE_FIFO | UART_FCR_R_TRIG_10 |
 309                                   UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT,
 310                 .rxtrig_bytes   = {1, 4, 8, 14},
 311                 .flags          = UART_CAP_FIFO,
 312         },
 313 };
 314
 315 /* Uart divisor latch read */
 316 static int default_serial_dl_read(struct uart_8250_port *up)
 317 {
 318         /* Assign these in pieces to truncate any bits above 7.  */
 319         unsigned char dll = serial_in(up, UART_DLL);
 320         unsigned char dlm = serial_in(up, UART_DLM);
 321
 322         return dll | dlm << 8;
 323 }
 324
 325 /* Uart divisor latch write */
 326 static void default_serial_dl_write(struct uart_8250_port *up, int value)
 327 {
 328         serial_out(up, UART_DLL, value & 0xff);
 329         serial_out(up, UART_DLM, value >> 8 & 0xff);
 330 }
 331
 332 #ifdef CONFIG_SERIAL_8250_RT288X
 333
 334 /* Au1x00/RT288x UART hardware has a weird register layout */
 335 static const s8 au_io_in_map[8] = {
 336          0,     /* UART_RX  */
 337          2,     /* UART_IER */
 338          3,     /* UART_IIR */
 339          5,     /* UART_LCR */
 340          6,     /* UART_MCR */
 341          7,     /* UART_LSR */
 342          8,     /* UART_MSR */
 343         -1,     /* UART_SCR (unmapped) */
 344 };
 345
 346 static const s8 au_io_out_map[8] = {
 347          1,     /* UART_TX  */
 348          2,     /* UART_IER */
 349          4,     /* UART_FCR */
 350          5,     /* UART_LCR */
 351          6,     /* UART_MCR */
 352         -1,     /* UART_LSR (unmapped) */
 353         -1,     /* UART_MSR (unmapped) */
 354         -1,     /* UART_SCR (unmapped) */
 355 };
 356
 357 unsigned int au_serial_in(struct uart_port *p, int offset)
 358 {
 359         if (offset >= ARRAY_SIZE(au_io_in_map))
 360                 return UINT_MAX;
 361         offset = au_io_in_map[offset];
 362         if (offset < 0)
 363                 return UINT_MAX;
 364         return __raw_readl(p->membase + (offset << p->regshift));
 365 }
 366
 367 void au_serial_out(struct uart_port *p, int offset, int value)
 368 {
 369         if (offset >= ARRAY_SIZE(au_io_out_map))
 370                 return;
 371         offset = au_io_out_map[offset];
 372         if (offset < 0)
 373                 return;
 374         __raw_writel(value, p->membase + (offset << p->regshift));
 375 }
 376
 377 /* Au1x00 haven't got a standard divisor latch */
 378 static int au_serial_dl_read(struct uart_8250_port *up)
 379 {
 380         return __raw_readl(up->port.membase + 0x28);
 381 }
 382
 383 static void au_serial_dl_write(struct uart_8250_port *up, int value)
 384 {
 385         __raw_writel(value, up->port.membase + 0x28);
 386 }
 387
 388 #endif
 389
 390 static unsigned int hub6_serial_in(struct uart_port *p, int offset)
 391 {
 392         offset = offset << p->regshift;
 393         outb(p->hub6 - 1 + offset, p->iobase);
 394         return inb(p->iobase + 1);
 395 }
 396
 397 static void hub6_serial_out(struct uart_port *p, int offset, int value)
 398 {
 399         offset = offset << p->regshift;
 400         outb(p->hub6 - 1 + offset, p->iobase);
 401         outb(value, p->iobase + 1);
 402 }
 403
 404 static unsigned int mem_serial_in(struct uart_port *p, int offset)
 405 {
 406         offset = offset << p->regshift;
 407         return readb(p->membase + offset);
 408 }
 409
 410 static void mem_serial_out(struct uart_port *p, int offset, int value)
 411 {
 412         offset = offset << p->regshift;
 413         writeb(value, p->membase + offset);
 414 }
 415
 416 static void mem16_serial_out(struct uart_port *p, int offset, int value)
 417 {
 418         offset = offset << p->regshift;
 419         writew(value, p->membase + offset);
 420 }
 421
 422 static unsigned int mem16_serial_in(struct uart_port *p, int offset)
 423 {
 424         offset = offset << p->regshift;
 425         return readw(p->membase + offset);
 426 }
 427
 428 static void mem32_serial_out(struct uart_port *p, int offset, int value)
 429 {
 430         offset = offset << p->regshift;
 431         writel(value, p->membase + offset);
 432 }
 433
 434 static unsigned int mem32_serial_in(struct uart_port *p, int offset)
 435 {
 436         offset = offset << p->regshift;
 437         return readl(p->membase + offset);
 438 }
 439
 440 static void mem32be_serial_out(struct uart_port *p, int offset, int value)
 441 {
 442         offset = offset << p->regshift;
 443         iowrite32be(value, p->membase + offset);
 444 }
 445
 446 static unsigned int mem32be_serial_in(struct uart_port *p, int offset)
 447 {
 448         offset = offset << p->regshift;
 449         return ioread32be(p->membase + offset);
 450 }
 451
 452 static unsigned int io_serial_in(struct uart_port *p, int offset)
 453 {
 454         offset = offset << p->regshift;
 455         return inb(p->iobase + offset);
 456 }
 457
 458 static void io_serial_out(struct uart_port *p, int offset, int value)
 459 {
 460         offset = offset << p->regshift;
 461         outb(value, p->iobase + offset);
 462 }
 463
 464 static int serial8250_default_handle_irq(struct uart_port *port);
 465
 466 static void set_io_from_upio(struct uart_port *p)
 467 {
 468         struct uart_8250_port *up = up_to_u8250p(p);
 469
 470         up->dl_read = default_serial_dl_read;
 471         up->dl_write = default_serial_dl_write;
 472
 473         switch (p->iotype) {
 474         case UPIO_HUB6:
 475                 p->serial_in = hub6_serial_in;
 476                 p->serial_out = hub6_serial_out;
 477                 break;
 478
 479         case UPIO_MEM:
 480                 p->serial_in = mem_serial_in;
 481                 p->serial_out = mem_serial_out;
 482                 break;
 483
 484         case UPIO_MEM16:
 485                 p->serial_in = mem16_serial_in;
 486                 p->serial_out = mem16_serial_out;
 487                 break;
 488
 489         case UPIO_MEM32:
 490                 p->serial_in = mem32_serial_in;
 491                 p->serial_out = mem32_serial_out;
 492                 break;
 493
 494         case UPIO_MEM32BE:
 495                 p->serial_in = mem32be_serial_in;
 496                 p->serial_out = mem32be_serial_out;
 497                 break;
 498
 499 #ifdef CONFIG_SERIAL_8250_RT288X
 500         case UPIO_AU:
 501                 p->serial_in = au_serial_in;
 502                 p->serial_out = au_serial_out;
 503                 up->dl_read = au_serial_dl_read;
 504                 up->dl_write = au_serial_dl_write;
 505                 break;
 506 #endif
 507
 508         default:
 509                 p->serial_in = io_serial_in;
 510                 p->serial_out = io_serial_out;
 511                 break;
 512         }
 513         /* Remember loaded iotype */
 514         up->cur_iotype = p->iotype;
 515         p->handle_irq = serial8250_default_handle_irq;
 516 }
 517
 518 static void
 519 serial_port_out_sync(struct uart_port *p, int offset, int value)
 520 {
 521         switch (p->iotype) {
 522         case UPIO_MEM:
 523         case UPIO_MEM16:
 524         case UPIO_MEM32:
 525         case UPIO_MEM32BE:
 526         case UPIO_AU:
 527                 p->serial_out(p, offset, value);
 528                 p->serial_in(p, UART_LCR);      /* safe, no side-effects */
 529                 break;
 530         default:
 531                 p->serial_out(p, offset, value);
 532         }
 533 }
 534
 535 /*
 536  * For the 16C950
 537  */
 538 static void serial_icr_write(struct uart_8250_port *up, int offset, int value)
 539 {
 540         serial_out(up, UART_SCR, offset);
 541         serial_out(up, UART_ICR, value);
 542 }
 543
 544 static unsigned int serial_icr_read(struct uart_8250_port *up, int offset)
 545 {
 546         unsigned int value;
 547
 548         serial_icr_write(up, UART_ACR, up->acr | UART_ACR_ICRRD);
 549         serial_out(up, UART_SCR, offset);
 550         value = serial_in(up, UART_ICR);
 551         serial_icr_write(up, UART_ACR, up->acr);
 552
 553         return value;
 554 }
 555
 556 /*
 557  * FIFO support.
 558  */
 559 static void serial8250_clear_fifos(struct uart_8250_port *p)
 560 {
 561         if (p->capabilities & UART_CAP_FIFO) {
 562                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO);
 563                 serial_out(p, UART_FCR, UART_FCR_ENABLE_FIFO |
 564                                UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 565                 serial_out(p, UART_FCR, 0);
 566         }
 567 }
 568
 569 static inline void serial8250_em485_rts_after_send(struct uart_8250_port *p)
 570 {
 571         unsigned char mcr = serial8250_in_MCR(p);
 572
 573         if (p->port.rs485.flags & SER_RS485_RTS_AFTER_SEND)
 574                 mcr |= UART_MCR_RTS;
 575         else
 576                 mcr &= ~UART_MCR_RTS;
 577         serial8250_out_MCR(p, mcr);
 578 }
 579
 580 static enum hrtimer_restart serial8250_em485_handle_start_tx(struct hrtimer *t);
 581 static enum hrtimer_restart serial8250_em485_handle_stop_tx(struct hrtimer *t);
 582
 583 void serial8250_clear_and_reinit_fifos(struct uart_8250_port *p)
 584 {
 585         serial8250_clear_fifos(p);
 586         serial_out(p, UART_FCR, p->fcr);
 587 }
 588 EXPORT_SYMBOL_GPL(serial8250_clear_and_reinit_fifos);
 589
 590 void serial8250_rpm_get(struct uart_8250_port *p)
 591 {
 592         if (!(p->capabilities & UART_CAP_RPM))
 593                 return;
 594         pm_runtime_get_sync(p->port.dev);
 595 }
 596 EXPORT_SYMBOL_GPL(serial8250_rpm_get);
 597
 598 void serial8250_rpm_put(struct uart_8250_port *p)
 599 {
 600         if (!(p->capabilities & UART_CAP_RPM))
 601                 return;
 602         pm_runtime_mark_last_busy(p->port.dev);
 603         pm_runtime_put_autosuspend(p->port.dev);
 604 }
 605 EXPORT_SYMBOL_GPL(serial8250_rpm_put);
 606
 607 /**
 608  *      serial8250_em485_init() - put uart_8250_port into rs485 emulating
 609  *      @p:     uart_8250_port port instance
 610  *
 611  *      The function is used to start rs485 software emulating on the
 612  *      &struct uart_8250_port* @p. Namely, RTS is switched before/after
 613  *      transmission. The function is idempotent, so it is safe to call it
 614  *      multiple times.
 615  *
 616  *      The caller MUST enable interrupt on empty shift register before
 617  *      calling serial8250_em485_init(). This interrupt is not a part of
 618  *      8250 standard, but implementation defined.
 619  *
 620  *      The function is supposed to be called from .rs485_config callback
 621  *      or from any other callback protected with p->port.lock spinlock.
 622  *
 623  *      See also serial8250_em485_destroy()
 624  *
 625  *      Return 0 - success, -errno - otherwise
 626  */
 627 int serial8250_em485_init(struct uart_8250_port *p)
 628 {
 629         if (p->em485)
 630                 return 0;
 631
 632         p->em485 = kmalloc(sizeof(struct uart_8250_em485), GFP_ATOMIC);
 633         if (!p->em485)
 634                 return -ENOMEM;
 635
 636         hrtimer_init(&p->em485->stop_tx_timer, CLOCK_MONOTONIC,
 637                      HRTIMER_MODE_REL);
 638         hrtimer_init(&p->em485->start_tx_timer, CLOCK_MONOTONIC,
 639                      HRTIMER_MODE_REL);
 640         p->em485->stop_tx_timer.function = &serial8250_em485_handle_stop_tx;
 641         p->em485->start_tx_timer.function = &serial8250_em485_handle_start_tx;
 642         p->em485->port = p;
 643         p->em485->active_timer = NULL;
 644         serial8250_em485_rts_after_send(p);
 645
 646         return 0;
 647 }
 648 EXPORT_SYMBOL_GPL(serial8250_em485_init);
 649
 650 /**
 651  *      serial8250_em485_destroy() - put uart_8250_port into normal state
 652  *      @p:     uart_8250_port port instance
 653  *
 654  *      The function is used to stop rs485 software emulating on the
 655  *      &struct uart_8250_port* @p. The function is idempotent, so it is safe to
 656  *      call it multiple times.
 657  *
 658  *      The function is supposed to be called from .rs485_config callback
 659  *      or from any other callback protected with p->port.lock spinlock.
 660  *
 661  *      See also serial8250_em485_init()
 662  */
 663 void serial8250_em485_destroy(struct uart_8250_port *p)
 664 {
 665         if (!p->em485)
 666                 return;
 667
 668         hrtimer_cancel(&p->em485->start_tx_timer);
 669         hrtimer_cancel(&p->em485->stop_tx_timer);
 670
 671         kfree(p->em485);
 672         p->em485 = NULL;
 673 }
 674 EXPORT_SYMBOL_GPL(serial8250_em485_destroy);
 675
 676 /*
 677  * These two wrappers ensure that enable_runtime_pm_tx() can be called more than
 678  * once and disable_runtime_pm_tx() will still disable RPM because the fifo is
 679  * empty and the HW can idle again.
 680  */
 681 void serial8250_rpm_get_tx(struct uart_8250_port *p)
 682 {
 683         unsigned char rpm_active;
 684
 685         if (!(p->capabilities & UART_CAP_RPM))
 686                 return;
 687
 688         rpm_active = xchg(&p->rpm_tx_active, 1);
 689         if (rpm_active)
 690                 return;
 691         pm_runtime_get_sync(p->port.dev);
 692 }
 693 EXPORT_SYMBOL_GPL(serial8250_rpm_get_tx);
 694
 695 void serial8250_rpm_put_tx(struct uart_8250_port *p)
 696 {
 697         unsigned char rpm_active;
 698
 699         if (!(p->capabilities & UART_CAP_RPM))
 700                 return;
 701
 702         rpm_active = xchg(&p->rpm_tx_active, 0);
 703         if (!rpm_active)
 704                 return;
 705         pm_runtime_mark_last_busy(p->port.dev);
 706         pm_runtime_put_autosuspend(p->port.dev);
 707 }
 708 EXPORT_SYMBOL_GPL(serial8250_rpm_put_tx);
 709
 710 /*
 711  * IER sleep support.  UARTs which have EFRs need the "extended
 712  * capability" bit enabled.  Note that on XR16C850s, we need to
 713  * reset LCR to write to IER.
 714  */
 715 static void serial8250_set_sleep(struct uart_8250_port *p, int sleep)
 716 {
 717         unsigned char lcr = 0, efr = 0;
 718         /*
 719          * Exar UARTs have a SLEEP register that enables or disables
 720          * each UART to enter sleep mode separately.  On the XR17V35x the
 721          * register is accessible to each UART at the UART_EXAR_SLEEP
 722          * offset but the UART channel may only write to the corresponding
 723          * bit.
 724          */
 725         serial8250_rpm_get(p);
 726         if ((p->port.type == PORT_XR17V35X) ||
 727            (p->port.type == PORT_XR17D15X)) {
 728                 serial_out(p, UART_EXAR_SLEEP, sleep ? 0xff : 0);
 729                 goto out;
 730         }
 731
 732         if (p->capabilities & UART_CAP_SLEEP) {
 733                 if (p->capabilities & UART_CAP_EFR) {
 734                         lcr = serial_in(p, UART_LCR);
 735                         efr = serial_in(p, UART_EFR);
 736                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 737                         serial_out(p, UART_EFR, UART_EFR_ECB);
 738                         serial_out(p, UART_LCR, 0);
 739                 }
 740                 serial_out(p, UART_IER, sleep ? UART_IERX_SLEEP : 0);
 741                 if (p->capabilities & UART_CAP_EFR) {
 742                         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_B);
 743                         serial_out(p, UART_EFR, efr);
 744                         serial_out(p, UART_LCR, lcr);
 745                 }
 746         }
 747 out:
 748         serial8250_rpm_put(p);
 749 }
 750
 751 #ifdef CONFIG_SERIAL_8250_RSA
 752 /*
 753  * Attempts to turn on the RSA FIFO.  Returns zero on failure.
 754  * We set the port uart clock rate if we succeed.
 755  */
 756 static int __enable_rsa(struct uart_8250_port *up)
 757 {
 758         unsigned char mode;
 759         int result;
 760
 761         mode = serial_in(up, UART_RSA_MSR);
 762         result = mode & UART_RSA_MSR_FIFO;
 763
 764         if (!result) {
 765                 serial_out(up, UART_RSA_MSR, mode | UART_RSA_MSR_FIFO);
 766                 mode = serial_in(up, UART_RSA_MSR);
 767                 result = mode & UART_RSA_MSR_FIFO;
 768         }
 769
 770         if (result)
 771                 up->port.uartclk = SERIAL_RSA_BAUD_BASE * 16;
 772
 773         return result;
 774 }
 775
 776 static void enable_rsa(struct uart_8250_port *up)
 777 {
 778         if (up->port.type == PORT_RSA) {
 779                 if (up->port.uartclk != SERIAL_RSA_BAUD_BASE * 16) {
 780                         spin_lock_irq(&up->port.lock);
 781                         __enable_rsa(up);
 782                         spin_unlock_irq(&up->port.lock);
 783                 }
 784                 if (up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16)
 785                         serial_out(up, UART_RSA_FRR, 0);
 786         }
 787 }
 788
 789 /*
 790  * Attempts to turn off the RSA FIFO.  Returns zero on failure.
 791  * It is unknown why interrupts were disabled in here.  However,
 792  * the caller is expected to preserve this behaviour by grabbing
 793  * the spinlock before calling this function.
 794  */
 795 static void disable_rsa(struct uart_8250_port *up)
 796 {
 797         unsigned char mode;
 798         int result;
 799
 800         if (up->port.type == PORT_RSA &&
 801             up->port.uartclk == SERIAL_RSA_BAUD_BASE * 16) {
 802                 spin_lock_irq(&up->port.lock);
 803
 804                 mode = serial_in(up, UART_RSA_MSR);
 805                 result = !(mode & UART_RSA_MSR_FIFO);
 806
 807                 if (!result) {
 808                         serial_out(up, UART_RSA_MSR, mode & ~UART_RSA_MSR_FIFO);
 809                         mode = serial_in(up, UART_RSA_MSR);
 810                         result = !(mode & UART_RSA_MSR_FIFO);
 811                 }
 812
 813                 if (result)
 814                         up->port.uartclk = SERIAL_RSA_BAUD_BASE_LO * 16;
 815                 spin_unlock_irq(&up->port.lock);
 816         }
 817 }
 818 #endif /* CONFIG_SERIAL_8250_RSA */
 819
 820 /*
 821  * This is a quickie test to see how big the FIFO is.
 822  * It doesn't work at all the time, more's the pity.
 823  */
 824 static int size_fifo(struct uart_8250_port *up)
 825 {
 826         unsigned char old_fcr, old_mcr, old_lcr;
 827         unsigned short old_dl;
 828         int count;
 829
 830         old_lcr = serial_in(up, UART_LCR);
 831         serial_out(up, UART_LCR, 0);
 832         old_fcr = serial_in(up, UART_FCR);
 833         old_mcr = serial8250_in_MCR(up);
 834         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
 835                     UART_FCR_CLEAR_RCVR | UART_FCR_CLEAR_XMIT);
 836         serial8250_out_MCR(up, UART_MCR_LOOP);
 837         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 838         old_dl = serial_dl_read(up);
 839         serial_dl_write(up, 0x0001);
 840         serial_out(up, UART_LCR, 0x03);
 841         for (count = 0; count < 256; count++)
 842                 serial_out(up, UART_TX, count);
 843         mdelay(20);/* FIXME - schedule_timeout */
 844         for (count = 0; (serial_in(up, UART_LSR) & UART_LSR_DR) &&
 845              (count < 256); count++)
 846                 serial_in(up, UART_RX);
 847         serial_out(up, UART_FCR, old_fcr);
 848         serial8250_out_MCR(up, old_mcr);
 849         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
 850         serial_dl_write(up, old_dl);
 851         serial_out(up, UART_LCR, old_lcr);
 852
 853         return count;
 854 }
 855
 856 /*
 857  * Read UART ID using the divisor method - set DLL and DLM to zero
 858  * and the revision will be in DLL and device type in DLM.  We
 859  * preserve the device state across this.
 860  */
 861 static unsigned int autoconfig_read_divisor_id(struct uart_8250_port *p)
 862 {
 863         unsigned char old_lcr;
 864         unsigned int id, old_dl;
 865
 866         old_lcr = serial_in(p, UART_LCR);
 867         serial_out(p, UART_LCR, UART_LCR_CONF_MODE_A);
 868         old_dl = serial_dl_read(p);
 869         serial_dl_write(p, 0);
 870         id = serial_dl_read(p);
 871         serial_dl_write(p, old_dl);
 872
 873         serial_out(p, UART_LCR, old_lcr);
 874
 875         return id;
 876 }
 877
 878 /*
 879  * This is a helper routine to autodetect StarTech/Exar/Oxsemi UART's.
 880  * When this function is called we know it is at least a StarTech
 881  * 16650 V2, but it might be one of several StarTech UARTs, or one of
 882  * its clones.  (We treat the broken original StarTech 16650 V1 as a
 883  * 16550, and why not?  Startech doesn't seem to even acknowledge its
 884  * existence.)
 885  *
 886  * What evil have men's minds wrought...
 887  */
 888 static void autoconfig_has_efr(struct uart_8250_port *up)
 889 {
 890         unsigned int id1, id2, id3, rev;
 891
 892         /*
 893          * Everything with an EFR has SLEEP
 894          */
 895         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
 896
 897         /*
 898          * First we check to see if it's an Oxford Semiconductor UART.
 899          *
 900          * If we have to do this here because some non-National
 901          * Semiconductor clone chips lock up if you try writing to the
 902          * LSR register (which serial_icr_read does)
 903          */
 904
 905         /*
 906          * Check for Oxford Semiconductor 16C950.
 907          *
 908          * EFR [4] must be set else this test fails.
 909          *
 910          * This shouldn't be necessary, but Mike Hudson (Exoray@isys.ca)
 911          * claims that it's needed for 952 dual UART's (which are not
 912          * recommended for new designs).
 913          */
 914         up->acr = 0;
 915         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
 916         serial_out(up, UART_EFR, UART_EFR_ECB);
 917         serial_out(up, UART_LCR, 0x00);
 918         id1 = serial_icr_read(up, UART_ID1);
 919         id2 = serial_icr_read(up, UART_ID2);
 920         id3 = serial_icr_read(up, UART_ID3);
 921         rev = serial_icr_read(up, UART_REV);
 922
 923         DEBUG_AUTOCONF("950id=%02x:%02x:%02x:%02x ", id1, id2, id3, rev);
 924
 925         if (id1 == 0x16 && id2 == 0xC9 &&
 926             (id3 == 0x50 || id3 == 0x52 || id3 == 0x54)) {
 927                 up->port.type = PORT_16C950;
 928
 929                 /*
 930                  * Enable work around for the Oxford Semiconductor 952 rev B
 931                  * chip which causes it to seriously miscalculate baud rates
 932                  * when DLL is 0.
 933                  */
 934                 if (id3 == 0x52 && rev == 0x01)
 935                         up->bugs |= UART_BUG_QUOT;
 936                 return;
 937         }
 938
 939         /*
 940          * We check for a XR16C850 by setting DLL and DLM to 0, and then
 941          * reading back DLL and DLM.  The chip type depends on the DLM
 942          * value read back:
 943          *  0x10 - XR16C850 and the DLL contains the chip revision.
 944          *  0x12 - XR16C2850.
 945          *  0x14 - XR16C854.
 946          */
 947         id1 = autoconfig_read_divisor_id(up);
 948         DEBUG_AUTOCONF("850id=%04x ", id1);
 949
 950         id2 = id1 >> 8;
 951         if (id2 == 0x10 || id2 == 0x12 || id2 == 0x14) {
 952                 up->port.type = PORT_16850;
 953                 return;
 954         }
 955
 956         /*
 957          * It wasn't an XR16C850.
 958          *
 959          * We distinguish between the '654 and the '650 by counting
 960          * how many bytes are in the FIFO.  I'm using this for now,
 961          * since that's the technique that was sent to me in the
 962          * serial driver update, but I'm not convinced this works.
 963          * I've had problems doing this in the past.  -TYT
 964          */
 965         if (size_fifo(up) == 64)
 966                 up->port.type = PORT_16654;
 967         else
 968                 up->port.type = PORT_16650V2;
 969 }
 970
 971 /*
 972  * We detected a chip without a FIFO.  Only two fall into
 973  * this category - the original 8250 and the 16450.  The
 974  * 16450 has a scratch register (accessible with LCR=0)
 975  */
 976 static void autoconfig_8250(struct uart_8250_port *up)
 977 {
 978         unsigned char scratch, status1, status2;
 979
 980         up->port.type = PORT_8250;
 981
 982         scratch = serial_in(up, UART_SCR);
 983         serial_out(up, UART_SCR, 0xa5);
 984         status1 = serial_in(up, UART_SCR);
 985         serial_out(up, UART_SCR, 0x5a);
 986         status2 = serial_in(up, UART_SCR);
 987         serial_out(up, UART_SCR, scratch);
 988
 989         if (status1 == 0xa5 && status2 == 0x5a)
 990                 up->port.type = PORT_16450;
 991 }
 992
 993 static int broken_efr(struct uart_8250_port *up)
 994 {
 995         /*
 996          * Exar ST16C2550 "A2" devices incorrectly detect as
 997          * having an EFR, and report an ID of 0x0201.  See
 998          * http://linux.derkeiler.com/Mailing-Lists/Kernel/2004-11/4812.html
 999          */
1000         if (autoconfig_read_divisor_id(up) == 0x0201 && size_fifo(up) == 16)
1001                 return 1;
1002
1003         return 0;
1004 }
1005
1006 /*
1007  * We know that the chip has FIFOs.  Does it have an EFR?  The
1008  * EFR is located in the same register position as the IIR and
1009  * we know the top two bits of the IIR are currently set.  The
1010  * EFR should contain zero.  Try to read the EFR.
1011  */
1012 static void autoconfig_16550a(struct uart_8250_port *up)
1013 {
1014         unsigned char status1, status2;
1015         unsigned int iersave;
1016
1017         up->port.type = PORT_16550A;
1018         up->capabilities |= UART_CAP_FIFO;
1019
1020         /*
1021          * XR17V35x UARTs have an extra divisor register, DLD
1022          * that gets enabled with when DLAB is set which will
1023          * cause the device to incorrectly match and assign
1024          * port type to PORT_16650.  The EFR for this UART is
1025          * found at offset 0x09. Instead check the Deice ID (DVID)
1026          * register for a 2, 4 or 8 port UART.
1027          */
1028         if (up->port.flags & UPF_EXAR_EFR) {
1029                 status1 = serial_in(up, UART_EXAR_DVID);
1030                 if (status1 == 0x82 || status1 == 0x84 || status1 == 0x88) {
1031                         DEBUG_AUTOCONF("Exar XR17V35x ");
1032                         up->port.type = PORT_XR17V35X;
1033                         up->capabilities |= UART_CAP_AFE | UART_CAP_EFR |
1034                                                 UART_CAP_SLEEP;
1035
1036                         return;
1037                 }
1038
1039         }
1040
1041         /*
1042          * Check for presence of the EFR when DLAB is set.
1043          * Only ST16C650V1 UARTs pass this test.
1044          */
1045         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
1046         if (serial_in(up, UART_EFR) == 0) {
1047                 serial_out(up, UART_EFR, 0xA8);
1048                 if (serial_in(up, UART_EFR) != 0) {
1049                         DEBUG_AUTOCONF("EFRv1 ");
1050                         up->port.type = PORT_16650;
1051                         up->capabilities |= UART_CAP_EFR | UART_CAP_SLEEP;
1052                 } else {
1053                         serial_out(up, UART_LCR, 0);
1054                         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO |
1055                                    UART_FCR7_64BYTE);
1056                         status1 = serial_in(up, UART_IIR) >> 5;
1057                         serial_out(up, UART_FCR, 0);
1058                         serial_out(up, UART_LCR, 0);
1059
1060                         if (status1 == 7)
1061                                 up->port.type = PORT_16550A_FSL64;
1062                         else
1063                                 DEBUG_AUTOCONF("Motorola 8xxx DUART ");
1064                 }
1065                 serial_out(up, UART_EFR, 0);
1066                 return;
1067         }
1068
1069         /*
1070          * Maybe it requires 0xbf to be written to the LCR.
1071          * (other ST16C650V2 UARTs, TI16C752A, etc)
1072          */
1073         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1074         if (serial_in(up, UART_EFR) == 0 && !broken_efr(up)) {
1075                 DEBUG_AUTOCONF("EFRv2 ");
1076                 autoconfig_has_efr(up);
1077                 return;
1078         }
1079
1080         /*
1081          * Check for a National Semiconductor SuperIO chip.
1082          * Attempt to switch to bank 2, read the value of the LOOP bit
1083          * from EXCR1. Switch back to bank 0, change it in MCR. Then
1084          * switch back to bank 2, read it from EXCR1 again and check
1085          * it's changed. If so, set baud_base in EXCR2 to 921600. -- dwmw2
1086          */
1087         serial_out(up, UART_LCR, 0);
1088         status1 = serial8250_in_MCR(up);
1089         serial_out(up, UART_LCR, 0xE0);
1090         status2 = serial_in(up, 0x02); /* EXCR1 */
1091
1092         if (!((status2 ^ status1) & UART_MCR_LOOP)) {
1093                 serial_out(up, UART_LCR, 0);
1094                 serial8250_out_MCR(up, status1 ^ UART_MCR_LOOP);
1095                 serial_out(up, UART_LCR, 0xE0);
1096                 status2 = serial_in(up, 0x02); /* EXCR1 */
1097                 serial_out(up, UART_LCR, 0);
1098                 serial8250_out_MCR(up, status1);
1099
1100                 if ((status2 ^ status1) & UART_MCR_LOOP) {
1101                         unsigned short quot;
1102
1103                         serial_out(up, UART_LCR, 0xE0);
1104
1105                         quot = serial_dl_read(up);
1106                         quot <<= 3;
1107
1108                         if (ns16550a_goto_highspeed(up))
1109                                 serial_dl_write(up, quot);
1110
1111                         serial_out(up, UART_LCR, 0);
1112
1113                         up->port.uartclk = 921600*16;
1114                         up->port.type = PORT_NS16550A;
1115                         up->capabilities |= UART_NATSEMI;
1116                         return;
1117                 }
1118         }
1119
1120         /*
1121          * No EFR.  Try to detect a TI16750, which only sets bit 5 of
1122          * the IIR when 64 byte FIFO mode is enabled when DLAB is set.
1123          * Try setting it with and without DLAB set.  Cheap clones
1124          * set bit 5 without DLAB set.
1125          */
1126         serial_out(up, UART_LCR, 0);
1127         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1128         status1 = serial_in(up, UART_IIR) >> 5;
1129         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1130         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_A);
1131         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO | UART_FCR7_64BYTE);
1132         status2 = serial_in(up, UART_IIR) >> 5;
1133         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1134         serial_out(up, UART_LCR, 0);
1135
1136         DEBUG_AUTOCONF("iir1=%d iir2=%d ", status1, status2);
1137
1138         if (status1 == 6 && status2 == 7) {
1139                 up->port.type = PORT_16750;
1140                 up->capabilities |= UART_CAP_AFE | UART_CAP_SLEEP;
1141                 return;
1142         }
1143
1144         /*
1145          * Try writing and reading the UART_IER_UUE bit (b6).
1146          * If it works, this is probably one of the Xscale platform's
1147          * internal UARTs.
1148          * We're going to explicitly set the UUE bit to 0 before
1149          * trying to write and read a 1 just to make sure it's not
1150          * already a 1 and maybe locked there before we even start start.
1151          */
1152         iersave = serial_in(up, UART_IER);
1153         serial_out(up, UART_IER, iersave & ~UART_IER_UUE);
1154         if (!(serial_in(up, UART_IER) & UART_IER_UUE)) {
1155                 /*
1156                  * OK it's in a known zero state, try writing and reading
1157                  * without disturbing the current state of the other bits.
1158                  */
1159                 serial_out(up, UART_IER, iersave | UART_IER_UUE);
1160                 if (serial_in(up, UART_IER) & UART_IER_UUE) {
1161                         /*
1162                          * It's an Xscale.
1163                          * We'll leave the UART_IER_UUE bit set to 1 (enabled).
1164                          */
1165                         DEBUG_AUTOCONF("Xscale ");
1166                         up->port.type = PORT_XSCALE;
1167                         up->capabilities |= UART_CAP_UUE | UART_CAP_RTOIE;
1168                         return;
1169                 }
1170         } else {
1171                 /*
1172                  * If we got here we couldn't force the IER_UUE bit to 0.
1173                  * Log it and continue.
1174                  */
1175                 DEBUG_AUTOCONF("Couldn't force IER_UUE to 0 ");
1176         }
1177         serial_out(up, UART_IER, iersave);
1178
1179         /*
1180          * Exar uarts have EFR in a weird location
1181          */
1182         if (up->port.flags & UPF_EXAR_EFR) {
1183                 DEBUG_AUTOCONF("Exar XR17D15x ");
1184                 up->port.type = PORT_XR17D15X;
1185                 up->capabilities |= UART_CAP_AFE | UART_CAP_EFR |
1186                                     UART_CAP_SLEEP;
1187
1188                 return;
1189         }
1190
1191         /*
1192          * We distinguish between 16550A and U6 16550A by counting
1193          * how many bytes are in the FIFO.
1194          */
1195         if (up->port.type == PORT_16550A && size_fifo(up) == 64) {
1196                 up->port.type = PORT_U6_16550A;
1197                 up->capabilities |= UART_CAP_AFE;
1198         }
1199 }
1200
1201 /*
1202  * This routine is called by rs_init() to initialize a specific serial
1203  * port.  It determines what type of UART chip this serial port is
1204  * using: 8250, 16450, 16550, 16550A.  The important question is
1205  * whether or not this UART is a 16550A or not, since this will
1206  * determine whether or not we can use its FIFO features or not.
1207  */
1208 static void autoconfig(struct uart_8250_port *up)
1209 {
1210         unsigned char status1, scratch, scratch2, scratch3;
1211         unsigned char save_lcr, save_mcr;
1212         struct uart_port *port = &up->port;
1213         unsigned long flags;
1214         unsigned int old_capabilities;
1215
1216         if (!port->iobase && !port->mapbase && !port->membase)
1217                 return;
1218
1219         DEBUG_AUTOCONF("ttyS%d: autoconf (0x%04lx, 0x%p): ",
1220                        serial_index(port), port->iobase, port->membase);
1221
1222         /*
1223          * We really do need global IRQs disabled here - we're going to
1224          * be frobbing the chips IRQ enable register to see if it exists.
1225          */
1226         spin_lock_irqsave(&port->lock, flags);
1227
1228         up->capabilities = 0;
1229         up->bugs = 0;
1230
1231         if (!(port->flags & UPF_BUGGY_UART)) {
1232                 /*
1233                  * Do a simple existence test first; if we fail this,
1234                  * there's no point trying anything else.
1235                  *
1236                  * 0x80 is used as a nonsense port to prevent against
1237                  * false positives due to ISA bus float.  The
1238                  * assumption is that 0x80 is a non-existent port;
1239                  * which should be safe since include/asm/io.h also
1240                  * makes this assumption.
1241                  *
1242                  * Note: this is safe as long as MCR bit 4 is clear
1243                  * and the device is in "PC" mode.
1244                  */
1245                 scratch = serial_in(up, UART_IER);
1246                 serial_out(up, UART_IER, 0);
1247 #ifdef __i386__
1248                 outb(0xff, 0x080);
1249 #endif
1250                 /*
1251                  * Mask out IER[7:4] bits for test as some UARTs (e.g. TL
1252                  * 16C754B) allow only to modify them if an EFR bit is set.
1253                  */
1254                 scratch2 = serial_in(up, UART_IER) & 0x0f;
1255                 serial_out(up, UART_IER, 0x0F);
1256 #ifdef __i386__
1257                 outb(0, 0x080);
1258 #endif
1259                 scratch3 = serial_in(up, UART_IER) & 0x0f;
1260                 serial_out(up, UART_IER, scratch);
1261                 if (scratch2 != 0 || scratch3 != 0x0F) {
1262                         /*
1263                          * We failed; there's nothing here
1264                          */
1265                         spin_unlock_irqrestore(&port->lock, flags);
1266                         DEBUG_AUTOCONF("IER test failed (%02x, %02x) ",
1267                                        scratch2, scratch3);
1268                         goto out;
1269                 }
1270         }
1271
1272         save_mcr = serial8250_in_MCR(up);
1273         save_lcr = serial_in(up, UART_LCR);
1274
1275         /*
1276          * Check to see if a UART is really there.  Certain broken
1277          * internal modems based on the Rockwell chipset fail this
1278          * test, because they apparently don't implement the loopback
1279          * test mode.  So this test is skipped on the COM 1 through
1280          * COM 4 ports.  This *should* be safe, since no board
1281          * manufacturer would be stupid enough to design a board
1282          * that conflicts with COM 1-4 --- we hope!
1283          */
1284         if (!(port->flags & UPF_SKIP_TEST)) {
1285                 serial8250_out_MCR(up, UART_MCR_LOOP | 0x0A);
1286                 status1 = serial_in(up, UART_MSR) & 0xF0;
1287                 serial8250_out_MCR(up, save_mcr);
1288                 if (status1 != 0x90) {
1289                         spin_unlock_irqrestore(&port->lock, flags);
1290                         DEBUG_AUTOCONF("LOOP test failed (%02x) ",
1291                                        status1);
1292                         goto out;
1293                 }
1294         }
1295
1296         /*
1297          * We're pretty sure there's a port here.  Lets find out what
1298          * type of port it is.  The IIR top two bits allows us to find
1299          * out if it's 8250 or 16450, 16550, 16550A or later.  This
1300          * determines what we test for next.
1301          *
1302          * We also initialise the EFR (if any) to zero for later.  The
1303          * EFR occupies the same register location as the FCR and IIR.
1304          */
1305         serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
1306         serial_out(up, UART_EFR, 0);
1307         serial_out(up, UART_LCR, 0);
1308
1309         serial_out(up, UART_FCR, UART_FCR_ENABLE_FIFO);
1310
1311         /* Assign this as it is to truncate any bits above 7.  */
1312         scratch = serial_in(up, UART_IIR);
1313
1314         switch (scratch >> 6) {
1315         case 0:
1316                 autoconfig_8250(up);
1317                 break;
1318         case 1:
1319                 port->type = PORT_UNKNOWN;
1320                 break;
1321         case 2:
1322                 port->type = PORT_16550;
1323                 break;
1324         case 3:
1325                 autoconfig_16550a(up);
1326                 break;
1327         }
1328
1329 #ifdef CONFIG_SERIAL_8250_RSA
1330         /*
1331          * Only probe for RSA ports if we got the region.
1332          */
1333         if (port->type == PORT_16550A && up->probe & UART_PROBE_RSA &&
1334             __enable_rsa(up))
1335                 port->type = PORT_RSA;
1336 #endif
1337
1338         serial_out(up, UART_LCR, save_lcr);
1339
1340         port->fifosize = uart_config[up->port.type].fifo_size;
1341         old_capabilities = up->capabilities;
1342         up->capabilities = uart_config[port->type].flags;
1343         up->tx_loadsz = uart_config[port->type].tx_loadsz;
1344
1345         if (port->type == PORT_UNKNOWN)
1346                 goto out_lock;
1347
1348         /*
1349          * Reset the UART.
1350          */
1351 #ifdef CONFIG_SERIAL_8250_RSA
1352         if (port->type == PORT_RSA)
1353                 serial_out(up, UART_RSA_FRR, 0);
1354 #endif
1355         serial8250_out_MCR(up, save_mcr);
1356         serial8250_clear_fifos(up);
1357         serial_in(up, UART_RX);
1358         if (up->capabilities & UART_CAP_UUE)
1359                 serial_out(up, UART_IER, UART_IER_UUE);
1360         else
1361                 serial_out(up, UART_IER, 0);
1362
1363 out_lock:
1364         spin_unlock_irqrestore(&port->lock, flags);
1365
1366         /*
1367          * Check if the device is a Fintek F81216A
1368          */
1369         if (port->type == PORT_16550A && port->iotype == UPIO_PORT)
1370                 fintek_8250_probe(up);
1371
1372         if (up->capabilities != old_capabilities) {
1373                 pr_warn("ttyS%d: detected caps %08x should be %08x\n",
1374                        serial_index(port), old_capabilities,
1375                        up->capabilities);
1376         }
1377 out:
1378         DEBUG_AUTOCONF("iir=%d ", scratch);
1379         DEBUG_AUTOCONF("type=%s\n", uart_config[port->type].name);
1380 }
1381
1382 static void autoconfig_irq(struct uart_8250_port *up)
1383 {
1384         struct uart_port *port = &up->port;
1385         unsigned char save_mcr, save_ier;
1386         unsigned char save_ICP = 0;
1387         unsigned int ICP = 0;
1388         unsigned long irqs;
1389         int irq;
1390
1391         if (port->flags & UPF_FOURPORT) {
1392                 ICP = (port->iobase & 0xfe0) | 0x1f;
1393                 save_ICP = inb_p(ICP);
1394                 outb_p(0x80, ICP);
1395                 inb_p(ICP);
1396         }
1397
1398         if (uart_console(port))
1399                 console_lock();
1400
1401         /* forget possible initially masked and pending IRQ */
1402         probe_irq_off(probe_irq_on());
1403         save_mcr = serial8250_in_MCR(up);
1404         save_ier = serial_in(up, UART_IER);
1405         serial8250_out_MCR(up, UART_MCR_OUT1 | UART_MCR_OUT2);
1406
1407         irqs = probe_irq_on();
1408         serial8250_out_MCR(up, 0);
1409         udelay(10);
1410         if (port->flags & UPF_FOURPORT) {
1411                 serial8250_out_MCR(up, UART_MCR_DTR | UART_MCR_RTS);
1412         } else {
1413                 serial8250_out_MCR(up,
1414                         UART_MCR_DTR | UART_MCR_RTS | UART_MCR_OUT2);
1415         }
1416         serial_out(up, UART_IER, 0x0f); /* enable all intrs */
1417         serial_in(up, UART_LSR);
1418         serial_in(up, UART_RX);
1419         serial_in(up, UART_IIR);
1420         serial_in(up, UART_MSR);
1421         serial_out(up, UART_TX, 0xFF);
1422         udelay(20);
1423         irq = probe_irq_off(irqs);
1424
1425         serial8250_out_MCR(up, save_mcr);
1426         serial_out(up, UART_IER, save_ier);
1427
1428         if (port->flags & UPF_FOURPORT)
1429                 outb_p(save_ICP, ICP);
1430
1431         if (uart_console(port))
1432                 console_unlock();
1433
1434         port->irq = (irq > 0) ? irq : 0;
1435 }
1436
1437 static void serial8250_stop_rx(struct uart_port *port)
1438 {
1439         struct uart_8250_port *up = up_to_u8250p(port);
1440
1441         serial8250_rpm_get(up);
1442
1443         up->ier &= ~(UART_IER_RLSI | UART_IER_RDI);
1444         up->port.read_status_mask &= ~UART_LSR_DR;
1445         serial_port_out(port, UART_IER, up->ier);
1446
1447         serial8250_rpm_put(up);
1448 }
1449
1450 static void __do_stop_tx_rs485(struct uart_8250_port *p)
1451 {
1452         serial8250_em485_rts_after_send(p);
1453
1454         /*
1455          * Empty the RX FIFO, we are not interested in anything
1456          * received during the half-duplex transmission.
1457          * Enable previously disabled RX interrupts.
1458          */
1459         if (!(p->port.rs485.flags & SER_RS485_RX_DURING_TX)) {
1460                 serial8250_clear_and_reinit_fifos(p);
1461
1462                 p->ier |= UART_IER_RLSI | UART_IER_RDI;
1463                 serial_port_out(&p->port, UART_IER, p->ier);
1464         }
1465 }
1466 static enum hrtimer_restart serial8250_em485_handle_stop_tx(struct hrtimer *t)
1467 {
1468         struct uart_8250_em485 *em485;
1469         struct uart_8250_port *p;
1470         unsigned long flags;
1471
1472         em485 = container_of(t, struct uart_8250_em485, stop_tx_timer);
1473         p = em485->port;
1474
1475         serial8250_rpm_get(p);
1476         spin_lock_irqsave(&p->port.lock, flags);
1477         if (em485->active_timer == &em485->stop_tx_timer) {
1478                 __do_stop_tx_rs485(p);
1479                 em485->active_timer = NULL;
1480         }
1481         spin_unlock_irqrestore(&p->port.lock, flags);
1482         serial8250_rpm_put(p);
1483         return HRTIMER_NORESTART;
1484 }
1485
1486 static void start_hrtimer_ms(struct hrtimer *hrt, unsigned long msec)
1487 {
1488         long sec = msec / 1000;
1489         long nsec = (msec % 1000) * 1000000;
1490         ktime_t t = ktime_set(sec, nsec);
1491
1492         hrtimer_start(hrt, t, HRTIMER_MODE_REL);
1493 }
1494
1495 static void __stop_tx_rs485(struct uart_8250_port *p)
1496 {
1497         struct uart_8250_em485 *em485 = p->em485;
1498
1499         /*
1500          * __do_stop_tx_rs485 is going to set RTS according to config
1501          * AND flush RX FIFO if required.
1502          */
1503         if (p->port.rs485.delay_rts_after_send > 0) {
1504                 em485->active_timer = &em485->stop_tx_timer;
1505                 start_hrtimer_ms(&em485->stop_tx_timer,
1506                                    p->port.rs485.delay_rts_after_send);
1507         } else {
1508                 __do_stop_tx_rs485(p);
1509         }
1510 }
1511
1512 static inline void __do_stop_tx(struct uart_8250_port *p)
1513 {
1514         if (p->ier & UART_IER_THRI) {
1515                 p->ier &= ~UART_IER_THRI;
1516                 serial_out(p, UART_IER, p->ier);
1517                 serial8250_rpm_put_tx(p);
1518         }
1519 }
1520
1521 static inline void __stop_tx(struct uart_8250_port *p)
1522 {
1523         struct uart_8250_em485 *em485 = p->em485;
1524
1525         if (em485) {
1526                 unsigned char lsr = serial_in(p, UART_LSR);
1527                 p->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1528
1529                 /*
1530                  * To provide required timeing and allow FIFO transfer,
1531                  * __stop_tx_rs485() must be called only when both FIFO and
1532                  * shift register are empty. It is for device driver to enable
1533                  * interrupt on TEMT.
1534                  */
1535                 if ((lsr & BOTH_EMPTY) != BOTH_EMPTY)
1536                         return;
1537
1538                 em485->active_timer = NULL;
1539
1540                 __stop_tx_rs485(p);
1541         }
1542         __do_stop_tx(p);
1543 }
1544
1545 static void serial8250_stop_tx(struct uart_port *port)
1546 {
1547         struct uart_8250_port *up = up_to_u8250p(port);
1548
1549         serial8250_rpm_get(up);
1550         __stop_tx(up);
1551
1552         /*
1553          * We really want to stop the transmitter from sending.
1554          */
1555         if (port->type == PORT_16C950) {
1556                 up->acr |= UART_ACR_TXDIS;
1557                 serial_icr_write(up, UART_ACR, up->acr);
1558         }
1559         serial8250_rpm_put(up);
1560 }
1561
1562 static inline void __start_tx(struct uart_port *port)
1563 {
1564         struct uart_8250_port *up = up_to_u8250p(port);
1565
1566         if (up->dma && !up->dma->tx_dma(up))
1567                 return;
1568
1569         if (!(up->ier & UART_IER_THRI)) {
1570                 up->ier |= UART_IER_THRI;
1571                 serial_port_out(port, UART_IER, up->ier);
1572
1573                 if (up->bugs & UART_BUG_TXEN) {
1574                         unsigned char lsr;
1575
1576                         lsr = serial_in(up, UART_LSR);
1577                         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1578                         if (lsr & UART_LSR_THRE)
1579                                 serial8250_tx_chars(up);
1580                 }
1581         }
1582
1583         /*
1584          * Re-enable the transmitter if we disabled it.
1585          */
1586         if (port->type == PORT_16C950 && up->acr & UART_ACR_TXDIS) {
1587                 up->acr &= ~UART_ACR_TXDIS;
1588                 serial_icr_write(up, UART_ACR, up->acr);
1589         }
1590 }
1591
1592 static inline void start_tx_rs485(struct uart_port *port)
1593 {
1594         struct uart_8250_port *up = up_to_u8250p(port);
1595         struct uart_8250_em485 *em485 = up->em485;
1596         unsigned char mcr;
1597
1598         if (!(up->port.rs485.flags & SER_RS485_RX_DURING_TX))
1599                 serial8250_stop_rx(&up->port);
1600
1601         /*
1602          * While serial8250_em485_handle_stop_tx() is a noop if
1603          * em485->active_timer != &em485->stop_tx_timer, it might happen that
1604          * the timer is still armed and triggers only after the current bunch of
1605          * chars is send and em485->active_timer == &em485->stop_tx_timer again.
1606          * So cancel the timer. There is still a theoretical race condition if
1607          * the timer is already running and only comes around to check for
1608          * em485->active_timer when &em485->stop_tx_timer is armed again.
1609          */
1610         if (em485->active_timer == &em485->stop_tx_timer)
1611                 hrtimer_try_to_cancel(&em485->stop_tx_timer);
1612
1613         em485->active_timer = NULL;
1614
1615         mcr = serial8250_in_MCR(up);
1616         if (!!(up->port.rs485.flags & SER_RS485_RTS_ON_SEND) !=
1617             !!(mcr & UART_MCR_RTS)) {
1618                 if (up->port.rs485.flags & SER_RS485_RTS_ON_SEND)
1619                         mcr |= UART_MCR_RTS;
1620                 else
1621                         mcr &= ~UART_MCR_RTS;
1622                 serial8250_out_MCR(up, mcr);
1623
1624                 if (up->port.rs485.delay_rts_before_send > 0) {
1625                         em485->active_timer = &em485->start_tx_timer;
1626                         start_hrtimer_ms(&em485->start_tx_timer,
1627                                          up->port.rs485.delay_rts_before_send);
1628                         return;
1629                 }
1630         }
1631
1632         __start_tx(port);
1633 }
1634
1635 static enum hrtimer_restart serial8250_em485_handle_start_tx(struct hrtimer *t)
1636 {
1637         struct uart_8250_em485 *em485;
1638         struct uart_8250_port *p;
1639         unsigned long flags;
1640
1641         em485 = container_of(t, struct uart_8250_em485, start_tx_timer);
1642         p = em485->port;
1643
1644         spin_lock_irqsave(&p->port.lock, flags);
1645         if (em485->active_timer == &em485->start_tx_timer) {
1646                 __start_tx(&p->port);
1647                 em485->active_timer = NULL;
1648         }
1649         spin_unlock_irqrestore(&p->port.lock, flags);
1650         return HRTIMER_NORESTART;
1651 }
1652
1653 static void serial8250_start_tx(struct uart_port *port)
1654 {
1655         struct uart_8250_port *up = up_to_u8250p(port);
1656         struct uart_8250_em485 *em485 = up->em485;
1657
1658         serial8250_rpm_get_tx(up);
1659
1660         if (em485 &&
1661             em485->active_timer == &em485->start_tx_timer)
1662                 return;
1663
1664         if (em485)
1665                 start_tx_rs485(port);
1666         else
1667                 __start_tx(port);
1668 }
1669
1670 static void serial8250_throttle(struct uart_port *port)
1671 {
1672         port->throttle(port);
1673 }
1674
1675 static void serial8250_unthrottle(struct uart_port *port)
1676 {
1677         port->unthrottle(port);
1678 }
1679
1680 static void serial8250_disable_ms(struct uart_port *port)
1681 {
1682         struct uart_8250_port *up = up_to_u8250p(port);
1683
1684         /* no MSR capabilities */
1685         if (up->bugs & UART_BUG_NOMSR)
1686                 return;
1687
1688         up->ier &= ~UART_IER_MSI;
1689         serial_port_out(port, UART_IER, up->ier);
1690 }
1691
1692 static void serial8250_enable_ms(struct uart_port *port)
1693 {
1694         struct uart_8250_port *up = up_to_u8250p(port);
1695
1696         /* no MSR capabilities */
1697         if (up->bugs & UART_BUG_NOMSR)
1698                 return;
1699
1700         up->ier |= UART_IER_MSI;
1701
1702         serial8250_rpm_get(up);
1703         serial_port_out(port, UART_IER, up->ier);
1704         serial8250_rpm_put(up);
1705 }
1706
1707 static void serial8250_read_char(struct uart_8250_port *up, unsigned char lsr)
1708 {
1709         struct uart_port *port = &up->port;
1710         unsigned char ch;
1711         char flag = TTY_NORMAL;
1712
1713         if (likely(lsr & UART_LSR_DR))
1714                 ch = serial_in(up, UART_RX);
1715         else
1716                 /*
1717                  * Intel 82571 has a Serial Over Lan device that will
1718                  * set UART_LSR_BI without setting UART_LSR_DR when
1719                  * it receives a break. To avoid reading from the
1720                  * receive buffer without UART_LSR_DR bit set, we
1721                  * just force the read character to be 0
1722                  */
1723                 ch = 0;
1724
1725         port->icount.rx++;
1726
1727         lsr |= up->lsr_saved_flags;
1728         up->lsr_saved_flags = 0;
1729
1730         if (unlikely(lsr & UART_LSR_BRK_ERROR_BITS)) {
1731                 if (lsr & UART_LSR_BI) {
1732                         lsr &= ~(UART_LSR_FE | UART_LSR_PE);
1733                         port->icount.brk++;
1734                         /*
1735                          * We do the SysRQ and SAK checking
1736                          * here because otherwise the break
1737                          * may get masked by ignore_status_mask
1738                          * or read_status_mask.
1739                          */
1740                         if (uart_handle_break(port))
1741                                 return;
1742                 } else if (lsr & UART_LSR_PE)
1743                         port->icount.parity++;
1744                 else if (lsr & UART_LSR_FE)
1745                         port->icount.frame++;
1746                 if (lsr & UART_LSR_OE)
1747                         port->icount.overrun++;
1748
1749                 /*
1750                  * Mask off conditions which should be ignored.
1751                  */
1752                 lsr &= port->read_status_mask;
1753
1754                 if (lsr & UART_LSR_BI) {
1755                         pr_debug("%s: handling break\n", __func__);
1756                         flag = TTY_BREAK;
1757                 } else if (lsr & UART_LSR_PE)
1758                         flag = TTY_PARITY;
1759                 else if (lsr & UART_LSR_FE)
1760                         flag = TTY_FRAME;
1761         }
1762         if (uart_handle_sysrq_char(port, ch))
1763                 return;
1764
1765         uart_insert_char(port, lsr, UART_LSR_OE, ch, flag);
1766 }
1767
1768 /*
1769  * serial8250_rx_chars: processes according to the passed in LSR
1770  * value, and returns the remaining LSR bits not handled
1771  * by this Rx routine.
1772  */
1773 unsigned char serial8250_rx_chars(struct uart_8250_port *up, unsigned char lsr)
1774 {
1775         struct uart_port *port = &up->port;
1776         int max_count = 256;
1777
1778         do {
1779                 serial8250_read_char(up, lsr);
1780                 if (--max_count == 0)
1781                         break;
1782                 lsr = serial_in(up, UART_LSR);
1783         } while (lsr & (UART_LSR_DR | UART_LSR_BI));
1784
1785         tty_flip_buffer_push(&port->state->port);
1786         return lsr;
1787 }
1788 EXPORT_SYMBOL_GPL(serial8250_rx_chars);
1789
1790 void serial8250_tx_chars(struct uart_8250_port *up)
1791 {
1792         struct uart_port *port = &up->port;
1793         struct circ_buf *xmit = &port->state->xmit;
1794         int count;
1795
1796         if (port->x_char) {
1797                 serial_out(up, UART_TX, port->x_char);
1798                 port->icount.tx++;
1799                 port->x_char = 0;
1800                 return;
1801         }
1802         if (uart_tx_stopped(port)) {
1803                 serial8250_stop_tx(port);
1804                 return;
1805         }
1806         if (uart_circ_empty(xmit)) {
1807                 __stop_tx(up);
1808                 return;
1809         }
1810
1811         count = up->tx_loadsz;
1812         do {
1813                 serial_out(up, UART_TX, xmit->buf[xmit->tail]);
1814                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
1815                 port->icount.tx++;
1816                 if (uart_circ_empty(xmit))
1817                         break;
1818                 if ((up->capabilities & UART_CAP_HFIFO) &&
1819                     (serial_in(up, UART_LSR) & BOTH_EMPTY) != BOTH_EMPTY)
1820                         break;
1821                 /* The BCM2835 MINI UART THRE bit is really a not-full bit. */
1822                 if ((up->capabilities & UART_CAP_MINI) &&
1823                     !(serial_in(up, UART_LSR) & UART_LSR_THRE))
1824                         break;
1825         } while (--count > 0);
1826
1827         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1828                 uart_write_wakeup(port);
1829
1830         /*
1831          * With RPM enabled, we have to wait until the FIFO is empty before the
1832          * HW can go idle. So we get here once again with empty FIFO and disable
1833          * the interrupt and RPM in __stop_tx()
1834          */
1835         if (uart_circ_empty(xmit) && !(up->capabilities & UART_CAP_RPM))
1836                 __stop_tx(up);
1837 }
1838 EXPORT_SYMBOL_GPL(serial8250_tx_chars);
1839
1840 /* Caller holds uart port lock */
1841 unsigned int serial8250_modem_status(struct uart_8250_port *up)
1842 {
1843         struct uart_port *port = &up->port;
1844         unsigned int status = serial_in(up, UART_MSR);
1845
1846         status |= up->msr_saved_flags;
1847         up->msr_saved_flags = 0;
1848         if (status & UART_MSR_ANY_DELTA && up->ier & UART_IER_MSI &&
1849             port->state != NULL) {
1850                 if (status & UART_MSR_TERI)
1851                         port->icount.rng++;
1852                 if (status & UART_MSR_DDSR)
1853                         port->icount.dsr++;
1854                 if (status & UART_MSR_DDCD)
1855                         uart_handle_dcd_change(port, status & UART_MSR_DCD);
1856                 if (status & UART_MSR_DCTS)
1857                         uart_handle_cts_change(port, status & UART_MSR_CTS);
1858
1859                 wake_up_interruptible(&port->state->port.delta_msr_wait);
1860         }
1861
1862         return status;
1863 }
1864 EXPORT_SYMBOL_GPL(serial8250_modem_status);
1865
1866 static bool handle_rx_dma(struct uart_8250_port *up, unsigned int iir)
1867 {
1868         switch (iir & 0x3f) {
1869         case UART_IIR_RX_TIMEOUT:
1870                 serial8250_rx_dma_flush(up);
1871                 /* fall-through */
1872         case UART_IIR_RLSI:
1873                 return true;
1874         }
1875         return up->dma->rx_dma(up);
1876 }
1877
1878 /*
1879  * This handles the interrupt from one port.
1880  */
1881 int serial8250_handle_irq(struct uart_port *port, unsigned int iir)
1882 {
1883         unsigned char status;
1884         unsigned long flags;
1885         struct uart_8250_port *up = up_to_u8250p(port);
1886         bool skip_rx = false;
1887
1888         if (iir & UART_IIR_NO_INT)
1889                 return 0;
1890
1891         spin_lock_irqsave(&port->lock, flags);
1892
1893         status = serial_port_in(port, UART_LSR);
1894
1895         /*
1896          * If port is stopped and there are no error conditions in the
1897          * FIFO, then don't drain the FIFO, as this may lead to TTY buffer
1898          * overflow. Not servicing, RX FIFO would trigger auto HW flow
1899          * control when FIFO occupancy reaches preset threshold, thus
1900          * halting RX. This only works when auto HW flow control is
1901          * available.
1902          */
1903         if (!(status & (UART_LSR_FIFOE | UART_LSR_BRK_ERROR_BITS)) &&
1904             (port->status & (UPSTAT_AUTOCTS | UPSTAT_AUTORTS)) &&
1905             !(port->read_status_mask & UART_LSR_DR))
1906                 skip_rx = true;
1907
1908         if (status & (UART_LSR_DR | UART_LSR_BI) && !skip_rx) {
1909                 if (!up->dma || handle_rx_dma(up, iir))
1910                         status = serial8250_rx_chars(up, status);
1911         }
1912         serial8250_modem_status(up);
1913         if ((!up->dma || up->dma->tx_err) && (status & UART_LSR_THRE) &&
1914                 (up->ier & UART_IER_THRI))
1915                 serial8250_tx_chars(up);
1916
1917         spin_unlock_irqrestore(&port->lock, flags);
1918         return 1;
1919 }
1920 EXPORT_SYMBOL_GPL(serial8250_handle_irq);
1921
1922 static int serial8250_default_handle_irq(struct uart_port *port)
1923 {
1924         struct uart_8250_port *up = up_to_u8250p(port);
1925         unsigned int iir;
1926         int ret;
1927
1928         serial8250_rpm_get(up);
1929
1930         iir = serial_port_in(port, UART_IIR);
1931         ret = serial8250_handle_irq(port, iir);
1932
1933         serial8250_rpm_put(up);
1934         return ret;
1935 }
1936
1937 /*
1938  * Newer 16550 compatible parts such as the SC16C650 & Altera 16550 Soft IP
1939  * have a programmable TX threshold that triggers the THRE interrupt in
1940  * the IIR register. In this case, the THRE interrupt indicates the FIFO
1941  * has space available. Load it up with tx_loadsz bytes.
1942  */
1943 static int serial8250_tx_threshold_handle_irq(struct uart_port *port)
1944 {
1945         unsigned long flags;
1946         unsigned int iir = serial_port_in(port, UART_IIR);
1947
1948         /* TX Threshold IRQ triggered so load up FIFO */
1949         if ((iir & UART_IIR_ID) == UART_IIR_THRI) {
1950                 struct uart_8250_port *up = up_to_u8250p(port);
1951
1952                 spin_lock_irqsave(&port->lock, flags);
1953                 serial8250_tx_chars(up);
1954                 spin_unlock_irqrestore(&port->lock, flags);
1955         }
1956
1957         iir = serial_port_in(port, UART_IIR);
1958         return serial8250_handle_irq(port, iir);
1959 }
1960
1961 static unsigned int serial8250_tx_empty(struct uart_port *port)
1962 {
1963         struct uart_8250_port *up = up_to_u8250p(port);
1964         unsigned long flags;
1965         unsigned int lsr;
1966
1967         serial8250_rpm_get(up);
1968
1969         spin_lock_irqsave(&port->lock, flags);
1970         lsr = serial_port_in(port, UART_LSR);
1971         up->lsr_saved_flags |= lsr & LSR_SAVE_FLAGS;
1972         spin_unlock_irqrestore(&port->lock, flags);
1973
1974         serial8250_rpm_put(up);
1975
1976         return (lsr & BOTH_EMPTY) == BOTH_EMPTY ? TIOCSER_TEMT : 0;
1977 }
1978
1979 unsigned int serial8250_do_get_mctrl(struct uart_port *port)
1980 {
1981         struct uart_8250_port *up = up_to_u8250p(port);
1982         unsigned int status;
1983         unsigned int ret;
1984
1985         serial8250_rpm_get(up);
1986         status = serial8250_modem_status(up);
1987         serial8250_rpm_put(up);
1988
1989         ret = 0;
1990         if (status & UART_MSR_DCD)
1991                 ret |= TIOCM_CAR;
1992         if (status & UART_MSR_RI)
1993                 ret |= TIOCM_RNG;
1994         if (status & UART_MSR_DSR)
1995                 ret |= TIOCM_DSR;
1996         if (status & UART_MSR_CTS)
1997                 ret |= TIOCM_CTS;
1998         return ret;
1999 }
2000 EXPORT_SYMBOL_GPL(serial8250_do_get_mctrl);
2001
2002 static unsigned int serial8250_get_mctrl(struct uart_port *port)
2003 {
2004         if (port->get_mctrl)
2005                 return port->get_mctrl(port);
2006         return serial8250_do_get_mctrl(port);
2007 }
2008
2009 void serial8250_do_set_mctrl(struct uart_port *port, unsigned int mctrl)
2010 {
2011         struct uart_8250_port *up = up_to_u8250p(port);
2012         unsigned char mcr = 0;
2013
2014         if (mctrl & TIOCM_RTS)
2015                 mcr |= UART_MCR_RTS;
2016         if (mctrl & TIOCM_DTR)
2017                 mcr |= UART_MCR_DTR;
2018         if (mctrl & TIOCM_OUT1)
2019                 mcr |= UART_MCR_OUT1;
2020         if (mctrl & TIOCM_OUT2)
2021                 mcr |= UART_MCR_OUT2;
2022         if (mctrl & TIOCM_LOOP)
2023                 mcr |= UART_MCR_LOOP;
2024
2025         mcr = (mcr & up->mcr_mask) | up->mcr_force | up->mcr;
2026
2027         serial8250_out_MCR(up, mcr);
2028 }
2029 EXPORT_SYMBOL_GPL(serial8250_do_set_mctrl);
2030
2031 static void serial8250_set_mctrl(struct uart_port *port, unsigned int mctrl)
2032 {
2033         if (port->set_mctrl)
2034                 port->set_mctrl(port, mctrl);
2035         else
2036                 serial8250_do_set_mctrl(port, mctrl);
2037 }
2038
2039 static void serial8250_break_ctl(struct uart_port *port, int break_state)
2040 {
2041         struct uart_8250_port *up = up_to_u8250p(port);
2042         unsigned long flags;
2043
2044         serial8250_rpm_get(up);
2045         spin_lock_irqsave(&port->lock, flags);
2046         if (break_state == -1)
2047                 up->lcr |= UART_LCR_SBC;
2048         else
2049                 up->lcr &= ~UART_LCR_SBC;
2050         serial_port_out(port, UART_LCR, up->lcr);
2051         spin_unlock_irqrestore(&port->lock, flags);
2052         serial8250_rpm_put(up);
2053 }
2054
2055 /*
2056  *      Wait for transmitter & holding register to empty
2057  */
2058 static void wait_for_xmitr(struct uart_8250_port *up, int bits)
2059 {
2060         unsigned int status, tmout = 10000;
2061
2062         /* Wait up to 10ms for the character(s) to be sent. */
2063         for (;;) {
2064                 status = serial_in(up, UART_LSR);
2065
2066                 up->lsr_saved_flags |= status & LSR_SAVE_FLAGS;
2067
2068                 if ((status & bits) == bits)
2069                         break;
2070                 if (--tmout == 0)
2071                         break;
2072                 udelay(1);
2073                 touch_nmi_watchdog();
2074         }
2075
2076         /* Wait up to 1s for flow control if necessary */
2077         if (up->port.flags & UPF_CONS_FLOW) {
2078                 for (tmout = 1000000; tmout; tmout--) {
2079                         unsigned int msr = serial_in(up, UART_MSR);
2080                         up->msr_saved_flags |= msr & MSR_SAVE_FLAGS;
2081                         if (msr & UART_MSR_CTS)
2082                                 break;
2083                         udelay(1);
2084                         touch_nmi_watchdog();
2085                 }
2086         }
2087 }
2088
2089 #ifdef CONFIG_CONSOLE_POLL
2090 /*
2091  * Console polling routines for writing and reading from the uart while
2092  * in an interrupt or debug context.
2093  */
2094
2095 static int serial8250_get_poll_char(struct uart_port *port)
2096 {
2097         struct uart_8250_port *up = up_to_u8250p(port);
2098         unsigned char lsr;
2099         int status;
2100
2101         serial8250_rpm_get(up);
2102
2103         lsr = serial_port_in(port, UART_LSR);
2104
2105         if (!(lsr & UART_LSR_DR)) {
2106                 status = NO_POLL_CHAR;
2107                 goto out;
2108         }
2109
2110         status = serial_port_in(port, UART_RX);
2111 out:
2112         serial8250_rpm_put(up);
2113         return status;
2114 }
2115
2116
2117 static void serial8250_put_poll_char(struct uart_port *port,
2118                          unsigned char c)
2119 {
2120         unsigned int ier;
2121         struct uart_8250_port *up = up_to_u8250p(port);
2122
2123         serial8250_rpm_get(up);
2124         /*
2125          *      First save the IER then disable the interrupts
2126          */
2127         ier = serial_port_in(port, UART_IER);
2128         if (up->capabilities & UART_CAP_UUE)
2129                 serial_port_out(port, UART_IER, UART_IER_UUE);
2130         else
2131                 serial_port_out(port, UART_IER, 0);
2132
2133         wait_for_xmitr(up, BOTH_EMPTY);
2134         /*
2135          *      Send the character out.
2136          */
2137         serial_port_out(port, UART_TX, c);
2138
2139         /*
2140          *      Finally, wait for transmitter to become empty
2141          *      and restore the IER
2142          */
2143         wait_for_xmitr(up, BOTH_EMPTY);
2144         serial_port_out(port, UART_IER, ier);
2145         serial8250_rpm_put(up);
2146 }
2147
2148 #endif /* CONFIG_CONSOLE_POLL */
2149
2150 int serial8250_do_startup(struct uart_port *port)
2151 {
2152         struct uart_8250_port *up = up_to_u8250p(port);
2153         unsigned long flags;
2154         unsigned char lsr, iir;
2155         int retval;
2156
2157         if (!port->fifosize)
2158                 port->fifosize = uart_config[port->type].fifo_size;
2159         if (!up->tx_loadsz)
2160                 up->tx_loadsz = uart_config[port->type].tx_loadsz;
2161         if (!up->capabilities)
2162                 up->capabilities = uart_config[port->type].flags;
2163         up->mcr = 0;
2164
2165         if (port->iotype != up->cur_iotype)
2166                 set_io_from_upio(port);
2167
2168         serial8250_rpm_get(up);
2169         if (port->type == PORT_16C950) {
2170                 /* Wake up and initialize UART */
2171                 up->acr = 0;
2172                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2173                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
2174                 serial_port_out(port, UART_IER, 0);
2175                 serial_port_out(port, UART_LCR, 0);
2176                 serial_icr_write(up, UART_CSR, 0); /* Reset the UART */
2177                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2178                 serial_port_out(port, UART_EFR, UART_EFR_ECB);
2179                 serial_port_out(port, UART_LCR, 0);
2180         }
2181
2182         if (port->type == PORT_DA830) {
2183                 /* Reset the port */
2184                 serial_port_out(port, UART_IER, 0);
2185                 serial_port_out(port, UART_DA830_PWREMU_MGMT, 0);
2186                 mdelay(10);
2187
2188                 /* Enable Tx, Rx and free run mode */
2189                 serial_port_out(port, UART_DA830_PWREMU_MGMT,
2190                                 UART_DA830_PWREMU_MGMT_UTRST |
2191                                 UART_DA830_PWREMU_MGMT_URRST |
2192                                 UART_DA830_PWREMU_MGMT_FREE);
2193         }
2194
2195         if (port->type == PORT_NPCM) {
2196                 /*
2197                  * Nuvoton calls the scratch register 'UART_TOR' (timeout
2198                  * register). Enable it, and set TIOC (timeout interrupt
2199                  * comparator) to be 0x20 for correct operation.
2200                  */
2201                 serial_port_out(port, UART_NPCM_TOR, UART_NPCM_TOIE | 0x20);
2202         }
2203
2204 #ifdef CONFIG_SERIAL_8250_RSA
2205         /*
2206          * If this is an RSA port, see if we can kick it up to the
2207          * higher speed clock.
2208          */
2209         enable_rsa(up);
2210 #endif
2211
2212         if (port->type == PORT_XR17V35X) {
2213                 /*
2214                  * First enable access to IER [7:5], ISR [5:4], FCR [5:4],
2215                  * MCR [7:5] and MSR [7:0]
2216                  */
2217                 serial_port_out(port, UART_XR_EFR, UART_EFR_ECB);
2218
2219                 /*
2220                  * Make sure all interrups are masked until initialization is
2221                  * complete and the FIFOs are cleared
2222                  */
2223                 serial_port_out(port, UART_IER, 0);
2224         }
2225
2226         /*
2227          * Clear the FIFO buffers and disable them.
2228          * (they will be reenabled in set_termios())
2229          */
2230         serial8250_clear_fifos(up);
2231
2232         /*
2233          * Clear the interrupt registers.
2234          */
2235         serial_port_in(port, UART_LSR);
2236         serial_port_in(port, UART_RX);
2237         serial_port_in(port, UART_IIR);
2238         serial_port_in(port, UART_MSR);
2239         if ((port->type == PORT_XR17V35X) || (port->type == PORT_XR17D15X))
2240                 serial_port_in(port, UART_EXAR_INT0);
2241
2242         /*
2243          * At this point, there's no way the LSR could still be 0xff;
2244          * if it is, then bail out, because there's likely no UART
2245          * here.
2246          */
2247         if (!(port->flags & UPF_BUGGY_UART) &&
2248             (serial_port_in(port, UART_LSR) == 0xff)) {
2249                 printk_ratelimited(KERN_INFO "ttyS%d: LSR safety check engaged!\n",
2250                                    serial_index(port));
2251                 retval = -ENODEV;
2252                 goto out;
2253         }
2254
2255         /*
2256          * For a XR16C850, we need to set the trigger levels
2257          */
2258         if (port->type == PORT_16850) {
2259                 unsigned char fctr;
2260
2261                 serial_out(up, UART_LCR, UART_LCR_CONF_MODE_B);
2262
2263                 fctr = serial_in(up, UART_FCTR) & ~(UART_FCTR_RX|UART_FCTR_TX);
2264                 serial_port_out(port, UART_FCTR,
2265                                 fctr | UART_FCTR_TRGD | UART_FCTR_RX);
2266                 serial_port_out(port, UART_TRG, UART_TRG_96);
2267                 serial_port_out(port, UART_FCTR,
2268                                 fctr | UART_FCTR_TRGD | UART_FCTR_TX);
2269                 serial_port_out(port, UART_TRG, UART_TRG_96);
2270
2271                 serial_port_out(port, UART_LCR, 0);
2272         }
2273
2274         /*
2275          * For the Altera 16550 variants, set TX threshold trigger level.
2276          */
2277         if (((port->type == PORT_ALTR_16550_F32) ||
2278              (port->type == PORT_ALTR_16550_F64) ||
2279              (port->type == PORT_ALTR_16550_F128)) && (port->fifosize > 1)) {
2280                 /* Bounds checking of TX threshold (valid 0 to fifosize-2) */
2281                 if ((up->tx_loadsz < 2) || (up->tx_loadsz > port->fifosize)) {
2282                         pr_err("ttyS%d TX FIFO Threshold errors, skipping\n",
2283                                serial_index(port));
2284                 } else {
2285                         serial_port_out(port, UART_ALTR_AFR,
2286                                         UART_ALTR_EN_TXFIFO_LW);
2287                         serial_port_out(port, UART_ALTR_TX_LOW,
2288                                         port->fifosize - up->tx_loadsz);
2289                         port->handle_irq = serial8250_tx_threshold_handle_irq;
2290                 }
2291         }
2292
2293         /* Check if we need to have shared IRQs */
2294         if (port->irq && (up->port.flags & UPF_SHARE_IRQ))
2295                 up->port.irqflags |= IRQF_SHARED;
2296
2297         if (port->irq && !(up->port.flags & UPF_NO_THRE_TEST)) {
2298                 unsigned char iir1;
2299
2300                 if (port->irqflags & IRQF_SHARED)
2301                         disable_irq_nosync(port->irq);
2302
2303                 /*
2304                  * Test for UARTs that do not reassert THRE when the
2305                  * transmitter is idle and the interrupt has already
2306                  * been cleared.  Real 16550s should always reassert
2307                  * this interrupt whenever the transmitter is idle and
2308                  * the interrupt is enabled.  Delays are necessary to
2309                  * allow register changes to become visible.
2310                  */
2311                 spin_lock_irqsave(&port->lock, flags);
2312
2313                 wait_for_xmitr(up, UART_LSR_THRE);
2314                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
2315                 udelay(1); /* allow THRE to set */
2316                 iir1 = serial_port_in(port, UART_IIR);
2317                 serial_port_out(port, UART_IER, 0);
2318                 serial_port_out_sync(port, UART_IER, UART_IER_THRI);
2319                 udelay(1); /* allow a working UART time to re-assert THRE */
2320                 iir = serial_port_in(port, UART_IIR);
2321                 serial_port_out(port, UART_IER, 0);
2322
2323                 spin_unlock_irqrestore(&port->lock, flags);
2324
2325                 if (port->irqflags & IRQF_SHARED)
2326                         enable_irq(port->irq);
2327
2328                 /*
2329                  * If the interrupt is not reasserted, or we otherwise
2330                  * don't trust the iir, setup a timer to kick the UART
2331                  * on a regular basis.
2332                  */
2333                 if ((!(iir1 & UART_IIR_NO_INT) && (iir & UART_IIR_NO_INT)) ||
2334                     up->port.flags & UPF_BUG_THRE) {
2335                         up->bugs |= UART_BUG_THRE;
2336                 }
2337         }
2338
2339         retval = up->ops->setup_irq(up);
2340         if (retval)
2341                 goto out;
2342
2343         /*
2344          * Now, initialize the UART
2345          */
2346         serial_port_out(port, UART_LCR, UART_LCR_WLEN8);
2347
2348         spin_lock_irqsave(&port->lock, flags);
2349         if (up->port.flags & UPF_FOURPORT) {
2350                 if (!up->port.irq)
2351                         up->port.mctrl |= TIOCM_OUT1;
2352         } else
2353                 /*
2354                  * Most PC uarts need OUT2 raised to enable interrupts.
2355                  */
2356                 if (port->irq)
2357                         up->port.mctrl |= TIOCM_OUT2;
2358
2359         serial8250_set_mctrl(port, port->mctrl);
2360
2361         /*
2362          * Serial over Lan (SoL) hack:
2363          * Intel 8257x Gigabit ethernet chips have a 16550 emulation, to be
2364          * used for Serial Over Lan.  Those chips take a longer time than a
2365          * normal serial device to signalize that a transmission data was
2366          * queued. Due to that, the above test generally fails. One solution
2367          * would be to delay the reading of iir. However, this is not
2368          * reliable, since the timeout is variable. So, let's just don't
2369          * test if we receive TX irq.  This way, we'll never enable
2370          * UART_BUG_TXEN.
2371          */
2372         if (up->port.quirks & UPQ_NO_TXEN_TEST)
2373                 goto dont_test_tx_en;
2374
2375         /*
2376          * Do a quick test to see if we receive an interrupt when we enable
2377          * the TX irq.
2378          */
2379         serial_port_out(port, UART_IER, UART_IER_THRI);
2380         lsr = serial_port_in(port, UART_LSR);
2381         iir = serial_port_in(port, UART_IIR);
2382         serial_port_out(port, UART_IER, 0);
2383
2384         if (lsr & UART_LSR_TEMT && iir & UART_IIR_NO_INT) {
2385                 if (!(up->bugs & UART_BUG_TXEN)) {
2386                         up->bugs |= UART_BUG_TXEN;
2387                         pr_debug("ttyS%d - enabling bad tx status workarounds\n",
2388                                  serial_index(port));
2389                 }
2390         } else {
2391                 up->bugs &= ~UART_BUG_TXEN;
2392         }
2393
2394 dont_test_tx_en:
2395         spin_unlock_irqrestore(&port->lock, flags);
2396
2397         /*
2398          * Clear the interrupt registers again for luck, and clear the
2399          * saved flags to avoid getting false values from polling
2400          * routines or the previous session.
2401          */
2402         serial_port_in(port, UART_LSR);
2403         serial_port_in(port, UART_RX);
2404         serial_port_in(port, UART_IIR);
2405         serial_port_in(port, UART_MSR);
2406         if ((port->type == PORT_XR17V35X) || (port->type == PORT_XR17D15X))
2407                 serial_port_in(port, UART_EXAR_INT0);
2408         up->lsr_saved_flags = 0;
2409         up->msr_saved_flags = 0;
2410
2411         /*
2412          * Request DMA channels for both RX and TX.
2413          */
2414         if (up->dma) {
2415                 retval = serial8250_request_dma(up);
2416                 if (retval) {
2417                         pr_warn_ratelimited("ttyS%d - failed to request DMA\n",
2418                                             serial_index(port));
2419                         up->dma = NULL;
2420                 }
2421         }
2422
2423         /*
2424          * Set the IER shadow for rx interrupts but defer actual interrupt
2425          * enable until after the FIFOs are enabled; otherwise, an already-
2426          * active sender can swamp the interrupt handler with "too much work".
2427          */
2428         up->ier = UART_IER_RLSI | UART_IER_RDI;
2429
2430         if (port->flags & UPF_FOURPORT) {
2431                 unsigned int icp;
2432                 /*
2433                  * Enable interrupts on the AST Fourport board
2434                  */
2435                 icp = (port->iobase & 0xfe0) | 0x01f;
2436                 outb_p(0x80, icp);
2437                 inb_p(icp);
2438         }
2439         retval = 0;
2440 out:
2441         serial8250_rpm_put(up);
2442         return retval;
2443 }
2444 EXPORT_SYMBOL_GPL(serial8250_do_startup);
2445
2446 static int serial8250_startup(struct uart_port *port)
2447 {
2448         if (port->startup)
2449                 return port->startup(port);
2450         return serial8250_do_startup(port);
2451 }
2452
2453 void serial8250_do_shutdown(struct uart_port *port)
2454 {
2455         struct uart_8250_port *up = up_to_u8250p(port);
2456         unsigned long flags;
2457
2458         serial8250_rpm_get(up);
2459         /*
2460          * Disable interrupts from this port
2461          */
2462         spin_lock_irqsave(&port->lock, flags);
2463         up->ier = 0;
2464         serial_port_out(port, UART_IER, 0);
2465         spin_unlock_irqrestore(&port->lock, flags);
2466
2467         synchronize_irq(port->irq);
2468
2469         if (up->dma)
2470                 serial8250_release_dma(up);
2471
2472         spin_lock_irqsave(&port->lock, flags);
2473         if (port->flags & UPF_FOURPORT) {
2474                 /* reset interrupts on the AST Fourport board */
2475                 inb((port->iobase & 0xfe0) | 0x1f);
2476                 port->mctrl |= TIOCM_OUT1;
2477         } else
2478                 port->mctrl &= ~TIOCM_OUT2;
2479
2480         serial8250_set_mctrl(port, port->mctrl);
2481         spin_unlock_irqrestore(&port->lock, flags);
2482
2483         /*
2484          * Disable break condition and FIFOs
2485          */
2486         serial_port_out(port, UART_LCR,
2487                         serial_port_in(port, UART_LCR) & ~UART_LCR_SBC);
2488         serial8250_clear_fifos(up);
2489
2490 #ifdef CONFIG_SERIAL_8250_RSA
2491         /*
2492          * Reset the RSA board back to 115kbps compat mode.
2493          */
2494         disable_rsa(up);
2495 #endif
2496
2497         /*
2498          * Read data port to reset things, and then unlink from
2499          * the IRQ chain.
2500          */
2501         serial_port_in(port, UART_RX);
2502         serial8250_rpm_put(up);
2503
2504         up->ops->release_irq(up);
2505 }
2506 EXPORT_SYMBOL_GPL(serial8250_do_shutdown);
2507
2508 static void serial8250_shutdown(struct uart_port *port)
2509 {
2510         if (port->shutdown)
2511                 port->shutdown(port);
2512         else
2513                 serial8250_do_shutdown(port);
2514 }
2515
2516 /*
2517  * XR17V35x UARTs have an extra fractional divisor register (DLD)
2518  * Calculate divisor with extra 4-bit fractional portion
2519  */
2520 static unsigned int xr17v35x_get_divisor(struct uart_8250_port *up,
2521                                          unsigned int baud,
2522                                          unsigned int *frac)
2523 {
2524         struct uart_port *port = &up->port;
2525         unsigned int quot_16;
2526
2527         quot_16 = DIV_ROUND_CLOSEST(port->uartclk, baud);
2528         *frac = quot_16 & 0x0f;
2529
2530         return quot_16 >> 4;
2531 }
2532
2533 /* Nuvoton NPCM UARTs have a custom divisor calculation */
2534 static unsigned int npcm_get_divisor(struct uart_8250_port *up,
2535                 unsigned int baud)
2536 {
2537         struct uart_port *port = &up->port;
2538
2539         return DIV_ROUND_CLOSEST(port->uartclk, 16 * baud + 2) - 2;
2540 }
2541
2542 static unsigned int serial8250_get_divisor(struct uart_8250_port *up,
2543                                            unsigned int baud,
2544                                            unsigned int *frac)
2545 {
2546         struct uart_port *port = &up->port;
2547         unsigned int quot;
2548
2549         /*
2550          * Handle magic divisors for baud rates above baud_base on
2551          * SMSC SuperIO chips.
2552          *
2553          */
2554         if ((port->flags & UPF_MAGIC_MULTIPLIER) &&
2555             baud == (port->uartclk/4))
2556                 quot = 0x8001;
2557         else if ((port->flags & UPF_MAGIC_MULTIPLIER) &&
2558                  baud == (port->uartclk/8))
2559                 quot = 0x8002;
2560         else if (up->port.type == PORT_XR17V35X)
2561                 quot = xr17v35x_get_divisor(up, baud, frac);
2562         else if (up->port.type == PORT_NPCM)
2563                 quot = npcm_get_divisor(up, baud);
2564         else
2565                 quot = uart_get_divisor(port, baud);
2566
2567         /*
2568          * Oxford Semi 952 rev B workaround
2569          */
2570         if (up->bugs & UART_BUG_QUOT && (quot & 0xff) == 0)
2571                 quot++;
2572
2573         return quot;
2574 }
2575
2576 static unsigned char serial8250_compute_lcr(struct uart_8250_port *up,
2577                                             tcflag_t c_cflag)
2578 {
2579         unsigned char cval;
2580
2581         switch (c_cflag & CSIZE) {
2582         case CS5:
2583                 cval = UART_LCR_WLEN5;
2584                 break;
2585         case CS6:
2586                 cval = UART_LCR_WLEN6;
2587                 break;
2588         case CS7:
2589                 cval = UART_LCR_WLEN7;
2590                 break;
2591         default:
2592         case CS8:
2593                 cval = UART_LCR_WLEN8;
2594                 break;
2595         }
2596
2597         if (c_cflag & CSTOPB)
2598                 cval |= UART_LCR_STOP;
2599         if (c_cflag & PARENB) {
2600                 cval |= UART_LCR_PARITY;
2601                 if (up->bugs & UART_BUG_PARITY)
2602                         up->fifo_bug = true;
2603         }
2604         if (!(c_cflag & PARODD))
2605                 cval |= UART_LCR_EPAR;
2606 #ifdef CMSPAR
2607         if (c_cflag & CMSPAR)
2608                 cval |= UART_LCR_SPAR;
2609 #endif
2610
2611         return cval;
2612 }
2613
2614 static void serial8250_set_divisor(struct uart_port *port, unsigned int baud,
2615                             unsigned int quot, unsigned int quot_frac)
2616 {
2617         struct uart_8250_port *up = up_to_u8250p(port);
2618
2619         /* Workaround to enable 115200 baud on OMAP1510 internal ports */
2620         if (is_omap1510_8250(up)) {
2621                 if (baud == 115200) {
2622                         quot = 1;
2623                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 1);
2624                 } else
2625                         serial_port_out(port, UART_OMAP_OSC_12M_SEL, 0);
2626         }
2627
2628         /*
2629          * For NatSemi, switch to bank 2 not bank 1, to avoid resetting EXCR2,
2630          * otherwise just set DLAB
2631          */
2632         if (up->capabilities & UART_NATSEMI)
2633                 serial_port_out(port, UART_LCR, 0xe0);
2634         else
2635                 serial_port_out(port, UART_LCR, up->lcr | UART_LCR_DLAB);
2636
2637         serial_dl_write(up, quot);
2638
2639         /* XR17V35x UARTs have an extra fractional divisor register (DLD) */
2640         if (up->port.type == PORT_XR17V35X) {
2641                 /* Preserve bits not related to baudrate; DLD[7:4]. */
2642                 quot_frac |= serial_port_in(port, 0x2) & 0xf0;
2643                 serial_port_out(port, 0x2, quot_frac);
2644         }
2645 }
2646
2647 static unsigned int serial8250_get_baud_rate(struct uart_port *port,
2648                                              struct ktermios *termios,
2649                                              struct ktermios *old)
2650 {
2651         /*
2652          * Ask the core to calculate the divisor for us.
2653          * Allow 1% tolerance at the upper limit so uart clks marginally
2654          * slower than nominal still match standard baud rates without
2655          * causing transmission errors.
2656          */
2657         return uart_get_baud_rate(port, termios, old,
2658                                   port->uartclk / 16 / 0xffff,
2659                                   port->uartclk);
2660 }
2661
2662 void
2663 serial8250_do_set_termios(struct uart_port *port, struct ktermios *termios,
2664                           struct ktermios *old)
2665 {
2666         struct uart_8250_port *up = up_to_u8250p(port);
2667         unsigned char cval;
2668         unsigned long flags;
2669         unsigned int baud, quot, frac = 0;
2670
2671         if (up->capabilities & UART_CAP_MINI) {
2672                 termios->c_cflag &= ~(CSTOPB | PARENB | PARODD | CMSPAR);
2673                 if ((termios->c_cflag & CSIZE) == CS5 ||
2674                     (termios->c_cflag & CSIZE) == CS6)
2675                         termios->c_cflag = (termios->c_cflag & ~CSIZE) | CS7;
2676         }
2677         cval = serial8250_compute_lcr(up, termios->c_cflag);
2678
2679         baud = serial8250_get_baud_rate(port, termios, old);
2680         quot = serial8250_get_divisor(up, baud, &frac);
2681
2682         /*
2683          * Ok, we're now changing the port state.  Do it with
2684          * interrupts disabled.
2685          */
2686         serial8250_rpm_get(up);
2687         spin_lock_irqsave(&port->lock, flags);
2688
2689         up->lcr = cval;                                 /* Save computed LCR */
2690
2691         if (up->capabilities & UART_CAP_FIFO && port->fifosize > 1) {
2692                 /* NOTE: If fifo_bug is not set, a user can set RX_trigger. */
2693                 if ((baud < 2400 && !up->dma) || up->fifo_bug) {
2694                         up->fcr &= ~UART_FCR_TRIGGER_MASK;
2695                         up->fcr |= UART_FCR_TRIGGER_1;
2696                 }
2697         }
2698
2699         /*
2700          * MCR-based auto flow control.  When AFE is enabled, RTS will be
2701          * deasserted when the receive FIFO contains more characters than
2702          * the trigger, or the MCR RTS bit is cleared.
2703          */
2704         if (up->capabilities & UART_CAP_AFE) {
2705                 up->mcr &= ~UART_MCR_AFE;
2706                 if (termios->c_cflag & CRTSCTS)
2707                         up->mcr |= UART_MCR_AFE;
2708         }
2709
2710         /*
2711          * Update the per-port timeout.
2712          */
2713         uart_update_timeout(port, termios->c_cflag, baud);
2714
2715         port->read_status_mask = UART_LSR_OE | UART_LSR_THRE | UART_LSR_DR;
2716         if (termios->c_iflag & INPCK)
2717                 port->read_status_mask |= UART_LSR_FE | UART_LSR_PE;
2718         if (termios->c_iflag & (IGNBRK | BRKINT | PARMRK))
2719                 port->read_status_mask |= UART_LSR_BI;
2720
2721         /*
2722          * Characteres to ignore
2723          */
2724         port->ignore_status_mask = 0;
2725         if (termios->c_iflag & IGNPAR)
2726                 port->ignore_status_mask |= UART_LSR_PE | UART_LSR_FE;
2727         if (termios->c_iflag & IGNBRK) {
2728                 port->ignore_status_mask |= UART_LSR_BI;
2729                 /*
2730                  * If we're ignoring parity and break indicators,
2731                  * ignore overruns too (for real raw support).
2732                  */
2733                 if (termios->c_iflag & IGNPAR)
2734                         port->ignore_status_mask |= UART_LSR_OE;
2735         }
2736
2737         /*
2738          * ignore all characters if CREAD is not set
2739          */
2740         if ((termios->c_cflag & CREAD) == 0)
2741                 port->ignore_status_mask |= UART_LSR_DR;
2742
2743         /*
2744          * CTS flow control flag and modem status interrupts
2745          */
2746         up->ier &= ~UART_IER_MSI;
2747         if (!(up->bugs & UART_BUG_NOMSR) &&
2748                         UART_ENABLE_MS(&up->port, termios->c_cflag))
2749                 up->ier |= UART_IER_MSI;
2750         if (up->capabilities & UART_CAP_UUE)
2751                 up->ier |= UART_IER_UUE;
2752         if (up->capabilities & UART_CAP_RTOIE)
2753                 up->ier |= UART_IER_RTOIE;
2754
2755         serial_port_out(port, UART_IER, up->ier);
2756
2757         if (up->capabilities & UART_CAP_EFR) {
2758                 unsigned char efr = 0;
2759                 /*
2760                  * TI16C752/Startech hardware flow control.  FIXME:
2761                  * - TI16C752 requires control thresholds to be set.
2762                  * - UART_MCR_RTS is ineffective if auto-RTS mode is enabled.
2763                  */
2764                 if (termios->c_cflag & CRTSCTS)
2765                         efr |= UART_EFR_CTS;
2766
2767                 serial_port_out(port, UART_LCR, UART_LCR_CONF_MODE_B);
2768                 if (port->flags & UPF_EXAR_EFR)
2769                         serial_port_out(port, UART_XR_EFR, efr);
2770                 else
2771                         serial_port_out(port, UART_EFR, efr);
2772         }
2773
2774         serial8250_set_divisor(port, baud, quot, frac);
2775
2776         /*
2777          * LCR DLAB must be set to enable 64-byte FIFO mode. If the FCR
2778          * is written without DLAB set, this mode will be disabled.
2779          */
2780         if (port->type == PORT_16750)
2781                 serial_port_out(port, UART_FCR, up->fcr);
2782
2783         serial_port_out(port, UART_LCR, up->lcr);       /* reset DLAB */
2784         if (port->type != PORT_16750) {
2785                 /* emulated UARTs (Lucent Venus 167x) need two steps */
2786                 if (up->fcr & UART_FCR_ENABLE_FIFO)
2787                         serial_port_out(port, UART_FCR, UART_FCR_ENABLE_FIFO);
2788                 serial_port_out(port, UART_FCR, up->fcr);       /* set fcr */
2789         }
2790         serial8250_set_mctrl(port, port->mctrl);
2791         spin_unlock_irqrestore(&port->lock, flags);
2792         serial8250_rpm_put(up);
2793
2794         /* Don't rewrite B0 */
2795         if (tty_termios_baud_rate(termios))
2796                 tty_termios_encode_baud_rate(termios, baud, baud);
2797 }
2798 EXPORT_SYMBOL(serial8250_do_set_termios);
2799
2800 static void
2801 serial8250_set_termios(struct uart_port *port, struct ktermios *termios,
2802                        struct ktermios *old)
2803 {
2804         if (port->set_termios)
2805                 port->set_termios(port, termios, old);
2806         else
2807                 serial8250_do_set_termios(port, termios, old);
2808 }
2809
2810 void serial8250_do_set_ldisc(struct uart_port *port, struct ktermios *termios)
2811 {
2812         if (termios->c_line == N_PPS) {
2813                 port->flags |= UPF_HARDPPS_CD;
2814                 spin_lock_irq(&port->lock);
2815                 serial8250_enable_ms(port);
2816                 spin_unlock_irq(&port->lock);
2817         } else {
2818                 port->flags &= ~UPF_HARDPPS_CD;
2819                 if (!UART_ENABLE_MS(port, termios->c_cflag)) {
2820                         spin_lock_irq(&port->lock);
2821                         serial8250_disable_ms(port);
2822                         spin_unlock_irq(&port->lock);
2823                 }
2824         }
2825 }
2826 EXPORT_SYMBOL_GPL(serial8250_do_set_ldisc);
2827
2828 static void
2829 serial8250_set_ldisc(struct uart_port *port, struct ktermios *termios)
2830 {
2831         if (port->set_ldisc)
2832                 port->set_ldisc(port, termios);
2833         else
2834                 serial8250_do_set_ldisc(port, termios);
2835 }
2836
2837 void serial8250_do_pm(struct uart_port *port, unsigned int state,
2838                       unsigned int oldstate)
2839 {
2840         struct uart_8250_port *p = up_to_u8250p(port);
2841
2842         serial8250_set_sleep(p, state != 0);
2843 }
2844 EXPORT_SYMBOL(serial8250_do_pm);
2845
2846 static void
2847 serial8250_pm(struct uart_port *port, unsigned int state,
2848               unsigned int oldstate)
2849 {
2850         if (port->pm)
2851                 port->pm(port, state, oldstate);
2852         else
2853                 serial8250_do_pm(port, state, oldstate);
2854 }
2855
2856 static unsigned int serial8250_port_size(struct uart_8250_port *pt)
2857 {
2858         if (pt->port.mapsize)
2859                 return pt->port.mapsize;
2860         if (pt->port.iotype == UPIO_AU) {
2861                 if (pt->port.type == PORT_RT2880)
2862                         return 0x100;
2863                 return 0x1000;
2864         }
2865         if (is_omap1_8250(pt))
2866                 return 0x16 << pt->port.regshift;
2867
2868         return 8 << pt->port.regshift;
2869 }
2870
2871 /*
2872  * Resource handling.
2873  */
2874 static int serial8250_request_std_resource(struct uart_8250_port *up)
2875 {
2876         unsigned int size = serial8250_port_size(up);
2877         struct uart_port *port = &up->port;
2878         int ret = 0;
2879
2880         switch (port->iotype) {
2881         case UPIO_AU:
2882         case UPIO_TSI:
2883         case UPIO_MEM32:
2884         case UPIO_MEM32BE:
2885         case UPIO_MEM16:
2886         case UPIO_MEM:
2887                 if (!port->mapbase) {
2888                         ret = -EINVAL;
2889                         break;
2890                 }
2891
2892                 if (!request_mem_region(port->mapbase, size, "serial")) {
2893                         ret = -EBUSY;
2894                         break;
2895                 }
2896
2897                 if (port->flags & UPF_IOREMAP) {
2898                         port->membase = ioremap_nocache(port->mapbase, size);
2899                         if (!port->membase) {
2900                                 release_mem_region(port->mapbase, size);
2901                                 ret = -ENOMEM;
2902                         }
2903                 }
2904                 break;
2905
2906         case UPIO_HUB6:
2907         case UPIO_PORT:
2908                 if (!request_region(port->iobase, size, "serial"))
2909                         ret = -EBUSY;
2910                 break;
2911         }
2912         return ret;
2913 }
2914
2915 static void serial8250_release_std_resource(struct uart_8250_port *up)
2916 {
2917         unsigned int size = serial8250_port_size(up);
2918         struct uart_port *port = &up->port;
2919
2920         switch (port->iotype) {
2921         case UPIO_AU:
2922         case UPIO_TSI:
2923         case UPIO_MEM32:
2924         case UPIO_MEM32BE:
2925         case UPIO_MEM16:
2926         case UPIO_MEM:
2927                 if (!port->mapbase)
2928                         break;
2929
2930                 if (port->flags & UPF_IOREMAP) {
2931                         iounmap(port->membase);
2932                         port->membase = NULL;
2933                 }
2934
2935                 release_mem_region(port->mapbase, size);
2936                 break;
2937
2938         case UPIO_HUB6:
2939         case UPIO_PORT:
2940                 release_region(port->iobase, size);
2941                 break;
2942         }
2943 }
2944
2945 static void serial8250_release_port(struct uart_port *port)
2946 {
2947         struct uart_8250_port *up = up_to_u8250p(port);
2948
2949         serial8250_release_std_resource(up);
2950 }
2951
2952 static int serial8250_request_port(struct uart_port *port)
2953 {
2954         struct uart_8250_port *up = up_to_u8250p(port);
2955
2956         return serial8250_request_std_resource(up);
2957 }
2958
2959 static int fcr_get_rxtrig_bytes(struct uart_8250_port *up)
2960 {
2961         const struct serial8250_config *conf_type = &uart_config[up->port.type];
2962         unsigned char bytes;
2963
2964         bytes = conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(up->fcr)];
2965
2966         return bytes ? bytes : -EOPNOTSUPP;
2967 }
2968
2969 static int bytes_to_fcr_rxtrig(struct uart_8250_port *up, unsigned char bytes)
2970 {
2971         const struct serial8250_config *conf_type = &uart_config[up->port.type];
2972         int i;
2973
2974         if (!conf_type->rxtrig_bytes[UART_FCR_R_TRIG_BITS(UART_FCR_R_TRIG_00)])
2975                 return -EOPNOTSUPP;
2976
2977         for (i = 1; i < UART_FCR_R_TRIG_MAX_STATE; i++) {
2978                 if (bytes < conf_type->rxtrig_bytes[i])
2979                         /* Use the nearest lower value */
2980                         return (--i) << UART_FCR_R_TRIG_SHIFT;
2981         }
2982
2983         return UART_FCR_R_TRIG_11;
2984 }
2985
2986 static int do_get_rxtrig(struct tty_port *port)
2987 {
2988         struct uart_state *state = container_of(port, struct uart_state, port);
2989         struct uart_port *uport = state->uart_port;
2990         struct uart_8250_port *up = up_to_u8250p(uport);
2991
2992         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1)
2993                 return -EINVAL;
2994
2995         return fcr_get_rxtrig_bytes(up);
2996 }
2997
2998 static int do_serial8250_get_rxtrig(struct tty_port *port)
2999 {
3000         int rxtrig_bytes;
3001
3002         mutex_lock(&port->mutex);
3003         rxtrig_bytes = do_get_rxtrig(port);
3004         mutex_unlock(&port->mutex);
3005
3006         return rxtrig_bytes;
3007 }
3008
3009 static ssize_t serial8250_get_attr_rx_trig_bytes(struct device *dev,
3010         struct device_attribute *attr, char *buf)
3011 {
3012         struct tty_port *port = dev_get_drvdata(dev);
3013         int rxtrig_bytes;
3014
3015         rxtrig_bytes = do_serial8250_get_rxtrig(port);
3016         if (rxtrig_bytes < 0)
3017                 return rxtrig_bytes;
3018
3019         return snprintf(buf, PAGE_SIZE, "%d\n", rxtrig_bytes);
3020 }
3021
3022 static int do_set_rxtrig(struct tty_port *port, unsigned char bytes)
3023 {
3024         struct uart_state *state = container_of(port, struct uart_state, port);
3025         struct uart_port *uport = state->uart_port;
3026         struct uart_8250_port *up = up_to_u8250p(uport);
3027         int rxtrig;
3028
3029         if (!(up->capabilities & UART_CAP_FIFO) || uport->fifosize <= 1 ||
3030             up->fifo_bug)
3031                 return -EINVAL;
3032
3033         rxtrig = bytes_to_fcr_rxtrig(up, bytes);
3034         if (rxtrig < 0)
3035                 return rxtrig;
3036
3037         serial8250_clear_fifos(up);
3038         up->fcr &= ~UART_FCR_TRIGGER_MASK;
3039         up->fcr |= (unsigned char)rxtrig;
3040         serial_out(up, UART_FCR, up->fcr);
3041         return 0;
3042 }
3043
3044 static int do_serial8250_set_rxtrig(struct tty_port *port, unsigned char bytes)
3045 {
3046         int ret;
3047
3048         mutex_lock(&port->mutex);
3049         ret = do_set_rxtrig(port, bytes);
3050         mutex_unlock(&port->mutex);
3051
3052         return ret;
3053 }
3054
3055 static ssize_t serial8250_set_attr_rx_trig_bytes(struct device *dev,
3056         struct device_attribute *attr, const char *buf, size_t count)
3057 {
3058         struct tty_port *port = dev_get_drvdata(dev);
3059         unsigned char bytes;
3060         int ret;
3061
3062         if (!count)
3063                 return -EINVAL;
3064
3065         ret = kstrtou8(buf, 10, &bytes);
3066         if (ret < 0)
3067                 return ret;
3068
3069         ret = do_serial8250_set_rxtrig(port, bytes);
3070         if (ret < 0)
3071                 return ret;
3072
3073         return count;
3074 }
3075
3076 static DEVICE_ATTR(rx_trig_bytes, S_IRUSR | S_IWUSR | S_IRGRP,
3077                    serial8250_get_attr_rx_trig_bytes,
3078                    serial8250_set_attr_rx_trig_bytes);
3079
3080 static struct attribute *serial8250_dev_attrs[] = {
3081         &dev_attr_rx_trig_bytes.attr,
3082         NULL,
3083         };
3084
3085 static struct attribute_group serial8250_dev_attr_group = {
3086         .attrs = serial8250_dev_attrs,
3087         };
3088
3089 static void register_dev_spec_attr_grp(struct uart_8250_port *up)
3090 {
3091         const struct serial8250_config *conf_type = &uart_config[up->port.type];
3092
3093         if (conf_type->rxtrig_bytes[0])
3094                 up->port.attr_group = &serial8250_dev_attr_group;
3095 }
3096
3097 static void serial8250_config_port(struct uart_port *port, int flags)
3098 {
3099         struct uart_8250_port *up = up_to_u8250p(port);
3100         int ret;
3101
3102         /*
3103          * Find the region that we can probe for.  This in turn
3104          * tells us whether we can probe for the type of port.
3105          */
3106         ret = serial8250_request_std_resource(up);
3107         if (ret < 0)
3108                 return;
3109
3110         if (port->iotype != up->cur_iotype)
3111                 set_io_from_upio(port);
3112
3113         if (flags & UART_CONFIG_TYPE)
3114                 autoconfig(up);
3115
3116         /* if access method is AU, it is a 16550 with a quirk */
3117         if (port->type == PORT_16550A && port->iotype == UPIO_AU)
3118                 up->bugs |= UART_BUG_NOMSR;
3119
3120         /* HW bugs may trigger IRQ while IIR == NO_INT */
3121         if (port->type == PORT_TEGRA)
3122                 up->bugs |= UART_BUG_NOMSR;
3123
3124         if (port->type != PORT_UNKNOWN && flags & UART_CONFIG_IRQ)
3125                 autoconfig_irq(up);
3126
3127         if (port->type == PORT_UNKNOWN)
3128                 serial8250_release_std_resource(up);
3129
3130         register_dev_spec_attr_grp(up);
3131         up->fcr = uart_config[up->port.type].fcr;
3132 }
3133
3134 static int
3135 serial8250_verify_port(struct uart_port *port, struct serial_struct *ser)
3136 {
3137         if (ser->irq >= nr_irqs || ser->irq < 0 ||
3138             ser->baud_base < 9600 || ser->type < PORT_UNKNOWN ||
3139             ser->type >= ARRAY_SIZE(uart_config) || ser->type == PORT_CIRRUS ||
3140             ser->type == PORT_STARTECH)
3141                 return -EINVAL;
3142         return 0;
3143 }
3144
3145 static const char *serial8250_type(struct uart_port *port)
3146 {
3147         int type = port->type;
3148
3149         if (type >= ARRAY_SIZE(uart_config))
3150                 type = 0;
3151         return uart_config[type].name;
3152 }
3153
3154 static const struct uart_ops serial8250_pops = {
3155         .tx_empty       = serial8250_tx_empty,
3156         .set_mctrl      = serial8250_set_mctrl,
3157         .get_mctrl      = serial8250_get_mctrl,
3158         .stop_tx        = serial8250_stop_tx,
3159         .start_tx       = serial8250_start_tx,
3160         .throttle       = serial8250_throttle,
3161         .unthrottle     = serial8250_unthrottle,
3162         .stop_rx        = serial8250_stop_rx,
3163         .enable_ms      = serial8250_enable_ms,
3164         .break_ctl      = serial8250_break_ctl,
3165         .startup        = serial8250_startup,
3166         .shutdown       = serial8250_shutdown,
3167         .set_termios    = serial8250_set_termios,
3168         .set_ldisc      = serial8250_set_ldisc,
3169         .pm             = serial8250_pm,
3170         .type           = serial8250_type,
3171         .release_port   = serial8250_release_port,
3172         .request_port   = serial8250_request_port,
3173         .config_port    = serial8250_config_port,
3174         .verify_port    = serial8250_verify_port,
3175 #ifdef CONFIG_CONSOLE_POLL
3176         .poll_get_char = serial8250_get_poll_char,
3177         .poll_put_char = serial8250_put_poll_char,
3178 #endif
3179 };
3180
3181 void serial8250_init_port(struct uart_8250_port *up)
3182 {
3183         struct uart_port *port = &up->port;
3184
3185         spin_lock_init(&port->lock);
3186         port->ops = &serial8250_pops;
3187
3188         up->cur_iotype = 0xFF;
3189 }
3190 EXPORT_SYMBOL_GPL(serial8250_init_port);
3191
3192 void serial8250_set_defaults(struct uart_8250_port *up)
3193 {
3194         struct uart_port *port = &up->port;
3195
3196         if (up->port.flags & UPF_FIXED_TYPE) {
3197                 unsigned int type = up->port.type;
3198
3199                 if (!up->port.fifosize)
3200                         up->port.fifosize = uart_config[type].fifo_size;
3201                 if (!up->tx_loadsz)
3202                         up->tx_loadsz = uart_config[type].tx_loadsz;
3203                 if (!up->capabilities)
3204                         up->capabilities = uart_config[type].flags;
3205         }
3206
3207         set_io_from_upio(port);
3208
3209         /* default dma handlers */
3210         if (up->dma) {
3211                 if (!up->dma->tx_dma)
3212                         up->dma->tx_dma = serial8250_tx_dma;
3213                 if (!up->dma->rx_dma)
3214                         up->dma->rx_dma = serial8250_rx_dma;
3215         }
3216 }
3217 EXPORT_SYMBOL_GPL(serial8250_set_defaults);
3218
3219 #ifdef CONFIG_SERIAL_8250_CONSOLE
3220
3221 static void serial8250_console_putchar(struct uart_port *port, int ch)
3222 {
3223         struct uart_8250_port *up = up_to_u8250p(port);
3224
3225         wait_for_xmitr(up, UART_LSR_THRE);
3226         serial_port_out(port, UART_TX, ch);
3227 }
3228
3229 /*
3230  *      Restore serial console when h/w power-off detected
3231  */
3232 static void serial8250_console_restore(struct uart_8250_port *up)
3233 {
3234         struct uart_port *port = &up->port;
3235         struct ktermios termios;
3236         unsigned int baud, quot, frac = 0;
3237
3238         termios.c_cflag = port->cons->cflag;
3239         if (port->state->port.tty && termios.c_cflag == 0)
3240                 termios.c_cflag = port->state->port.tty->termios.c_cflag;
3241
3242         baud = serial8250_get_baud_rate(port, &termios, NULL);
3243         quot = serial8250_get_divisor(up, baud, &frac);
3244
3245         serial8250_set_divisor(port, baud, quot, frac);
3246         serial_port_out(port, UART_LCR, up->lcr);
3247         serial8250_out_MCR(up, up->mcr | UART_MCR_DTR | UART_MCR_RTS);
3248 }
3249
3250 /*
3251  *      Print a string to the serial port trying not to disturb
3252  *      any possible real use of the port...
3253  *
3254  *      The console_lock must be held when we get here.
3255  */
3256 void serial8250_console_write(struct uart_8250_port *up, const char *s,
3257                               unsigned int count)
3258 {
3259         struct uart_port *port = &up->port;
3260         unsigned long flags;
3261         unsigned int ier;
3262         int locked = 1;
3263
3264         touch_nmi_watchdog();
3265
3266         serial8250_rpm_get(up);
3267
3268         if (port->sysrq)
3269                 locked = 0;
3270         else if (oops_in_progress)
3271                 locked = spin_trylock_irqsave(&port->lock, flags);
3272         else
3273                 spin_lock_irqsave(&port->lock, flags);
3274
3275         /*
3276          *      First save the IER then disable the interrupts
3277          */
3278         ier = serial_port_in(port, UART_IER);
3279
3280         if (up->capabilities & UART_CAP_UUE)
3281                 serial_port_out(port, UART_IER, UART_IER_UUE);
3282         else
3283                 serial_port_out(port, UART_IER, 0);
3284
3285         /* check scratch reg to see if port powered off during system sleep */
3286         if (up->canary && (up->canary != serial_port_in(port, UART_SCR))) {
3287                 serial8250_console_restore(up);
3288                 up->canary = 0;
3289         }
3290
3291         uart_console_write(port, s, count, serial8250_console_putchar);
3292
3293         /*
3294          *      Finally, wait for transmitter to become empty
3295          *      and restore the IER
3296          */
3297         wait_for_xmitr(up, BOTH_EMPTY);
3298         serial_port_out(port, UART_IER, ier);
3299
3300         /*
3301          *      The receive handling will happen properly because the
3302          *      receive ready bit will still be set; it is not cleared
3303          *      on read.  However, modem control will not, we must
3304          *      call it if we have saved something in the saved flags
3305          *      while processing with interrupts off.
3306          */
3307         if (up->msr_saved_flags)
3308                 serial8250_modem_status(up);
3309
3310         if (locked)
3311                 spin_unlock_irqrestore(&port->lock, flags);
3312         serial8250_rpm_put(up);
3313 }
3314
3315 static unsigned int probe_baud(struct uart_port *port)
3316 {
3317         unsigned char lcr, dll, dlm;
3318         unsigned int quot;
3319
3320         lcr = serial_port_in(port, UART_LCR);
3321         serial_port_out(port, UART_LCR, lcr | UART_LCR_DLAB);
3322         dll = serial_port_in(port, UART_DLL);
3323         dlm = serial_port_in(port, UART_DLM);
3324         serial_port_out(port, UART_LCR, lcr);
3325
3326         quot = (dlm << 8) | dll;
3327         return (port->uartclk / 16) / quot;
3328 }
3329
3330 int serial8250_console_setup(struct uart_port *port, char *options, bool probe)
3331 {
3332         int baud = 9600;
3333         int bits = 8;
3334         int parity = 'n';
3335         int flow = 'n';
3336
3337         if (!port->iobase && !port->membase)
3338                 return -ENODEV;
3339
3340         if (options)
3341                 uart_parse_options(options, &baud, &parity, &bits, &flow);
3342         else if (probe)
3343                 baud = probe_baud(port);
3344
3345         return uart_set_options(port, port->cons, baud, parity, bits, flow);
3346 }
3347
3348 #endif /* CONFIG_SERIAL_8250_CONSOLE */
3349
3350 MODULE_LICENSE("GPL");