sound/soc/codecs/rt5677.c

   1 /*
   2  * rt5677.c  --  RT5677 ALSA SoC audio codec driver
   3  *
   4  * Copyright 2013 Realtek Semiconductor Corp.
   5  * Author: Oder Chiou <oder_chiou@realtek.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11
  12 #include <linux/fs.h>
  13 #include <linux/module.h>
  14 #include <linux/moduleparam.h>
  15 #include <linux/init.h>
  16 #include <linux/delay.h>
  17 #include <linux/pm.h>
  18 #include <linux/regmap.h>
  19 #include <linux/i2c.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/spi/spi.h>
  22 #include <linux/firmware.h>
  23 #include <linux/property.h>
  24 #include <sound/core.h>
  25 #include <sound/pcm.h>
  26 #include <sound/pcm_params.h>
  27 #include <sound/soc.h>
  28 #include <sound/soc-dapm.h>
  29 #include <sound/initval.h>
  30 #include <sound/tlv.h>
  31
  32 #include "rl6231.h"
  33 #include "rt5677.h"
  34 #include "rt5677-spi.h"
  35
  36 #define RT5677_DEVICE_ID 0x6327
  37
  38 #define RT5677_PR_RANGE_BASE (0xff + 1)
  39 #define RT5677_PR_SPACING 0x100
  40
  41 #define RT5677_PR_BASE (RT5677_PR_RANGE_BASE + (0 * RT5677_PR_SPACING))
  42
  43 static const struct regmap_range_cfg rt5677_ranges[] = {
  44         {
  45                 .name = "PR",
  46                 .range_min = RT5677_PR_BASE,
  47                 .range_max = RT5677_PR_BASE + 0xfd,
  48                 .selector_reg = RT5677_PRIV_INDEX,
  49                 .selector_mask = 0xff,
  50                 .selector_shift = 0x0,
  51                 .window_start = RT5677_PRIV_DATA,
  52                 .window_len = 0x1,
  53         },
  54 };
  55
  56 static const struct reg_sequence init_list[] = {
  57         {RT5677_ASRC_12,        0x0018},
  58         {RT5677_PR_BASE + 0x3d, 0x364d},
  59         {RT5677_PR_BASE + 0x17, 0x4fc0},
  60         {RT5677_PR_BASE + 0x13, 0x0312},
  61         {RT5677_PR_BASE + 0x1e, 0x0000},
  62         {RT5677_PR_BASE + 0x12, 0x0eaa},
  63         {RT5677_PR_BASE + 0x14, 0x018a},
  64         {RT5677_PR_BASE + 0x15, 0x0490},
  65         {RT5677_PR_BASE + 0x38, 0x0f71},
  66         {RT5677_PR_BASE + 0x39, 0x0f71},
  67 };
  68 #define RT5677_INIT_REG_LEN ARRAY_SIZE(init_list)
  69
  70 static const struct reg_default rt5677_reg[] = {
  71         {RT5677_RESET                   , 0x0000},
  72         {RT5677_LOUT1                   , 0xa800},
  73         {RT5677_IN1                     , 0x0000},
  74         {RT5677_MICBIAS                 , 0x0000},
  75         {RT5677_SLIMBUS_PARAM           , 0x0000},
  76         {RT5677_SLIMBUS_RX              , 0x0000},
  77         {RT5677_SLIMBUS_CTRL            , 0x0000},
  78         {RT5677_SIDETONE_CTRL           , 0x000b},
  79         {RT5677_ANA_DAC1_2_3_SRC        , 0x0000},
  80         {RT5677_IF_DSP_DAC3_4_MIXER     , 0x1111},
  81         {RT5677_DAC4_DIG_VOL            , 0xafaf},
  82         {RT5677_DAC3_DIG_VOL            , 0xafaf},
  83         {RT5677_DAC1_DIG_VOL            , 0xafaf},
  84         {RT5677_DAC2_DIG_VOL            , 0xafaf},
  85         {RT5677_IF_DSP_DAC2_MIXER       , 0x0011},
  86         {RT5677_STO1_ADC_DIG_VOL        , 0x2f2f},
  87         {RT5677_MONO_ADC_DIG_VOL        , 0x2f2f},
  88         {RT5677_STO1_2_ADC_BST          , 0x0000},
  89         {RT5677_STO2_ADC_DIG_VOL        , 0x2f2f},
  90         {RT5677_ADC_BST_CTRL2           , 0x0000},
  91         {RT5677_STO3_4_ADC_BST          , 0x0000},
  92         {RT5677_STO3_ADC_DIG_VOL        , 0x2f2f},
  93         {RT5677_STO4_ADC_DIG_VOL        , 0x2f2f},
  94         {RT5677_STO4_ADC_MIXER          , 0xd4c0},
  95         {RT5677_STO3_ADC_MIXER          , 0xd4c0},
  96         {RT5677_STO2_ADC_MIXER          , 0xd4c0},
  97         {RT5677_STO1_ADC_MIXER          , 0xd4c0},
  98         {RT5677_MONO_ADC_MIXER          , 0xd4d1},
  99         {RT5677_ADC_IF_DSP_DAC1_MIXER   , 0x8080},
 100         {RT5677_STO1_DAC_MIXER          , 0xaaaa},
 101         {RT5677_MONO_DAC_MIXER          , 0xaaaa},
 102         {RT5677_DD1_MIXER               , 0xaaaa},
 103         {RT5677_DD2_MIXER               , 0xaaaa},
 104         {RT5677_IF3_DATA                , 0x0000},
 105         {RT5677_IF4_DATA                , 0x0000},
 106         {RT5677_PDM_OUT_CTRL            , 0x8888},
 107         {RT5677_PDM_DATA_CTRL1          , 0x0000},
 108         {RT5677_PDM_DATA_CTRL2          , 0x0000},
 109         {RT5677_PDM1_DATA_CTRL2         , 0x0000},
 110         {RT5677_PDM1_DATA_CTRL3         , 0x0000},
 111         {RT5677_PDM1_DATA_CTRL4         , 0x0000},
 112         {RT5677_PDM2_DATA_CTRL2         , 0x0000},
 113         {RT5677_PDM2_DATA_CTRL3         , 0x0000},
 114         {RT5677_PDM2_DATA_CTRL4         , 0x0000},
 115         {RT5677_TDM1_CTRL1              , 0x0300},
 116         {RT5677_TDM1_CTRL2              , 0x0000},
 117         {RT5677_TDM1_CTRL3              , 0x4000},
 118         {RT5677_TDM1_CTRL4              , 0x0123},
 119         {RT5677_TDM1_CTRL5              , 0x4567},
 120         {RT5677_TDM2_CTRL1              , 0x0300},
 121         {RT5677_TDM2_CTRL2              , 0x0000},
 122         {RT5677_TDM2_CTRL3              , 0x4000},
 123         {RT5677_TDM2_CTRL4              , 0x0123},
 124         {RT5677_TDM2_CTRL5              , 0x4567},
 125         {RT5677_I2C_MASTER_CTRL1        , 0x0001},
 126         {RT5677_I2C_MASTER_CTRL2        , 0x0000},
 127         {RT5677_I2C_MASTER_CTRL3        , 0x0000},
 128         {RT5677_I2C_MASTER_CTRL4        , 0x0000},
 129         {RT5677_I2C_MASTER_CTRL5        , 0x0000},
 130         {RT5677_I2C_MASTER_CTRL6        , 0x0000},
 131         {RT5677_I2C_MASTER_CTRL7        , 0x0000},
 132         {RT5677_I2C_MASTER_CTRL8        , 0x0000},
 133         {RT5677_DMIC_CTRL1              , 0x1505},
 134         {RT5677_DMIC_CTRL2              , 0x0055},
 135         {RT5677_HAP_GENE_CTRL1          , 0x0111},
 136         {RT5677_HAP_GENE_CTRL2          , 0x0064},
 137         {RT5677_HAP_GENE_CTRL3          , 0xef0e},
 138         {RT5677_HAP_GENE_CTRL4          , 0xf0f0},
 139         {RT5677_HAP_GENE_CTRL5          , 0xef0e},
 140         {RT5677_HAP_GENE_CTRL6          , 0xf0f0},
 141         {RT5677_HAP_GENE_CTRL7          , 0xef0e},
 142         {RT5677_HAP_GENE_CTRL8          , 0xf0f0},
 143         {RT5677_HAP_GENE_CTRL9          , 0xf000},
 144         {RT5677_HAP_GENE_CTRL10         , 0x0000},
 145         {RT5677_PWR_DIG1                , 0x0000},
 146         {RT5677_PWR_DIG2                , 0x0000},
 147         {RT5677_PWR_ANLG1               , 0x0055},
 148         {RT5677_PWR_ANLG2               , 0x0000},
 149         {RT5677_PWR_DSP1                , 0x0001},
 150         {RT5677_PWR_DSP_ST              , 0x0000},
 151         {RT5677_PWR_DSP2                , 0x0000},
 152         {RT5677_ADC_DAC_HPF_CTRL1       , 0x0e00},
 153         {RT5677_PRIV_INDEX              , 0x0000},
 154         {RT5677_PRIV_DATA               , 0x0000},
 155         {RT5677_I2S4_SDP                , 0x8000},
 156         {RT5677_I2S1_SDP                , 0x8000},
 157         {RT5677_I2S2_SDP                , 0x8000},
 158         {RT5677_I2S3_SDP                , 0x8000},
 159         {RT5677_CLK_TREE_CTRL1          , 0x1111},
 160         {RT5677_CLK_TREE_CTRL2          , 0x1111},
 161         {RT5677_CLK_TREE_CTRL3          , 0x0000},
 162         {RT5677_PLL1_CTRL1              , 0x0000},
 163         {RT5677_PLL1_CTRL2              , 0x0000},
 164         {RT5677_PLL2_CTRL1              , 0x0c60},
 165         {RT5677_PLL2_CTRL2              , 0x2000},
 166         {RT5677_GLB_CLK1                , 0x0000},
 167         {RT5677_GLB_CLK2                , 0x0000},
 168         {RT5677_ASRC_1                  , 0x0000},
 169         {RT5677_ASRC_2                  , 0x0000},
 170         {RT5677_ASRC_3                  , 0x0000},
 171         {RT5677_ASRC_4                  , 0x0000},
 172         {RT5677_ASRC_5                  , 0x0000},
 173         {RT5677_ASRC_6                  , 0x0000},
 174         {RT5677_ASRC_7                  , 0x0000},
 175         {RT5677_ASRC_8                  , 0x0000},
 176         {RT5677_ASRC_9                  , 0x0000},
 177         {RT5677_ASRC_10                 , 0x0000},
 178         {RT5677_ASRC_11                 , 0x0000},
 179         {RT5677_ASRC_12                 , 0x0018},
 180         {RT5677_ASRC_13                 , 0x0000},
 181         {RT5677_ASRC_14                 , 0x0000},
 182         {RT5677_ASRC_15                 , 0x0000},
 183         {RT5677_ASRC_16                 , 0x0000},
 184         {RT5677_ASRC_17                 , 0x0000},
 185         {RT5677_ASRC_18                 , 0x0000},
 186         {RT5677_ASRC_19                 , 0x0000},
 187         {RT5677_ASRC_20                 , 0x0000},
 188         {RT5677_ASRC_21                 , 0x000c},
 189         {RT5677_ASRC_22                 , 0x0000},
 190         {RT5677_ASRC_23                 , 0x0000},
 191         {RT5677_VAD_CTRL1               , 0x2184},
 192         {RT5677_VAD_CTRL2               , 0x010a},
 193         {RT5677_VAD_CTRL3               , 0x0aea},
 194         {RT5677_VAD_CTRL4               , 0x000c},
 195         {RT5677_VAD_CTRL5               , 0x0000},
 196         {RT5677_DSP_INB_CTRL1           , 0x0000},
 197         {RT5677_DSP_INB_CTRL2           , 0x0000},
 198         {RT5677_DSP_IN_OUTB_CTRL        , 0x0000},
 199         {RT5677_DSP_OUTB0_1_DIG_VOL     , 0x2f2f},
 200         {RT5677_DSP_OUTB2_3_DIG_VOL     , 0x2f2f},
 201         {RT5677_DSP_OUTB4_5_DIG_VOL     , 0x2f2f},
 202         {RT5677_DSP_OUTB6_7_DIG_VOL     , 0x2f2f},
 203         {RT5677_ADC_EQ_CTRL1            , 0x6000},
 204         {RT5677_ADC_EQ_CTRL2            , 0x0000},
 205         {RT5677_EQ_CTRL1                , 0xc000},
 206         {RT5677_EQ_CTRL2                , 0x0000},
 207         {RT5677_EQ_CTRL3                , 0x0000},
 208         {RT5677_SOFT_VOL_ZERO_CROSS1    , 0x0009},
 209         {RT5677_JD_CTRL1                , 0x0000},
 210         {RT5677_JD_CTRL2                , 0x0000},
 211         {RT5677_JD_CTRL3                , 0x0000},
 212         {RT5677_IRQ_CTRL1               , 0x0000},
 213         {RT5677_IRQ_CTRL2               , 0x0000},
 214         {RT5677_GPIO_ST                 , 0x0000},
 215         {RT5677_GPIO_CTRL1              , 0x0000},
 216         {RT5677_GPIO_CTRL2              , 0x0000},
 217         {RT5677_GPIO_CTRL3              , 0x0000},
 218         {RT5677_STO1_ADC_HI_FILTER1     , 0xb320},
 219         {RT5677_STO1_ADC_HI_FILTER2     , 0x0000},
 220         {RT5677_MONO_ADC_HI_FILTER1     , 0xb300},
 221         {RT5677_MONO_ADC_HI_FILTER2     , 0x0000},
 222         {RT5677_STO2_ADC_HI_FILTER1     , 0xb300},
 223         {RT5677_STO2_ADC_HI_FILTER2     , 0x0000},
 224         {RT5677_STO3_ADC_HI_FILTER1     , 0xb300},
 225         {RT5677_STO3_ADC_HI_FILTER2     , 0x0000},
 226         {RT5677_STO4_ADC_HI_FILTER1     , 0xb300},
 227         {RT5677_STO4_ADC_HI_FILTER2     , 0x0000},
 228         {RT5677_MB_DRC_CTRL1            , 0x0f20},
 229         {RT5677_DRC1_CTRL1              , 0x001f},
 230         {RT5677_DRC1_CTRL2              , 0x020c},
 231         {RT5677_DRC1_CTRL3              , 0x1f00},
 232         {RT5677_DRC1_CTRL4              , 0x0000},
 233         {RT5677_DRC1_CTRL5              , 0x0000},
 234         {RT5677_DRC1_CTRL6              , 0x0029},
 235         {RT5677_DRC2_CTRL1              , 0x001f},
 236         {RT5677_DRC2_CTRL2              , 0x020c},
 237         {RT5677_DRC2_CTRL3              , 0x1f00},
 238         {RT5677_DRC2_CTRL4              , 0x0000},
 239         {RT5677_DRC2_CTRL5              , 0x0000},
 240         {RT5677_DRC2_CTRL6              , 0x0029},
 241         {RT5677_DRC1_HL_CTRL1           , 0x8000},
 242         {RT5677_DRC1_HL_CTRL2           , 0x0200},
 243         {RT5677_DRC2_HL_CTRL1           , 0x8000},
 244         {RT5677_DRC2_HL_CTRL2           , 0x0200},
 245         {RT5677_DSP_INB1_SRC_CTRL1      , 0x5800},
 246         {RT5677_DSP_INB1_SRC_CTRL2      , 0x0000},
 247         {RT5677_DSP_INB1_SRC_CTRL3      , 0x0000},
 248         {RT5677_DSP_INB1_SRC_CTRL4      , 0x0800},
 249         {RT5677_DSP_INB2_SRC_CTRL1      , 0x5800},
 250         {RT5677_DSP_INB2_SRC_CTRL2      , 0x0000},
 251         {RT5677_DSP_INB2_SRC_CTRL3      , 0x0000},
 252         {RT5677_DSP_INB2_SRC_CTRL4      , 0x0800},
 253         {RT5677_DSP_INB3_SRC_CTRL1      , 0x5800},
 254         {RT5677_DSP_INB3_SRC_CTRL2      , 0x0000},
 255         {RT5677_DSP_INB3_SRC_CTRL3      , 0x0000},
 256         {RT5677_DSP_INB3_SRC_CTRL4      , 0x0800},
 257         {RT5677_DSP_OUTB1_SRC_CTRL1     , 0x5800},
 258         {RT5677_DSP_OUTB1_SRC_CTRL2     , 0x0000},
 259         {RT5677_DSP_OUTB1_SRC_CTRL3     , 0x0000},
 260         {RT5677_DSP_OUTB1_SRC_CTRL4     , 0x0800},
 261         {RT5677_DSP_OUTB2_SRC_CTRL1     , 0x5800},
 262         {RT5677_DSP_OUTB2_SRC_CTRL2     , 0x0000},
 263         {RT5677_DSP_OUTB2_SRC_CTRL3     , 0x0000},
 264         {RT5677_DSP_OUTB2_SRC_CTRL4     , 0x0800},
 265         {RT5677_DSP_OUTB_0123_MIXER_CTRL, 0xfefe},
 266         {RT5677_DSP_OUTB_45_MIXER_CTRL  , 0xfefe},
 267         {RT5677_DSP_OUTB_67_MIXER_CTRL  , 0xfefe},
 268         {RT5677_DIG_MISC                , 0x0000},
 269         {RT5677_GEN_CTRL1               , 0x0000},
 270         {RT5677_GEN_CTRL2               , 0x0000},
 271         {RT5677_VENDOR_ID               , 0x0000},
 272         {RT5677_VENDOR_ID1              , 0x10ec},
 273         {RT5677_VENDOR_ID2              , 0x6327},
 274 };
 275
 276 static bool rt5677_volatile_register(struct device *dev, unsigned int reg)
 277 {
 278         int i;
 279
 280         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 281                 if (reg >= rt5677_ranges[i].range_min &&
 282                         reg <= rt5677_ranges[i].range_max) {
 283                         return true;
 284                 }
 285         }
 286
 287         switch (reg) {
 288         case RT5677_RESET:
 289         case RT5677_SLIMBUS_PARAM:
 290         case RT5677_PDM_DATA_CTRL1:
 291         case RT5677_PDM_DATA_CTRL2:
 292         case RT5677_PDM1_DATA_CTRL4:
 293         case RT5677_PDM2_DATA_CTRL4:
 294         case RT5677_I2C_MASTER_CTRL1:
 295         case RT5677_I2C_MASTER_CTRL7:
 296         case RT5677_I2C_MASTER_CTRL8:
 297         case RT5677_HAP_GENE_CTRL2:
 298         case RT5677_PWR_ANLG2: /* Modified by DSP firmware */
 299         case RT5677_PWR_DSP_ST:
 300         case RT5677_PRIV_DATA:
 301         case RT5677_PLL1_CTRL2:
 302         case RT5677_PLL2_CTRL2:
 303         case RT5677_ASRC_22:
 304         case RT5677_ASRC_23:
 305         case RT5677_VAD_CTRL5:
 306         case RT5677_ADC_EQ_CTRL1:
 307         case RT5677_EQ_CTRL1:
 308         case RT5677_IRQ_CTRL1:
 309         case RT5677_IRQ_CTRL2:
 310         case RT5677_GPIO_ST:
 311         case RT5677_DSP_INB1_SRC_CTRL4:
 312         case RT5677_DSP_INB2_SRC_CTRL4:
 313         case RT5677_DSP_INB3_SRC_CTRL4:
 314         case RT5677_DSP_OUTB1_SRC_CTRL4:
 315         case RT5677_DSP_OUTB2_SRC_CTRL4:
 316         case RT5677_VENDOR_ID:
 317         case RT5677_VENDOR_ID1:
 318         case RT5677_VENDOR_ID2:
 319                 return true;
 320         default:
 321                 return false;
 322         }
 323 }
 324
 325 static bool rt5677_readable_register(struct device *dev, unsigned int reg)
 326 {
 327         int i;
 328
 329         for (i = 0; i < ARRAY_SIZE(rt5677_ranges); i++) {
 330                 if (reg >= rt5677_ranges[i].range_min &&
 331                         reg <= rt5677_ranges[i].range_max) {
 332                         return true;
 333                 }
 334         }
 335
 336         switch (reg) {
 337         case RT5677_RESET:
 338         case RT5677_LOUT1:
 339         case RT5677_IN1:
 340         case RT5677_MICBIAS:
 341         case RT5677_SLIMBUS_PARAM:
 342         case RT5677_SLIMBUS_RX:
 343         case RT5677_SLIMBUS_CTRL:
 344         case RT5677_SIDETONE_CTRL:
 345         case RT5677_ANA_DAC1_2_3_SRC:
 346         case RT5677_IF_DSP_DAC3_4_MIXER:
 347         case RT5677_DAC4_DIG_VOL:
 348         case RT5677_DAC3_DIG_VOL:
 349         case RT5677_DAC1_DIG_VOL:
 350         case RT5677_DAC2_DIG_VOL:
 351         case RT5677_IF_DSP_DAC2_MIXER:
 352         case RT5677_STO1_ADC_DIG_VOL:
 353         case RT5677_MONO_ADC_DIG_VOL:
 354         case RT5677_STO1_2_ADC_BST:
 355         case RT5677_STO2_ADC_DIG_VOL:
 356         case RT5677_ADC_BST_CTRL2:
 357         case RT5677_STO3_4_ADC_BST:
 358         case RT5677_STO3_ADC_DIG_VOL:
 359         case RT5677_STO4_ADC_DIG_VOL:
 360         case RT5677_STO4_ADC_MIXER:
 361         case RT5677_STO3_ADC_MIXER:
 362         case RT5677_STO2_ADC_MIXER:
 363         case RT5677_STO1_ADC_MIXER:
 364         case RT5677_MONO_ADC_MIXER:
 365         case RT5677_ADC_IF_DSP_DAC1_MIXER:
 366         case RT5677_STO1_DAC_MIXER:
 367         case RT5677_MONO_DAC_MIXER:
 368         case RT5677_DD1_MIXER:
 369         case RT5677_DD2_MIXER:
 370         case RT5677_IF3_DATA:
 371         case RT5677_IF4_DATA:
 372         case RT5677_PDM_OUT_CTRL:
 373         case RT5677_PDM_DATA_CTRL1:
 374         case RT5677_PDM_DATA_CTRL2:
 375         case RT5677_PDM1_DATA_CTRL2:
 376         case RT5677_PDM1_DATA_CTRL3:
 377         case RT5677_PDM1_DATA_CTRL4:
 378         case RT5677_PDM2_DATA_CTRL2:
 379         case RT5677_PDM2_DATA_CTRL3:
 380         case RT5677_PDM2_DATA_CTRL4:
 381         case RT5677_TDM1_CTRL1:
 382         case RT5677_TDM1_CTRL2:
 383         case RT5677_TDM1_CTRL3:
 384         case RT5677_TDM1_CTRL4:
 385         case RT5677_TDM1_CTRL5:
 386         case RT5677_TDM2_CTRL1:
 387         case RT5677_TDM2_CTRL2:
 388         case RT5677_TDM2_CTRL3:
 389         case RT5677_TDM2_CTRL4:
 390         case RT5677_TDM2_CTRL5:
 391         case RT5677_I2C_MASTER_CTRL1:
 392         case RT5677_I2C_MASTER_CTRL2:
 393         case RT5677_I2C_MASTER_CTRL3:
 394         case RT5677_I2C_MASTER_CTRL4:
 395         case RT5677_I2C_MASTER_CTRL5:
 396         case RT5677_I2C_MASTER_CTRL6:
 397         case RT5677_I2C_MASTER_CTRL7:
 398         case RT5677_I2C_MASTER_CTRL8:
 399         case RT5677_DMIC_CTRL1:
 400         case RT5677_DMIC_CTRL2:
 401         case RT5677_HAP_GENE_CTRL1:
 402         case RT5677_HAP_GENE_CTRL2:
 403         case RT5677_HAP_GENE_CTRL3:
 404         case RT5677_HAP_GENE_CTRL4:
 405         case RT5677_HAP_GENE_CTRL5:
 406         case RT5677_HAP_GENE_CTRL6:
 407         case RT5677_HAP_GENE_CTRL7:
 408         case RT5677_HAP_GENE_CTRL8:
 409         case RT5677_HAP_GENE_CTRL9:
 410         case RT5677_HAP_GENE_CTRL10:
 411         case RT5677_PWR_DIG1:
 412         case RT5677_PWR_DIG2:
 413         case RT5677_PWR_ANLG1:
 414         case RT5677_PWR_ANLG2:
 415         case RT5677_PWR_DSP1:
 416         case RT5677_PWR_DSP_ST:
 417         case RT5677_PWR_DSP2:
 418         case RT5677_ADC_DAC_HPF_CTRL1:
 419         case RT5677_PRIV_INDEX:
 420         case RT5677_PRIV_DATA:
 421         case RT5677_I2S4_SDP:
 422         case RT5677_I2S1_SDP:
 423         case RT5677_I2S2_SDP:
 424         case RT5677_I2S3_SDP:
 425         case RT5677_CLK_TREE_CTRL1:
 426         case RT5677_CLK_TREE_CTRL2:
 427         case RT5677_CLK_TREE_CTRL3:
 428         case RT5677_PLL1_CTRL1:
 429         case RT5677_PLL1_CTRL2:
 430         case RT5677_PLL2_CTRL1:
 431         case RT5677_PLL2_CTRL2:
 432         case RT5677_GLB_CLK1:
 433         case RT5677_GLB_CLK2:
 434         case RT5677_ASRC_1:
 435         case RT5677_ASRC_2:
 436         case RT5677_ASRC_3:
 437         case RT5677_ASRC_4:
 438         case RT5677_ASRC_5:
 439         case RT5677_ASRC_6:
 440         case RT5677_ASRC_7:
 441         case RT5677_ASRC_8:
 442         case RT5677_ASRC_9:
 443         case RT5677_ASRC_10:
 444         case RT5677_ASRC_11:
 445         case RT5677_ASRC_12:
 446         case RT5677_ASRC_13:
 447         case RT5677_ASRC_14:
 448         case RT5677_ASRC_15:
 449         case RT5677_ASRC_16:
 450         case RT5677_ASRC_17:
 451         case RT5677_ASRC_18:
 452         case RT5677_ASRC_19:
 453         case RT5677_ASRC_20:
 454         case RT5677_ASRC_21:
 455         case RT5677_ASRC_22:
 456         case RT5677_ASRC_23:
 457         case RT5677_VAD_CTRL1:
 458         case RT5677_VAD_CTRL2:
 459         case RT5677_VAD_CTRL3:
 460         case RT5677_VAD_CTRL4:
 461         case RT5677_VAD_CTRL5:
 462         case RT5677_DSP_INB_CTRL1:
 463         case RT5677_DSP_INB_CTRL2:
 464         case RT5677_DSP_IN_OUTB_CTRL:
 465         case RT5677_DSP_OUTB0_1_DIG_VOL:
 466         case RT5677_DSP_OUTB2_3_DIG_VOL:
 467         case RT5677_DSP_OUTB4_5_DIG_VOL:
 468         case RT5677_DSP_OUTB6_7_DIG_VOL:
 469         case RT5677_ADC_EQ_CTRL1:
 470         case RT5677_ADC_EQ_CTRL2:
 471         case RT5677_EQ_CTRL1:
 472         case RT5677_EQ_CTRL2:
 473         case RT5677_EQ_CTRL3:
 474         case RT5677_SOFT_VOL_ZERO_CROSS1:
 475         case RT5677_JD_CTRL1:
 476         case RT5677_JD_CTRL2:
 477         case RT5677_JD_CTRL3:
 478         case RT5677_IRQ_CTRL1:
 479         case RT5677_IRQ_CTRL2:
 480         case RT5677_GPIO_ST:
 481         case RT5677_GPIO_CTRL1:
 482         case RT5677_GPIO_CTRL2:
 483         case RT5677_GPIO_CTRL3:
 484         case RT5677_STO1_ADC_HI_FILTER1:
 485         case RT5677_STO1_ADC_HI_FILTER2:
 486         case RT5677_MONO_ADC_HI_FILTER1:
 487         case RT5677_MONO_ADC_HI_FILTER2:
 488         case RT5677_STO2_ADC_HI_FILTER1:
 489         case RT5677_STO2_ADC_HI_FILTER2:
 490         case RT5677_STO3_ADC_HI_FILTER1:
 491         case RT5677_STO3_ADC_HI_FILTER2:
 492         case RT5677_STO4_ADC_HI_FILTER1:
 493         case RT5677_STO4_ADC_HI_FILTER2:
 494         case RT5677_MB_DRC_CTRL1:
 495         case RT5677_DRC1_CTRL1:
 496         case RT5677_DRC1_CTRL2:
 497         case RT5677_DRC1_CTRL3:
 498         case RT5677_DRC1_CTRL4:
 499         case RT5677_DRC1_CTRL5:
 500         case RT5677_DRC1_CTRL6:
 501         case RT5677_DRC2_CTRL1:
 502         case RT5677_DRC2_CTRL2:
 503         case RT5677_DRC2_CTRL3:
 504         case RT5677_DRC2_CTRL4:
 505         case RT5677_DRC2_CTRL5:
 506         case RT5677_DRC2_CTRL6:
 507         case RT5677_DRC1_HL_CTRL1:
 508         case RT5677_DRC1_HL_CTRL2:
 509         case RT5677_DRC2_HL_CTRL1:
 510         case RT5677_DRC2_HL_CTRL2:
 511         case RT5677_DSP_INB1_SRC_CTRL1:
 512         case RT5677_DSP_INB1_SRC_CTRL2:
 513         case RT5677_DSP_INB1_SRC_CTRL3:
 514         case RT5677_DSP_INB1_SRC_CTRL4:
 515         case RT5677_DSP_INB2_SRC_CTRL1:
 516         case RT5677_DSP_INB2_SRC_CTRL2:
 517         case RT5677_DSP_INB2_SRC_CTRL3:
 518         case RT5677_DSP_INB2_SRC_CTRL4:
 519         case RT5677_DSP_INB3_SRC_CTRL1:
 520         case RT5677_DSP_INB3_SRC_CTRL2:
 521         case RT5677_DSP_INB3_SRC_CTRL3:
 522         case RT5677_DSP_INB3_SRC_CTRL4:
 523         case RT5677_DSP_OUTB1_SRC_CTRL1:
 524         case RT5677_DSP_OUTB1_SRC_CTRL2:
 525         case RT5677_DSP_OUTB1_SRC_CTRL3:
 526         case RT5677_DSP_OUTB1_SRC_CTRL4:
 527         case RT5677_DSP_OUTB2_SRC_CTRL1:
 528         case RT5677_DSP_OUTB2_SRC_CTRL2:
 529         case RT5677_DSP_OUTB2_SRC_CTRL3:
 530         case RT5677_DSP_OUTB2_SRC_CTRL4:
 531         case RT5677_DSP_OUTB_0123_MIXER_CTRL:
 532         case RT5677_DSP_OUTB_45_MIXER_CTRL:
 533         case RT5677_DSP_OUTB_67_MIXER_CTRL:
 534         case RT5677_DIG_MISC:
 535         case RT5677_GEN_CTRL1:
 536         case RT5677_GEN_CTRL2:
 537         case RT5677_VENDOR_ID:
 538         case RT5677_VENDOR_ID1:
 539         case RT5677_VENDOR_ID2:
 540                 return true;
 541         default:
 542                 return false;
 543         }
 544 }
 545
 546 /**
 547  * rt5677_dsp_mode_i2c_write_addr - Write value to address on DSP mode.
 548  * @rt5677: Private Data.
 549  * @addr: Address index.
 550  * @value: Address data.
 551  *
 552  *
 553  * Returns 0 for success or negative error code.
 554  */
 555 static int rt5677_dsp_mode_i2c_write_addr(struct rt5677_priv *rt5677,
 556                 unsigned int addr, unsigned int value, unsigned int opcode)
 557 {
 558         struct snd_soc_codec *codec = rt5677->codec;
 559         int ret;
 560
 561         mutex_lock(&rt5677->dsp_cmd_lock);
 562
 563         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_MSB,
 564                 addr >> 16);
 565         if (ret < 0) {
 566                 dev_err(codec->dev, "Failed to set addr msb value: %d\n", ret);
 567                 goto err;
 568         }
 569
 570         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_LSB,
 571                 addr & 0xffff);
 572         if (ret < 0) {
 573                 dev_err(codec->dev, "Failed to set addr lsb value: %d\n", ret);
 574                 goto err;
 575         }
 576
 577         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_MSB,
 578                 value >> 16);
 579         if (ret < 0) {
 580                 dev_err(codec->dev, "Failed to set data msb value: %d\n", ret);
 581                 goto err;
 582         }
 583
 584         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_LSB,
 585                 value & 0xffff);
 586         if (ret < 0) {
 587                 dev_err(codec->dev, "Failed to set data lsb value: %d\n", ret);
 588                 goto err;
 589         }
 590
 591         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_OP_CODE,
 592                 opcode);
 593         if (ret < 0) {
 594                 dev_err(codec->dev, "Failed to set op code value: %d\n", ret);
 595                 goto err;
 596         }
 597
 598 err:
 599         mutex_unlock(&rt5677->dsp_cmd_lock);
 600
 601         return ret;
 602 }
 603
 604 /**
 605  * rt5677_dsp_mode_i2c_read_addr - Read value from address on DSP mode.
 606  * rt5677: Private Data.
 607  * @addr: Address index.
 608  * @value: Address data.
 609  *
 610  *
 611  * Returns 0 for success or negative error code.
 612  */
 613 static int rt5677_dsp_mode_i2c_read_addr(
 614         struct rt5677_priv *rt5677, unsigned int addr, unsigned int *value)
 615 {
 616         struct snd_soc_codec *codec = rt5677->codec;
 617         int ret;
 618         unsigned int msb, lsb;
 619
 620         mutex_lock(&rt5677->dsp_cmd_lock);
 621
 622         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_MSB,
 623                 addr >> 16);
 624         if (ret < 0) {
 625                 dev_err(codec->dev, "Failed to set addr msb value: %d\n", ret);
 626                 goto err;
 627         }
 628
 629         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_ADDR_LSB,
 630                 addr & 0xffff);
 631         if (ret < 0) {
 632                 dev_err(codec->dev, "Failed to set addr lsb value: %d\n", ret);
 633                 goto err;
 634         }
 635
 636         ret = regmap_write(rt5677->regmap_physical, RT5677_DSP_I2C_OP_CODE,
 637                 0x0002);
 638         if (ret < 0) {
 639                 dev_err(codec->dev, "Failed to set op code value: %d\n", ret);
 640                 goto err;
 641         }
 642
 643         regmap_read(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_MSB, &msb);
 644         regmap_read(rt5677->regmap_physical, RT5677_DSP_I2C_DATA_LSB, &lsb);
 645         *value = (msb << 16) | lsb;
 646
 647 err:
 648         mutex_unlock(&rt5677->dsp_cmd_lock);
 649
 650         return ret;
 651 }
 652
 653 /**
 654  * rt5677_dsp_mode_i2c_write - Write register on DSP mode.
 655  * rt5677: Private Data.
 656  * @reg: Register index.
 657  * @value: Register data.
 658  *
 659  *
 660  * Returns 0 for success or negative error code.
 661  */
 662 static int rt5677_dsp_mode_i2c_write(struct rt5677_priv *rt5677,
 663                 unsigned int reg, unsigned int value)
 664 {
 665         return rt5677_dsp_mode_i2c_write_addr(rt5677, 0x18020000 + reg * 2,
 666                 value, 0x0001);
 667 }
 668
 669 /**
 670  * rt5677_dsp_mode_i2c_read - Read register on DSP mode.
 671  * @codec: SoC audio codec device.
 672  * @reg: Register index.
 673  * @value: Register data.
 674  *
 675  *
 676  * Returns 0 for success or negative error code.
 677  */
 678 static int rt5677_dsp_mode_i2c_read(
 679         struct rt5677_priv *rt5677, unsigned int reg, unsigned int *value)
 680 {
 681         int ret = rt5677_dsp_mode_i2c_read_addr(rt5677, 0x18020000 + reg * 2,
 682                 value);
 683
 684         *value &= 0xffff;
 685
 686         return ret;
 687 }
 688
 689 static void rt5677_set_dsp_mode(struct snd_soc_codec *codec, bool on)
 690 {
 691         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 692
 693         if (on) {
 694                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x2, 0x2);
 695                 rt5677->is_dsp_mode = true;
 696         } else {
 697                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x2, 0x0);
 698                 rt5677->is_dsp_mode = false;
 699         }
 700 }
 701
 702 static int rt5677_set_dsp_vad(struct snd_soc_codec *codec, bool on)
 703 {
 704         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 705         static bool activity;
 706         int ret;
 707
 708         if (!IS_ENABLED(CONFIG_SND_SOC_RT5677_SPI))
 709                 return -ENXIO;
 710
 711         if (on && !activity) {
 712                 activity = true;
 713
 714                 regcache_cache_only(rt5677->regmap, false);
 715                 regcache_cache_bypass(rt5677->regmap, true);
 716
 717                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x1, 0x1);
 718                 regmap_update_bits(rt5677->regmap,
 719                         RT5677_PR_BASE + RT5677_BIAS_CUR4, 0x0f00, 0x0f00);
 720                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
 721                         RT5677_LDO1_SEL_MASK, 0x0);
 722                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
 723                         RT5677_PWR_LDO1, RT5677_PWR_LDO1);
 724                 switch (rt5677->type) {
 725                 case RT5677:
 726                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
 727                                 RT5677_MCLK_SRC_MASK, RT5677_MCLK2_SRC);
 728                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK2,
 729                                 RT5677_PLL2_PR_SRC_MASK |
 730                                 RT5677_DSP_CLK_SRC_MASK,
 731                                 RT5677_PLL2_PR_SRC_MCLK2 |
 732                                 RT5677_DSP_CLK_SRC_BYPASS);
 733                         break;
 734                 case RT5676:
 735                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK2,
 736                                 RT5677_DSP_CLK_SRC_MASK,
 737                                 RT5677_DSP_CLK_SRC_BYPASS);
 738                         break;
 739                 default:
 740                         break;
 741                 }
 742                 regmap_write(rt5677->regmap, RT5677_PWR_DSP2, 0x07ff);
 743                 regmap_write(rt5677->regmap, RT5677_PWR_DSP1, 0x07fd);
 744                 rt5677_set_dsp_mode(codec, true);
 745
 746                 ret = reject_firmware(&rt5677->fw1, RT5677_FIRMWARE1,
 747                         codec->dev);
 748                 if (ret == 0) {
 749                         rt5677_spi_write_firmware(0x50000000, rt5677->fw1);
 750                         release_firmware(rt5677->fw1);
 751                 }
 752
 753                 ret = reject_firmware(&rt5677->fw2, RT5677_FIRMWARE2,
 754                         codec->dev);
 755                 if (ret == 0) {
 756                         rt5677_spi_write_firmware(0x60000000, rt5677->fw2);
 757                         release_firmware(rt5677->fw2);
 758                 }
 759
 760                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x1, 0x0);
 761
 762                 regcache_cache_bypass(rt5677->regmap, false);
 763                 regcache_cache_only(rt5677->regmap, true);
 764         } else if (!on && activity) {
 765                 activity = false;
 766
 767                 regcache_cache_only(rt5677->regmap, false);
 768                 regcache_cache_bypass(rt5677->regmap, true);
 769
 770                 regmap_update_bits(rt5677->regmap, RT5677_PWR_DSP1, 0x1, 0x1);
 771                 rt5677_set_dsp_mode(codec, false);
 772                 regmap_write(rt5677->regmap, RT5677_PWR_DSP1, 0x0001);
 773
 774                 regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
 775
 776                 regcache_cache_bypass(rt5677->regmap, false);
 777                 regcache_mark_dirty(rt5677->regmap);
 778                 regcache_sync(rt5677->regmap);
 779         }
 780
 781         return 0;
 782 }
 783
 784 static const DECLARE_TLV_DB_SCALE(out_vol_tlv, -4650, 150, 0);
 785 static const DECLARE_TLV_DB_SCALE(dac_vol_tlv, -6525, 75, 0);
 786 static const DECLARE_TLV_DB_SCALE(in_vol_tlv, -3450, 150, 0);
 787 static const DECLARE_TLV_DB_SCALE(adc_vol_tlv, -1725, 75, 0);
 788 static const DECLARE_TLV_DB_SCALE(adc_bst_tlv, 0, 1200, 0);
 789 static const DECLARE_TLV_DB_SCALE(st_vol_tlv, -4650, 150, 0);
 790
 791 /* {0, +20, +24, +30, +35, +40, +44, +50, +52} dB */
 792 static const DECLARE_TLV_DB_RANGE(bst_tlv,
 793         0, 0, TLV_DB_SCALE_ITEM(0, 0, 0),
 794         1, 1, TLV_DB_SCALE_ITEM(2000, 0, 0),
 795         2, 2, TLV_DB_SCALE_ITEM(2400, 0, 0),
 796         3, 5, TLV_DB_SCALE_ITEM(3000, 500, 0),
 797         6, 6, TLV_DB_SCALE_ITEM(4400, 0, 0),
 798         7, 7, TLV_DB_SCALE_ITEM(5000, 0, 0),
 799         8, 8, TLV_DB_SCALE_ITEM(5200, 0, 0)
 800 );
 801
 802 static int rt5677_dsp_vad_get(struct snd_kcontrol *kcontrol,
 803                 struct snd_ctl_elem_value *ucontrol)
 804 {
 805         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 806         struct rt5677_priv *rt5677 = snd_soc_component_get_drvdata(component);
 807
 808         ucontrol->value.integer.value[0] = rt5677->dsp_vad_en;
 809
 810         return 0;
 811 }
 812
 813 static int rt5677_dsp_vad_put(struct snd_kcontrol *kcontrol,
 814                 struct snd_ctl_elem_value *ucontrol)
 815 {
 816         struct snd_soc_component *component = snd_kcontrol_chip(kcontrol);
 817         struct rt5677_priv *rt5677 = snd_soc_component_get_drvdata(component);
 818         struct snd_soc_codec *codec = snd_soc_component_to_codec(component);
 819
 820         rt5677->dsp_vad_en = !!ucontrol->value.integer.value[0];
 821
 822         if (snd_soc_codec_get_bias_level(codec) == SND_SOC_BIAS_OFF)
 823                 rt5677_set_dsp_vad(codec, rt5677->dsp_vad_en);
 824
 825         return 0;
 826 }
 827
 828 static const struct snd_kcontrol_new rt5677_snd_controls[] = {
 829         /* OUTPUT Control */
 830         SOC_SINGLE("OUT1 Playback Switch", RT5677_LOUT1,
 831                 RT5677_LOUT1_L_MUTE_SFT, 1, 1),
 832         SOC_SINGLE("OUT2 Playback Switch", RT5677_LOUT1,
 833                 RT5677_LOUT2_L_MUTE_SFT, 1, 1),
 834         SOC_SINGLE("OUT3 Playback Switch", RT5677_LOUT1,
 835                 RT5677_LOUT3_L_MUTE_SFT, 1, 1),
 836
 837         /* DAC Digital Volume */
 838         SOC_DOUBLE_TLV("DAC1 Playback Volume", RT5677_DAC1_DIG_VOL,
 839                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 840         SOC_DOUBLE_TLV("DAC2 Playback Volume", RT5677_DAC2_DIG_VOL,
 841                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 842         SOC_DOUBLE_TLV("DAC3 Playback Volume", RT5677_DAC3_DIG_VOL,
 843                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 844         SOC_DOUBLE_TLV("DAC4 Playback Volume", RT5677_DAC4_DIG_VOL,
 845                 RT5677_L_VOL_SFT, RT5677_R_VOL_SFT, 87, 0, dac_vol_tlv),
 846
 847         /* IN1/IN2 Control */
 848         SOC_SINGLE_TLV("IN1 Boost", RT5677_IN1, RT5677_BST_SFT1, 8, 0, bst_tlv),
 849         SOC_SINGLE_TLV("IN2 Boost", RT5677_IN1, RT5677_BST_SFT2, 8, 0, bst_tlv),
 850
 851         /* ADC Digital Volume Control */
 852         SOC_DOUBLE("ADC1 Capture Switch", RT5677_STO1_ADC_DIG_VOL,
 853                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 854         SOC_DOUBLE("ADC2 Capture Switch", RT5677_STO2_ADC_DIG_VOL,
 855                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 856         SOC_DOUBLE("ADC3 Capture Switch", RT5677_STO3_ADC_DIG_VOL,
 857                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 858         SOC_DOUBLE("ADC4 Capture Switch", RT5677_STO4_ADC_DIG_VOL,
 859                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 860         SOC_DOUBLE("Mono ADC Capture Switch", RT5677_MONO_ADC_DIG_VOL,
 861                 RT5677_L_MUTE_SFT, RT5677_R_MUTE_SFT, 1, 1),
 862
 863         SOC_DOUBLE_TLV("ADC1 Capture Volume", RT5677_STO1_ADC_DIG_VOL,
 864                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 865                 adc_vol_tlv),
 866         SOC_DOUBLE_TLV("ADC2 Capture Volume", RT5677_STO2_ADC_DIG_VOL,
 867                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 868                 adc_vol_tlv),
 869         SOC_DOUBLE_TLV("ADC3 Capture Volume", RT5677_STO3_ADC_DIG_VOL,
 870                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 871                 adc_vol_tlv),
 872         SOC_DOUBLE_TLV("ADC4 Capture Volume", RT5677_STO4_ADC_DIG_VOL,
 873                 RT5677_STO1_ADC_L_VOL_SFT, RT5677_STO1_ADC_R_VOL_SFT, 63, 0,
 874                 adc_vol_tlv),
 875         SOC_DOUBLE_TLV("Mono ADC Capture Volume", RT5677_MONO_ADC_DIG_VOL,
 876                 RT5677_MONO_ADC_L_VOL_SFT, RT5677_MONO_ADC_R_VOL_SFT, 63, 0,
 877                 adc_vol_tlv),
 878
 879         /* Sidetone Control */
 880         SOC_SINGLE_TLV("Sidetone Volume", RT5677_SIDETONE_CTRL,
 881                 RT5677_ST_VOL_SFT, 31, 0, st_vol_tlv),
 882
 883         /* ADC Boost Volume Control */
 884         SOC_DOUBLE_TLV("STO1 ADC Boost Volume", RT5677_STO1_2_ADC_BST,
 885                 RT5677_STO1_ADC_L_BST_SFT, RT5677_STO1_ADC_R_BST_SFT, 3, 0,
 886                 adc_bst_tlv),
 887         SOC_DOUBLE_TLV("STO2 ADC Boost Volume", RT5677_STO1_2_ADC_BST,
 888                 RT5677_STO2_ADC_L_BST_SFT, RT5677_STO2_ADC_R_BST_SFT, 3, 0,
 889                 adc_bst_tlv),
 890         SOC_DOUBLE_TLV("STO3 ADC Boost Volume", RT5677_STO3_4_ADC_BST,
 891                 RT5677_STO3_ADC_L_BST_SFT, RT5677_STO3_ADC_R_BST_SFT, 3, 0,
 892                 adc_bst_tlv),
 893         SOC_DOUBLE_TLV("STO4 ADC Boost Volume", RT5677_STO3_4_ADC_BST,
 894                 RT5677_STO4_ADC_L_BST_SFT, RT5677_STO4_ADC_R_BST_SFT, 3, 0,
 895                 adc_bst_tlv),
 896         SOC_DOUBLE_TLV("Mono ADC Boost Volume", RT5677_ADC_BST_CTRL2,
 897                 RT5677_MONO_ADC_L_BST_SFT, RT5677_MONO_ADC_R_BST_SFT, 3, 0,
 898                 adc_bst_tlv),
 899
 900         SOC_SINGLE_EXT("DSP VAD Switch", SND_SOC_NOPM, 0, 1, 0,
 901                 rt5677_dsp_vad_get, rt5677_dsp_vad_put),
 902 };
 903
 904 /**
 905  * set_dmic_clk - Set parameter of dmic.
 906  *
 907  * @w: DAPM widget.
 908  * @kcontrol: The kcontrol of this widget.
 909  * @event: Event id.
 910  *
 911  * Choose dmic clock between 1MHz and 3MHz.
 912  * It is better for clock to approximate 3MHz.
 913  */
 914 static int set_dmic_clk(struct snd_soc_dapm_widget *w,
 915         struct snd_kcontrol *kcontrol, int event)
 916 {
 917         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
 918         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 919         int idx, rate;
 920
 921         rate = rt5677->sysclk / rl6231_get_pre_div(rt5677->regmap,
 922                 RT5677_CLK_TREE_CTRL1, RT5677_I2S_PD1_SFT);
 923         idx = rl6231_calc_dmic_clk(rate);
 924         if (idx < 0)
 925                 dev_err(codec->dev, "Failed to set DMIC clock\n");
 926         else
 927                 regmap_update_bits(rt5677->regmap, RT5677_DMIC_CTRL1,
 928                         RT5677_DMIC_CLK_MASK, idx << RT5677_DMIC_CLK_SFT);
 929         return idx;
 930 }
 931
 932 static int is_sys_clk_from_pll(struct snd_soc_dapm_widget *source,
 933                          struct snd_soc_dapm_widget *sink)
 934 {
 935         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
 936         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 937         unsigned int val;
 938
 939         regmap_read(rt5677->regmap, RT5677_GLB_CLK1, &val);
 940         val &= RT5677_SCLK_SRC_MASK;
 941         if (val == RT5677_SCLK_SRC_PLL1)
 942                 return 1;
 943         else
 944                 return 0;
 945 }
 946
 947 static int is_using_asrc(struct snd_soc_dapm_widget *source,
 948                          struct snd_soc_dapm_widget *sink)
 949 {
 950         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
 951         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
 952         unsigned int reg, shift, val;
 953
 954         if (source->reg == RT5677_ASRC_1) {
 955                 switch (source->shift) {
 956                 case 12:
 957                         reg = RT5677_ASRC_4;
 958                         shift = 0;
 959                         break;
 960                 case 13:
 961                         reg = RT5677_ASRC_4;
 962                         shift = 4;
 963                         break;
 964                 case 14:
 965                         reg = RT5677_ASRC_4;
 966                         shift = 8;
 967                         break;
 968                 case 15:
 969                         reg = RT5677_ASRC_4;
 970                         shift = 12;
 971                         break;
 972                 default:
 973                         return 0;
 974                 }
 975         } else {
 976                 switch (source->shift) {
 977                 case 0:
 978                         reg = RT5677_ASRC_6;
 979                         shift = 8;
 980                         break;
 981                 case 1:
 982                         reg = RT5677_ASRC_6;
 983                         shift = 12;
 984                         break;
 985                 case 2:
 986                         reg = RT5677_ASRC_5;
 987                         shift = 0;
 988                         break;
 989                 case 3:
 990                         reg = RT5677_ASRC_5;
 991                         shift = 4;
 992                         break;
 993                 case 4:
 994                         reg = RT5677_ASRC_5;
 995                         shift = 8;
 996                         break;
 997                 case 5:
 998                         reg = RT5677_ASRC_5;
 999                         shift = 12;
1000                         break;
1001                 case 12:
1002                         reg = RT5677_ASRC_3;
1003                         shift = 0;
1004                         break;
1005                 case 13:
1006                         reg = RT5677_ASRC_3;
1007                         shift = 4;
1008                         break;
1009                 case 14:
1010                         reg = RT5677_ASRC_3;
1011                         shift = 12;
1012                         break;
1013                 default:
1014                         return 0;
1015                 }
1016         }
1017
1018         regmap_read(rt5677->regmap, reg, &val);
1019         val = (val >> shift) & 0xf;
1020
1021         switch (val) {
1022         case 1 ... 6:
1023                 return 1;
1024         default:
1025                 return 0;
1026         }
1027
1028 }
1029
1030 static int can_use_asrc(struct snd_soc_dapm_widget *source,
1031                          struct snd_soc_dapm_widget *sink)
1032 {
1033         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
1034         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1035
1036         if (rt5677->sysclk > rt5677->lrck[RT5677_AIF1] * 384)
1037                 return 1;
1038
1039         return 0;
1040 }
1041
1042 /**
1043  * rt5677_sel_asrc_clk_src - select ASRC clock source for a set of filters
1044  * @codec: SoC audio codec device.
1045  * @filter_mask: mask of filters.
1046  * @clk_src: clock source
1047  *
1048  * The ASRC function is for asynchronous MCLK and LRCK. Also, since RT5677 can
1049  * only support standard 32fs or 64fs i2s format, ASRC should be enabled to
1050  * support special i2s clock format such as Intel's 100fs(100 * sampling rate).
1051  * ASRC function will track i2s clock and generate a corresponding system clock
1052  * for codec. This function provides an API to select the clock source for a
1053  * set of filters specified by the mask. And the codec driver will turn on ASRC
1054  * for these filters if ASRC is selected as their clock source.
1055  */
1056 int rt5677_sel_asrc_clk_src(struct snd_soc_codec *codec,
1057                 unsigned int filter_mask, unsigned int clk_src)
1058 {
1059         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1060         unsigned int asrc3_mask = 0, asrc3_value = 0;
1061         unsigned int asrc4_mask = 0, asrc4_value = 0;
1062         unsigned int asrc5_mask = 0, asrc5_value = 0;
1063         unsigned int asrc6_mask = 0, asrc6_value = 0;
1064         unsigned int asrc7_mask = 0, asrc7_value = 0;
1065         unsigned int asrc8_mask = 0, asrc8_value = 0;
1066
1067         switch (clk_src) {
1068         case RT5677_CLK_SEL_SYS:
1069         case RT5677_CLK_SEL_I2S1_ASRC:
1070         case RT5677_CLK_SEL_I2S2_ASRC:
1071         case RT5677_CLK_SEL_I2S3_ASRC:
1072         case RT5677_CLK_SEL_I2S4_ASRC:
1073         case RT5677_CLK_SEL_I2S5_ASRC:
1074         case RT5677_CLK_SEL_I2S6_ASRC:
1075         case RT5677_CLK_SEL_SYS2:
1076         case RT5677_CLK_SEL_SYS3:
1077         case RT5677_CLK_SEL_SYS4:
1078         case RT5677_CLK_SEL_SYS5:
1079         case RT5677_CLK_SEL_SYS6:
1080         case RT5677_CLK_SEL_SYS7:
1081                 break;
1082
1083         default:
1084                 return -EINVAL;
1085         }
1086
1087         /* ASRC 3 */
1088         if (filter_mask & RT5677_DA_STEREO_FILTER) {
1089                 asrc3_mask |= RT5677_DA_STO_CLK_SEL_MASK;
1090                 asrc3_value = (asrc3_value & ~RT5677_DA_STO_CLK_SEL_MASK)
1091                         | (clk_src << RT5677_DA_STO_CLK_SEL_SFT);
1092         }
1093
1094         if (filter_mask & RT5677_DA_MONO2_L_FILTER) {
1095                 asrc3_mask |= RT5677_DA_MONO2L_CLK_SEL_MASK;
1096                 asrc3_value = (asrc3_value & ~RT5677_DA_MONO2L_CLK_SEL_MASK)
1097                         | (clk_src << RT5677_DA_MONO2L_CLK_SEL_SFT);
1098         }
1099
1100         if (filter_mask & RT5677_DA_MONO2_R_FILTER) {
1101                 asrc3_mask |= RT5677_DA_MONO2R_CLK_SEL_MASK;
1102                 asrc3_value = (asrc3_value & ~RT5677_DA_MONO2R_CLK_SEL_MASK)
1103                         | (clk_src << RT5677_DA_MONO2R_CLK_SEL_SFT);
1104         }
1105
1106         if (asrc3_mask)
1107                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_3, asrc3_mask,
1108                         asrc3_value);
1109
1110         /* ASRC 4 */
1111         if (filter_mask & RT5677_DA_MONO3_L_FILTER) {
1112                 asrc4_mask |= RT5677_DA_MONO3L_CLK_SEL_MASK;
1113                 asrc4_value = (asrc4_value & ~RT5677_DA_MONO3L_CLK_SEL_MASK)
1114                         | (clk_src << RT5677_DA_MONO3L_CLK_SEL_SFT);
1115         }
1116
1117         if (filter_mask & RT5677_DA_MONO3_R_FILTER) {
1118                 asrc4_mask |= RT5677_DA_MONO3R_CLK_SEL_MASK;
1119                 asrc4_value = (asrc4_value & ~RT5677_DA_MONO3R_CLK_SEL_MASK)
1120                         | (clk_src << RT5677_DA_MONO3R_CLK_SEL_SFT);
1121         }
1122
1123         if (filter_mask & RT5677_DA_MONO4_L_FILTER) {
1124                 asrc4_mask |= RT5677_DA_MONO4L_CLK_SEL_MASK;
1125                 asrc4_value = (asrc4_value & ~RT5677_DA_MONO4L_CLK_SEL_MASK)
1126                         | (clk_src << RT5677_DA_MONO4L_CLK_SEL_SFT);
1127         }
1128
1129         if (filter_mask & RT5677_DA_MONO4_R_FILTER) {
1130                 asrc4_mask |= RT5677_DA_MONO4R_CLK_SEL_MASK;
1131                 asrc4_value = (asrc4_value & ~RT5677_DA_MONO4R_CLK_SEL_MASK)
1132                         | (clk_src << RT5677_DA_MONO4R_CLK_SEL_SFT);
1133         }
1134
1135         if (asrc4_mask)
1136                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_4, asrc4_mask,
1137                         asrc4_value);
1138
1139         /* ASRC 5 */
1140         if (filter_mask & RT5677_AD_STEREO1_FILTER) {
1141                 asrc5_mask |= RT5677_AD_STO1_CLK_SEL_MASK;
1142                 asrc5_value = (asrc5_value & ~RT5677_AD_STO1_CLK_SEL_MASK)
1143                         | (clk_src << RT5677_AD_STO1_CLK_SEL_SFT);
1144         }
1145
1146         if (filter_mask & RT5677_AD_STEREO2_FILTER) {
1147                 asrc5_mask |= RT5677_AD_STO2_CLK_SEL_MASK;
1148                 asrc5_value = (asrc5_value & ~RT5677_AD_STO2_CLK_SEL_MASK)
1149                         | (clk_src << RT5677_AD_STO2_CLK_SEL_SFT);
1150         }
1151
1152         if (filter_mask & RT5677_AD_STEREO3_FILTER) {
1153                 asrc5_mask |= RT5677_AD_STO3_CLK_SEL_MASK;
1154                 asrc5_value = (asrc5_value & ~RT5677_AD_STO3_CLK_SEL_MASK)
1155                         | (clk_src << RT5677_AD_STO3_CLK_SEL_SFT);
1156         }
1157
1158         if (filter_mask & RT5677_AD_STEREO4_FILTER) {
1159                 asrc5_mask |= RT5677_AD_STO4_CLK_SEL_MASK;
1160                 asrc5_value = (asrc5_value & ~RT5677_AD_STO4_CLK_SEL_MASK)
1161                         | (clk_src << RT5677_AD_STO4_CLK_SEL_SFT);
1162         }
1163
1164         if (asrc5_mask)
1165                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_5, asrc5_mask,
1166                         asrc5_value);
1167
1168         /* ASRC 6 */
1169         if (filter_mask & RT5677_AD_MONO_L_FILTER) {
1170                 asrc6_mask |= RT5677_AD_MONOL_CLK_SEL_MASK;
1171                 asrc6_value = (asrc6_value & ~RT5677_AD_MONOL_CLK_SEL_MASK)
1172                         | (clk_src << RT5677_AD_MONOL_CLK_SEL_SFT);
1173         }
1174
1175         if (filter_mask & RT5677_AD_MONO_R_FILTER) {
1176                 asrc6_mask |= RT5677_AD_MONOR_CLK_SEL_MASK;
1177                 asrc6_value = (asrc6_value & ~RT5677_AD_MONOR_CLK_SEL_MASK)
1178                         | (clk_src << RT5677_AD_MONOR_CLK_SEL_SFT);
1179         }
1180
1181         if (asrc6_mask)
1182                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_6, asrc6_mask,
1183                         asrc6_value);
1184
1185         /* ASRC 7 */
1186         if (filter_mask & RT5677_DSP_OB_0_3_FILTER) {
1187                 asrc7_mask |= RT5677_DSP_OB_0_3_CLK_SEL_MASK;
1188                 asrc7_value = (asrc7_value & ~RT5677_DSP_OB_0_3_CLK_SEL_MASK)
1189                         | (clk_src << RT5677_DSP_OB_0_3_CLK_SEL_SFT);
1190         }
1191
1192         if (filter_mask & RT5677_DSP_OB_4_7_FILTER) {
1193                 asrc7_mask |= RT5677_DSP_OB_4_7_CLK_SEL_MASK;
1194                 asrc7_value = (asrc7_value & ~RT5677_DSP_OB_4_7_CLK_SEL_MASK)
1195                         | (clk_src << RT5677_DSP_OB_4_7_CLK_SEL_SFT);
1196         }
1197
1198         if (asrc7_mask)
1199                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_7, asrc7_mask,
1200                         asrc7_value);
1201
1202         /* ASRC 8 */
1203         if (filter_mask & RT5677_I2S1_SOURCE) {
1204                 asrc8_mask |= RT5677_I2S1_CLK_SEL_MASK;
1205                 asrc8_value = (asrc8_value & ~RT5677_I2S1_CLK_SEL_MASK)
1206                         | ((clk_src - 1) << RT5677_I2S1_CLK_SEL_SFT);
1207         }
1208
1209         if (filter_mask & RT5677_I2S2_SOURCE) {
1210                 asrc8_mask |= RT5677_I2S2_CLK_SEL_MASK;
1211                 asrc8_value = (asrc8_value & ~RT5677_I2S2_CLK_SEL_MASK)
1212                         | ((clk_src - 1) << RT5677_I2S2_CLK_SEL_SFT);
1213         }
1214
1215         if (filter_mask & RT5677_I2S3_SOURCE) {
1216                 asrc8_mask |= RT5677_I2S3_CLK_SEL_MASK;
1217                 asrc8_value = (asrc8_value & ~RT5677_I2S3_CLK_SEL_MASK)
1218                         | ((clk_src - 1) << RT5677_I2S3_CLK_SEL_SFT);
1219         }
1220
1221         if (filter_mask & RT5677_I2S4_SOURCE) {
1222                 asrc8_mask |= RT5677_I2S4_CLK_SEL_MASK;
1223                 asrc8_value = (asrc8_value & ~RT5677_I2S4_CLK_SEL_MASK)
1224                         | ((clk_src - 1) << RT5677_I2S4_CLK_SEL_SFT);
1225         }
1226
1227         if (asrc8_mask)
1228                 regmap_update_bits(rt5677->regmap, RT5677_ASRC_8, asrc8_mask,
1229                         asrc8_value);
1230
1231         return 0;
1232 }
1233 EXPORT_SYMBOL_GPL(rt5677_sel_asrc_clk_src);
1234
1235 static int rt5677_dmic_use_asrc(struct snd_soc_dapm_widget *source,
1236                          struct snd_soc_dapm_widget *sink)
1237 {
1238         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(source->dapm);
1239         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
1240         unsigned int asrc_setting;
1241
1242         switch (source->shift) {
1243         case 11:
1244                 regmap_read(rt5677->regmap, RT5677_ASRC_5, &asrc_setting);
1245                 asrc_setting = (asrc_setting & RT5677_AD_STO1_CLK_SEL_MASK) >>
1246                                 RT5677_AD_STO1_CLK_SEL_SFT;
1247                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1248                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1249                         return 1;
1250                 break;
1251
1252         case 10:
1253                 regmap_read(rt5677->regmap, RT5677_ASRC_5, &asrc_setting);
1254                 asrc_setting = (asrc_setting & RT5677_AD_STO2_CLK_SEL_MASK) >>
1255                                 RT5677_AD_STO2_CLK_SEL_SFT;
1256                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1257                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1258                         return 1;
1259                 break;
1260
1261         case 9:
1262                 regmap_read(rt5677->regmap, RT5677_ASRC_5, &asrc_setting);
1263                 asrc_setting = (asrc_setting & RT5677_AD_STO3_CLK_SEL_MASK) >>
1264                                 RT5677_AD_STO3_CLK_SEL_SFT;
1265                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1266                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1267                         return 1;
1268                 break;
1269
1270         case 8:
1271                 regmap_read(rt5677->regmap, RT5677_ASRC_5, &asrc_setting);
1272                 asrc_setting = (asrc_setting & RT5677_AD_STO4_CLK_SEL_MASK) >>
1273                         RT5677_AD_STO4_CLK_SEL_SFT;
1274                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1275                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1276                         return 1;
1277                 break;
1278
1279         case 7:
1280                 regmap_read(rt5677->regmap, RT5677_ASRC_6, &asrc_setting);
1281                 asrc_setting = (asrc_setting & RT5677_AD_MONOL_CLK_SEL_MASK) >>
1282                         RT5677_AD_MONOL_CLK_SEL_SFT;
1283                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1284                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1285                         return 1;
1286                 break;
1287
1288         case 6:
1289                 regmap_read(rt5677->regmap, RT5677_ASRC_6, &asrc_setting);
1290                 asrc_setting = (asrc_setting & RT5677_AD_MONOR_CLK_SEL_MASK) >>
1291                         RT5677_AD_MONOR_CLK_SEL_SFT;
1292                 if (asrc_setting >= RT5677_CLK_SEL_I2S1_ASRC &&
1293                         asrc_setting <= RT5677_CLK_SEL_I2S6_ASRC)
1294                         return 1;
1295                 break;
1296
1297         default:
1298                 break;
1299         }
1300
1301         return 0;
1302 }
1303
1304 /* Digital Mixer */
1305 static const struct snd_kcontrol_new rt5677_sto1_adc_l_mix[] = {
1306         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
1307                         RT5677_M_STO1_ADC_L1_SFT, 1, 1),
1308         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
1309                         RT5677_M_STO1_ADC_L2_SFT, 1, 1),
1310 };
1311
1312 static const struct snd_kcontrol_new rt5677_sto1_adc_r_mix[] = {
1313         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO1_ADC_MIXER,
1314                         RT5677_M_STO1_ADC_R1_SFT, 1, 1),
1315         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO1_ADC_MIXER,
1316                         RT5677_M_STO1_ADC_R2_SFT, 1, 1),
1317 };
1318
1319 static const struct snd_kcontrol_new rt5677_sto2_adc_l_mix[] = {
1320         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
1321                         RT5677_M_STO2_ADC_L1_SFT, 1, 1),
1322         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
1323                         RT5677_M_STO2_ADC_L2_SFT, 1, 1),
1324 };
1325
1326 static const struct snd_kcontrol_new rt5677_sto2_adc_r_mix[] = {
1327         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO2_ADC_MIXER,
1328                         RT5677_M_STO2_ADC_R1_SFT, 1, 1),
1329         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO2_ADC_MIXER,
1330                         RT5677_M_STO2_ADC_R2_SFT, 1, 1),
1331 };
1332
1333 static const struct snd_kcontrol_new rt5677_sto3_adc_l_mix[] = {
1334         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
1335                         RT5677_M_STO3_ADC_L1_SFT, 1, 1),
1336         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
1337                         RT5677_M_STO3_ADC_L2_SFT, 1, 1),
1338 };
1339
1340 static const struct snd_kcontrol_new rt5677_sto3_adc_r_mix[] = {
1341         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO3_ADC_MIXER,
1342                         RT5677_M_STO3_ADC_R1_SFT, 1, 1),
1343         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO3_ADC_MIXER,
1344                         RT5677_M_STO3_ADC_R2_SFT, 1, 1),
1345 };
1346
1347 static const struct snd_kcontrol_new rt5677_sto4_adc_l_mix[] = {
1348         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
1349                         RT5677_M_STO4_ADC_L1_SFT, 1, 1),
1350         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
1351                         RT5677_M_STO4_ADC_L2_SFT, 1, 1),
1352 };
1353
1354 static const struct snd_kcontrol_new rt5677_sto4_adc_r_mix[] = {
1355         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_STO4_ADC_MIXER,
1356                         RT5677_M_STO4_ADC_R1_SFT, 1, 1),
1357         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_STO4_ADC_MIXER,
1358                         RT5677_M_STO4_ADC_R2_SFT, 1, 1),
1359 };
1360
1361 static const struct snd_kcontrol_new rt5677_mono_adc_l_mix[] = {
1362         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
1363                         RT5677_M_MONO_ADC_L1_SFT, 1, 1),
1364         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
1365                         RT5677_M_MONO_ADC_L2_SFT, 1, 1),
1366 };
1367
1368 static const struct snd_kcontrol_new rt5677_mono_adc_r_mix[] = {
1369         SOC_DAPM_SINGLE("ADC1 Switch", RT5677_MONO_ADC_MIXER,
1370                         RT5677_M_MONO_ADC_R1_SFT, 1, 1),
1371         SOC_DAPM_SINGLE("ADC2 Switch", RT5677_MONO_ADC_MIXER,
1372                         RT5677_M_MONO_ADC_R2_SFT, 1, 1),
1373 };
1374
1375 static const struct snd_kcontrol_new rt5677_dac_l_mix[] = {
1376         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1377                         RT5677_M_ADDA_MIXER1_L_SFT, 1, 1),
1378         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1379                         RT5677_M_DAC1_L_SFT, 1, 1),
1380 };
1381
1382 static const struct snd_kcontrol_new rt5677_dac_r_mix[] = {
1383         SOC_DAPM_SINGLE("Stereo ADC Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1384                         RT5677_M_ADDA_MIXER1_R_SFT, 1, 1),
1385         SOC_DAPM_SINGLE("DAC1 Switch", RT5677_ADC_IF_DSP_DAC1_MIXER,
1386                         RT5677_M_DAC1_R_SFT, 1, 1),
1387 };
1388
1389 static const struct snd_kcontrol_new rt5677_sto1_dac_l_mix[] = {
1390         SOC_DAPM_SINGLE_AUTODISABLE("ST L Switch", RT5677_STO1_DAC_MIXER,
1391                         RT5677_M_ST_DAC1_L_SFT, 1, 1),
1392         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
1393                         RT5677_M_DAC1_L_STO_L_SFT, 1, 1),
1394         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 L Switch", RT5677_STO1_DAC_MIXER,
1395                         RT5677_M_DAC2_L_STO_L_SFT, 1, 1),
1396         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
1397                         RT5677_M_DAC1_R_STO_L_SFT, 1, 1),
1398 };
1399
1400 static const struct snd_kcontrol_new rt5677_sto1_dac_r_mix[] = {
1401         SOC_DAPM_SINGLE_AUTODISABLE("ST R Switch", RT5677_STO1_DAC_MIXER,
1402                         RT5677_M_ST_DAC1_R_SFT, 1, 1),
1403         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 R Switch", RT5677_STO1_DAC_MIXER,
1404                         RT5677_M_DAC1_R_STO_R_SFT, 1, 1),
1405         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 R Switch", RT5677_STO1_DAC_MIXER,
1406                         RT5677_M_DAC2_R_STO_R_SFT, 1, 1),
1407         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 L Switch", RT5677_STO1_DAC_MIXER,
1408                         RT5677_M_DAC1_L_STO_R_SFT, 1, 1),
1409 };
1410
1411 static const struct snd_kcontrol_new rt5677_mono_dac_l_mix[] = {
1412         SOC_DAPM_SINGLE_AUTODISABLE("ST L Switch", RT5677_MONO_DAC_MIXER,
1413                         RT5677_M_ST_DAC2_L_SFT, 1, 1),
1414         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 L Switch", RT5677_MONO_DAC_MIXER,
1415                         RT5677_M_DAC1_L_MONO_L_SFT, 1, 1),
1416         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
1417                         RT5677_M_DAC2_L_MONO_L_SFT, 1, 1),
1418         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
1419                         RT5677_M_DAC2_R_MONO_L_SFT, 1, 1),
1420 };
1421
1422 static const struct snd_kcontrol_new rt5677_mono_dac_r_mix[] = {
1423         SOC_DAPM_SINGLE_AUTODISABLE("ST R Switch", RT5677_MONO_DAC_MIXER,
1424                         RT5677_M_ST_DAC2_R_SFT, 1, 1),
1425         SOC_DAPM_SINGLE_AUTODISABLE("DAC1 R Switch", RT5677_MONO_DAC_MIXER,
1426                         RT5677_M_DAC1_R_MONO_R_SFT, 1, 1),
1427         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 R Switch", RT5677_MONO_DAC_MIXER,
1428                         RT5677_M_DAC2_R_MONO_R_SFT, 1, 1),
1429         SOC_DAPM_SINGLE_AUTODISABLE("DAC2 L Switch", RT5677_MONO_DAC_MIXER,
1430                         RT5677_M_DAC2_L_MONO_R_SFT, 1, 1),
1431 };
1432
1433 static const struct snd_kcontrol_new rt5677_dd1_l_mix[] = {
1434         SOC_DAPM_SINGLE_AUTODISABLE("Sto DAC Mix L Switch", RT5677_DD1_MIXER,
1435                         RT5677_M_STO_L_DD1_L_SFT, 1, 1),
1436         SOC_DAPM_SINGLE_AUTODISABLE("Mono DAC Mix L Switch", RT5677_DD1_MIXER,
1437                         RT5677_M_MONO_L_DD1_L_SFT, 1, 1),
1438         SOC_DAPM_SINGLE_AUTODISABLE("DAC3 L Switch", RT5677_DD1_MIXER,
1439                         RT5677_M_DAC3_L_DD1_L_SFT, 1, 1),
1440         SOC_DAPM_SINGLE_AUTODISABLE("DAC3 R Switch", RT5677_DD1_MIXER,
1441                         RT5677_M_DAC3_R_DD1_L_SFT, 1, 1),
1442 };
1443
1444 static const struct snd_kcontrol_new rt5677_dd1_r_mix[] = {
1445         SOC_DAPM_SINGLE_AUTODISABLE("Sto DAC Mix R Switch", RT5677_DD1_MIXER,
1446                         RT5677_M_STO_R_DD1_R_SFT, 1, 1),
1447         SOC_DAPM_SINGLE_AUTODISABLE("Mono DAC Mix R Switch", RT5677_DD1_MIXER,
1448                         RT5677_M_MONO_R_DD1_R_SFT, 1, 1),
1449         SOC_DAPM_SINGLE_AUTODISABLE("DAC3 R Switch", RT5677_DD1_MIXER,
1450                         RT5677_M_DAC3_R_DD1_R_SFT, 1, 1),
1451         SOC_DAPM_SINGLE_AUTODISABLE("DAC3 L Switch", RT5677_DD1_MIXER,
1452                         RT5677_M_DAC3_L_DD1_R_SFT, 1, 1),
1453 };
1454
1455 static const struct snd_kcontrol_new rt5677_dd2_l_mix[] = {
1456         SOC_DAPM_SINGLE_AUTODISABLE("Sto DAC Mix L Switch", RT5677_DD2_MIXER,
1457                         RT5677_M_STO_L_DD2_L_SFT, 1, 1),
1458         SOC_DAPM_SINGLE_AUTODISABLE("Mono DAC Mix L Switch", RT5677_DD2_MIXER,
1459                         RT5677_M_MONO_L_DD2_L_SFT, 1, 1),
1460         SOC_DAPM_SINGLE_AUTODISABLE("DAC4 L Switch", RT5677_DD2_MIXER,
1461                         RT5677_M_DAC4_L_DD2_L_SFT, 1, 1),
1462         SOC_DAPM_SINGLE_AUTODISABLE("DAC4 R Switch", RT5677_DD2_MIXER,
1463                         RT5677_M_DAC4_R_DD2_L_SFT, 1, 1),
1464 };
1465
1466 static const struct snd_kcontrol_new rt5677_dd2_r_mix[] = {
1467         SOC_DAPM_SINGLE_AUTODISABLE("Sto DAC Mix R Switch", RT5677_DD2_MIXER,
1468                         RT5677_M_STO_R_DD2_R_SFT, 1, 1),
1469         SOC_DAPM_SINGLE_AUTODISABLE("Mono DAC Mix R Switch", RT5677_DD2_MIXER,
1470                         RT5677_M_MONO_R_DD2_R_SFT, 1, 1),
1471         SOC_DAPM_SINGLE_AUTODISABLE("DAC4 R Switch", RT5677_DD2_MIXER,
1472                         RT5677_M_DAC4_R_DD2_R_SFT, 1, 1),
1473         SOC_DAPM_SINGLE_AUTODISABLE("DAC4 L Switch", RT5677_DD2_MIXER,
1474                         RT5677_M_DAC4_L_DD2_R_SFT, 1, 1),
1475 };
1476
1477 static const struct snd_kcontrol_new rt5677_ob_01_mix[] = {
1478         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1479                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1480         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1481                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1482         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1483                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1484         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1485                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1486         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1487                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1488         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1489                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1490         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1491                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1492 };
1493
1494 static const struct snd_kcontrol_new rt5677_ob_23_mix[] = {
1495         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1496                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1497         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1498                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1499         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1500                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1501         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1502                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1503         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1504                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1505         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1506                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1507         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_0123_MIXER_CTRL,
1508                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1509 };
1510
1511 static const struct snd_kcontrol_new rt5677_ob_4_mix[] = {
1512         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1513                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1514         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1515                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1516         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1517                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1518         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1519                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1520         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1521                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1522         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1523                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1524         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1525                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1526 };
1527
1528 static const struct snd_kcontrol_new rt5677_ob_5_mix[] = {
1529         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1530                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1531         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1532                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1533         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1534                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1535         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1536                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1537         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1538                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1539         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1540                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1541         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_45_MIXER_CTRL,
1542                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1543 };
1544
1545 static const struct snd_kcontrol_new rt5677_ob_6_mix[] = {
1546         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1547                         RT5677_DSP_IB_01_H_SFT, 1, 1),
1548         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1549                         RT5677_DSP_IB_23_H_SFT, 1, 1),
1550         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1551                         RT5677_DSP_IB_45_H_SFT, 1, 1),
1552         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1553                         RT5677_DSP_IB_6_H_SFT, 1, 1),
1554         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1555                         RT5677_DSP_IB_7_H_SFT, 1, 1),
1556         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1557                         RT5677_DSP_IB_8_H_SFT, 1, 1),
1558         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1559                         RT5677_DSP_IB_9_H_SFT, 1, 1),
1560 };
1561
1562 static const struct snd_kcontrol_new rt5677_ob_7_mix[] = {
1563         SOC_DAPM_SINGLE("IB01 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1564                         RT5677_DSP_IB_01_L_SFT, 1, 1),
1565         SOC_DAPM_SINGLE("IB23 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1566                         RT5677_DSP_IB_23_L_SFT, 1, 1),
1567         SOC_DAPM_SINGLE("IB45 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1568                         RT5677_DSP_IB_45_L_SFT, 1, 1),
1569         SOC_DAPM_SINGLE("IB6 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1570                         RT5677_DSP_IB_6_L_SFT, 1, 1),
1571         SOC_DAPM_SINGLE("IB7 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1572                         RT5677_DSP_IB_7_L_SFT, 1, 1),
1573         SOC_DAPM_SINGLE("IB8 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1574                         RT5677_DSP_IB_8_L_SFT, 1, 1),
1575         SOC_DAPM_SINGLE("IB9 Switch", RT5677_DSP_OUTB_67_MIXER_CTRL,
1576                         RT5677_DSP_IB_9_L_SFT, 1, 1),
1577 };
1578
1579
1580 /* Mux */
1581 /* DAC1 L/R Source */ /* MX-29 [10:8] */
1582 static const char * const rt5677_dac1_src[] = {
1583         "IF1 DAC 01", "IF2 DAC 01", "IF3 DAC LR", "IF4 DAC LR", "SLB DAC 01",
1584         "OB 01"
1585 };
1586
1587 static SOC_ENUM_SINGLE_DECL(
1588         rt5677_dac1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
1589         RT5677_DAC1_L_SEL_SFT, rt5677_dac1_src);
1590
1591 static const struct snd_kcontrol_new rt5677_dac1_mux =
1592         SOC_DAPM_ENUM("DAC1 Source", rt5677_dac1_enum);
1593
1594 /* ADDA1 L/R Source */ /* MX-29 [1:0] */
1595 static const char * const rt5677_adda1_src[] = {
1596         "STO1 ADC MIX", "STO2 ADC MIX", "OB 67",
1597 };
1598
1599 static SOC_ENUM_SINGLE_DECL(
1600         rt5677_adda1_enum, RT5677_ADC_IF_DSP_DAC1_MIXER,
1601         RT5677_ADDA1_SEL_SFT, rt5677_adda1_src);
1602
1603 static const struct snd_kcontrol_new rt5677_adda1_mux =
1604         SOC_DAPM_ENUM("ADDA1 Source", rt5677_adda1_enum);
1605
1606
1607 /*DAC2 L/R Source*/ /* MX-1B [6:4] [2:0] */
1608 static const char * const rt5677_dac2l_src[] = {
1609         "IF1 DAC 2", "IF2 DAC 2", "IF3 DAC L", "IF4 DAC L", "SLB DAC 2",
1610         "OB 2",
1611 };
1612
1613 static SOC_ENUM_SINGLE_DECL(
1614         rt5677_dac2l_enum, RT5677_IF_DSP_DAC2_MIXER,
1615         RT5677_SEL_DAC2_L_SRC_SFT, rt5677_dac2l_src);
1616
1617 static const struct snd_kcontrol_new rt5677_dac2_l_mux =
1618         SOC_DAPM_ENUM("DAC2 L Source", rt5677_dac2l_enum);
1619
1620 static const char * const rt5677_dac2r_src[] = {
1621         "IF1 DAC 3", "IF2 DAC 3", "IF3 DAC R", "IF4 DAC R", "SLB DAC 3",
1622         "OB 3", "Haptic Generator", "VAD ADC"
1623 };
1624
1625 static SOC_ENUM_SINGLE_DECL(
1626         rt5677_dac2r_enum, RT5677_IF_DSP_DAC2_MIXER,
1627         RT5677_SEL_DAC2_R_SRC_SFT, rt5677_dac2r_src);
1628
1629 static const struct snd_kcontrol_new rt5677_dac2_r_mux =
1630         SOC_DAPM_ENUM("DAC2 R Source", rt5677_dac2r_enum);
1631
1632 /*DAC3 L/R Source*/ /* MX-16 [6:4] [2:0] */
1633 static const char * const rt5677_dac3l_src[] = {
1634         "IF1 DAC 4", "IF2 DAC 4", "IF3 DAC L", "IF4 DAC L",
1635         "SLB DAC 4", "OB 4"
1636 };
1637
1638 static SOC_ENUM_SINGLE_DECL(
1639         rt5677_dac3l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1640         RT5677_SEL_DAC3_L_SRC_SFT, rt5677_dac3l_src);
1641
1642 static const struct snd_kcontrol_new rt5677_dac3_l_mux =
1643         SOC_DAPM_ENUM("DAC3 L Source", rt5677_dac3l_enum);
1644
1645 static const char * const rt5677_dac3r_src[] = {
1646         "IF1 DAC 5", "IF2 DAC 5", "IF3 DAC R", "IF4 DAC R",
1647         "SLB DAC 5", "OB 5"
1648 };
1649
1650 static SOC_ENUM_SINGLE_DECL(
1651         rt5677_dac3r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1652         RT5677_SEL_DAC3_R_SRC_SFT, rt5677_dac3r_src);
1653
1654 static const struct snd_kcontrol_new rt5677_dac3_r_mux =
1655         SOC_DAPM_ENUM("DAC3 R Source", rt5677_dac3r_enum);
1656
1657 /*DAC4 L/R Source*/ /* MX-16 [14:12] [10:8] */
1658 static const char * const rt5677_dac4l_src[] = {
1659         "IF1 DAC 6", "IF2 DAC 6", "IF3 DAC L", "IF4 DAC L",
1660         "SLB DAC 6", "OB 6"
1661 };
1662
1663 static SOC_ENUM_SINGLE_DECL(
1664         rt5677_dac4l_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1665         RT5677_SEL_DAC4_L_SRC_SFT, rt5677_dac4l_src);
1666
1667 static const struct snd_kcontrol_new rt5677_dac4_l_mux =
1668         SOC_DAPM_ENUM("DAC4 L Source", rt5677_dac4l_enum);
1669
1670 static const char * const rt5677_dac4r_src[] = {
1671         "IF1 DAC 7", "IF2 DAC 7", "IF3 DAC R", "IF4 DAC R",
1672         "SLB DAC 7", "OB 7"
1673 };
1674
1675 static SOC_ENUM_SINGLE_DECL(
1676         rt5677_dac4r_enum, RT5677_IF_DSP_DAC3_4_MIXER,
1677         RT5677_SEL_DAC4_R_SRC_SFT, rt5677_dac4r_src);
1678
1679 static const struct snd_kcontrol_new rt5677_dac4_r_mux =
1680         SOC_DAPM_ENUM("DAC4 R Source", rt5677_dac4r_enum);
1681
1682 /* In/OutBound Source Pass SRC */ /* MX-A5 [3] [4] [0] [1] [2] */
1683 static const char * const rt5677_iob_bypass_src[] = {
1684         "Bypass", "Pass SRC"
1685 };
1686
1687 static SOC_ENUM_SINGLE_DECL(
1688         rt5677_ob01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1689         RT5677_SEL_SRC_OB01_SFT, rt5677_iob_bypass_src);
1690
1691 static const struct snd_kcontrol_new rt5677_ob01_bypass_src_mux =
1692         SOC_DAPM_ENUM("OB01 Bypass Source", rt5677_ob01_bypass_src_enum);
1693
1694 static SOC_ENUM_SINGLE_DECL(
1695         rt5677_ob23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1696         RT5677_SEL_SRC_OB23_SFT, rt5677_iob_bypass_src);
1697
1698 static const struct snd_kcontrol_new rt5677_ob23_bypass_src_mux =
1699         SOC_DAPM_ENUM("OB23 Bypass Source", rt5677_ob23_bypass_src_enum);
1700
1701 static SOC_ENUM_SINGLE_DECL(
1702         rt5677_ib01_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1703         RT5677_SEL_SRC_IB01_SFT, rt5677_iob_bypass_src);
1704
1705 static const struct snd_kcontrol_new rt5677_ib01_bypass_src_mux =
1706         SOC_DAPM_ENUM("IB01 Bypass Source", rt5677_ib01_bypass_src_enum);
1707
1708 static SOC_ENUM_SINGLE_DECL(
1709         rt5677_ib23_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1710         RT5677_SEL_SRC_IB23_SFT, rt5677_iob_bypass_src);
1711
1712 static const struct snd_kcontrol_new rt5677_ib23_bypass_src_mux =
1713         SOC_DAPM_ENUM("IB23 Bypass Source", rt5677_ib23_bypass_src_enum);
1714
1715 static SOC_ENUM_SINGLE_DECL(
1716         rt5677_ib45_bypass_src_enum, RT5677_DSP_IN_OUTB_CTRL,
1717         RT5677_SEL_SRC_IB45_SFT, rt5677_iob_bypass_src);
1718
1719 static const struct snd_kcontrol_new rt5677_ib45_bypass_src_mux =
1720         SOC_DAPM_ENUM("IB45 Bypass Source", rt5677_ib45_bypass_src_enum);
1721
1722 /* Stereo ADC Source 2 */ /* MX-27 MX26 MX25 [11:10] */
1723 static const char * const rt5677_stereo_adc2_src[] = {
1724         "DD MIX1", "DMIC", "Stereo DAC MIX"
1725 };
1726
1727 static SOC_ENUM_SINGLE_DECL(
1728         rt5677_stereo1_adc2_enum, RT5677_STO1_ADC_MIXER,
1729         RT5677_SEL_STO1_ADC2_SFT, rt5677_stereo_adc2_src);
1730
1731 static const struct snd_kcontrol_new rt5677_sto1_adc2_mux =
1732         SOC_DAPM_ENUM("Stereo1 ADC2 Source", rt5677_stereo1_adc2_enum);
1733
1734 static SOC_ENUM_SINGLE_DECL(
1735         rt5677_stereo2_adc2_enum, RT5677_STO2_ADC_MIXER,
1736         RT5677_SEL_STO2_ADC2_SFT, rt5677_stereo_adc2_src);
1737
1738 static const struct snd_kcontrol_new rt5677_sto2_adc2_mux =
1739         SOC_DAPM_ENUM("Stereo2 ADC2 Source", rt5677_stereo2_adc2_enum);
1740
1741 static SOC_ENUM_SINGLE_DECL(
1742         rt5677_stereo3_adc2_enum, RT5677_STO3_ADC_MIXER,
1743         RT5677_SEL_STO3_ADC2_SFT, rt5677_stereo_adc2_src);
1744
1745 static const struct snd_kcontrol_new rt5677_sto3_adc2_mux =
1746         SOC_DAPM_ENUM("Stereo3 ADC2 Source", rt5677_stereo3_adc2_enum);
1747
1748 /* DMIC Source */ /* MX-28 [9:8][1:0] MX-27 MX-26 MX-25 MX-24 [9:8] */
1749 static const char * const rt5677_dmic_src[] = {
1750         "DMIC1", "DMIC2", "DMIC3", "DMIC4"
1751 };
1752
1753 static SOC_ENUM_SINGLE_DECL(
1754         rt5677_mono_dmic_l_enum, RT5677_MONO_ADC_MIXER,
1755         RT5677_SEL_MONO_DMIC_L_SFT, rt5677_dmic_src);
1756
1757 static const struct snd_kcontrol_new rt5677_mono_dmic_l_mux =
1758         SOC_DAPM_ENUM("Mono DMIC L Source", rt5677_mono_dmic_l_enum);
1759
1760 static SOC_ENUM_SINGLE_DECL(
1761         rt5677_mono_dmic_r_enum, RT5677_MONO_ADC_MIXER,
1762         RT5677_SEL_MONO_DMIC_R_SFT, rt5677_dmic_src);
1763
1764 static const struct snd_kcontrol_new rt5677_mono_dmic_r_mux =
1765         SOC_DAPM_ENUM("Mono DMIC R Source", rt5677_mono_dmic_r_enum);
1766
1767 static SOC_ENUM_SINGLE_DECL(
1768         rt5677_stereo1_dmic_enum, RT5677_STO1_ADC_MIXER,
1769         RT5677_SEL_STO1_DMIC_SFT, rt5677_dmic_src);
1770
1771 static const struct snd_kcontrol_new rt5677_sto1_dmic_mux =
1772         SOC_DAPM_ENUM("Stereo1 DMIC Source", rt5677_stereo1_dmic_enum);
1773
1774 static SOC_ENUM_SINGLE_DECL(
1775         rt5677_stereo2_dmic_enum, RT5677_STO2_ADC_MIXER,
1776         RT5677_SEL_STO2_DMIC_SFT, rt5677_dmic_src);
1777
1778 static const struct snd_kcontrol_new rt5677_sto2_dmic_mux =
1779         SOC_DAPM_ENUM("Stereo2 DMIC Source", rt5677_stereo2_dmic_enum);
1780
1781 static SOC_ENUM_SINGLE_DECL(
1782         rt5677_stereo3_dmic_enum, RT5677_STO3_ADC_MIXER,
1783         RT5677_SEL_STO3_DMIC_SFT, rt5677_dmic_src);
1784
1785 static const struct snd_kcontrol_new rt5677_sto3_dmic_mux =
1786         SOC_DAPM_ENUM("Stereo3 DMIC Source", rt5677_stereo3_dmic_enum);
1787
1788 static SOC_ENUM_SINGLE_DECL(
1789         rt5677_stereo4_dmic_enum, RT5677_STO4_ADC_MIXER,
1790         RT5677_SEL_STO4_DMIC_SFT, rt5677_dmic_src);
1791
1792 static const struct snd_kcontrol_new rt5677_sto4_dmic_mux =
1793         SOC_DAPM_ENUM("Stereo4 DMIC Source", rt5677_stereo4_dmic_enum);
1794
1795 /* Stereo2 ADC Source */ /* MX-26 [0] */
1796 static const char * const rt5677_stereo2_adc_lr_src[] = {
1797         "L", "LR"
1798 };
1799
1800 static SOC_ENUM_SINGLE_DECL(
1801         rt5677_stereo2_adc_lr_enum, RT5677_STO2_ADC_MIXER,
1802         RT5677_SEL_STO2_LR_MIX_SFT, rt5677_stereo2_adc_lr_src);
1803
1804 static const struct snd_kcontrol_new rt5677_sto2_adc_lr_mux =
1805         SOC_DAPM_ENUM("Stereo2 ADC LR Source", rt5677_stereo2_adc_lr_enum);
1806
1807 /* Stereo1 ADC Source 1 */ /* MX-27 MX26 MX25 [13:12] */
1808 static const char * const rt5677_stereo_adc1_src[] = {
1809         "DD MIX1", "ADC1/2", "Stereo DAC MIX"
1810 };
1811
1812 static SOC_ENUM_SINGLE_DECL(
1813         rt5677_stereo1_adc1_enum, RT5677_STO1_ADC_MIXER,
1814         RT5677_SEL_STO1_ADC1_SFT, rt5677_stereo_adc1_src);
1815
1816 static const struct snd_kcontrol_new rt5677_sto1_adc1_mux =
1817         SOC_DAPM_ENUM("Stereo1 ADC1 Source", rt5677_stereo1_adc1_enum);
1818
1819 static SOC_ENUM_SINGLE_DECL(
1820         rt5677_stereo2_adc1_enum, RT5677_STO2_ADC_MIXER,
1821         RT5677_SEL_STO2_ADC1_SFT, rt5677_stereo_adc1_src);
1822
1823 static const struct snd_kcontrol_new rt5677_sto2_adc1_mux =
1824         SOC_DAPM_ENUM("Stereo2 ADC1 Source", rt5677_stereo2_adc1_enum);
1825
1826 static SOC_ENUM_SINGLE_DECL(
1827         rt5677_stereo3_adc1_enum, RT5677_STO3_ADC_MIXER,
1828         RT5677_SEL_STO3_ADC1_SFT, rt5677_stereo_adc1_src);
1829
1830 static const struct snd_kcontrol_new rt5677_sto3_adc1_mux =
1831         SOC_DAPM_ENUM("Stereo3 ADC1 Source", rt5677_stereo3_adc1_enum);
1832
1833 /* Mono ADC Left Source 2 */ /* MX-28 [11:10] */
1834 static const char * const rt5677_mono_adc2_l_src[] = {
1835         "DD MIX1L", "DMIC", "MONO DAC MIXL"
1836 };
1837
1838 static SOC_ENUM_SINGLE_DECL(
1839         rt5677_mono_adc2_l_enum, RT5677_MONO_ADC_MIXER,
1840         RT5677_SEL_MONO_ADC_L2_SFT, rt5677_mono_adc2_l_src);
1841
1842 static const struct snd_kcontrol_new rt5677_mono_adc2_l_mux =
1843         SOC_DAPM_ENUM("Mono ADC2 L Source", rt5677_mono_adc2_l_enum);
1844
1845 /* Mono ADC Left Source 1 */ /* MX-28 [13:12] */
1846 static const char * const rt5677_mono_adc1_l_src[] = {
1847         "DD MIX1L", "ADC1", "MONO DAC MIXL"
1848 };
1849
1850 static SOC_ENUM_SINGLE_DECL(
1851         rt5677_mono_adc1_l_enum, RT5677_MONO_ADC_MIXER,
1852         RT5677_SEL_MONO_ADC_L1_SFT, rt5677_mono_adc1_l_src);
1853
1854 static const struct snd_kcontrol_new rt5677_mono_adc1_l_mux =
1855         SOC_DAPM_ENUM("Mono ADC1 L Source", rt5677_mono_adc1_l_enum);
1856
1857 /* Mono ADC Right Source 2 */ /* MX-28 [3:2] */
1858 static const char * const rt5677_mono_adc2_r_src[] = {
1859         "DD MIX1R", "DMIC", "MONO DAC MIXR"
1860 };
1861
1862 static SOC_ENUM_SINGLE_DECL(
1863         rt5677_mono_adc2_r_enum, RT5677_MONO_ADC_MIXER,
1864         RT5677_SEL_MONO_ADC_R2_SFT, rt5677_mono_adc2_r_src);
1865
1866 static const struct snd_kcontrol_new rt5677_mono_adc2_r_mux =
1867         SOC_DAPM_ENUM("Mono ADC2 R Source", rt5677_mono_adc2_r_enum);
1868
1869 /* Mono ADC Right Source 1 */ /* MX-28 [5:4] */
1870 static const char * const rt5677_mono_adc1_r_src[] = {
1871         "DD MIX1R", "ADC2", "MONO DAC MIXR"
1872 };
1873
1874 static SOC_ENUM_SINGLE_DECL(
1875         rt5677_mono_adc1_r_enum, RT5677_MONO_ADC_MIXER,
1876         RT5677_SEL_MONO_ADC_R1_SFT, rt5677_mono_adc1_r_src);
1877
1878 static const struct snd_kcontrol_new rt5677_mono_adc1_r_mux =
1879         SOC_DAPM_ENUM("Mono ADC1 R Source", rt5677_mono_adc1_r_enum);
1880
1881 /* Stereo4 ADC Source 2 */ /* MX-24 [11:10] */
1882 static const char * const rt5677_stereo4_adc2_src[] = {
1883         "DD MIX1", "DMIC", "DD MIX2"
1884 };
1885
1886 static SOC_ENUM_SINGLE_DECL(
1887         rt5677_stereo4_adc2_enum, RT5677_STO4_ADC_MIXER,
1888         RT5677_SEL_STO4_ADC2_SFT, rt5677_stereo4_adc2_src);
1889
1890 static const struct snd_kcontrol_new rt5677_sto4_adc2_mux =
1891         SOC_DAPM_ENUM("Stereo4 ADC2 Source", rt5677_stereo4_adc2_enum);
1892
1893
1894 /* Stereo4 ADC Source 1 */ /* MX-24 [13:12] */
1895 static const char * const rt5677_stereo4_adc1_src[] = {
1896         "DD MIX1", "ADC1/2", "DD MIX2"
1897 };
1898
1899 static SOC_ENUM_SINGLE_DECL(
1900         rt5677_stereo4_adc1_enum, RT5677_STO4_ADC_MIXER,
1901         RT5677_SEL_STO4_ADC1_SFT, rt5677_stereo4_adc1_src);
1902
1903 static const struct snd_kcontrol_new rt5677_sto4_adc1_mux =
1904         SOC_DAPM_ENUM("Stereo4 ADC1 Source", rt5677_stereo4_adc1_enum);
1905
1906 /* InBound0/1 Source */ /* MX-A3 [14:12] */
1907 static const char * const rt5677_inbound01_src[] = {
1908         "IF1 DAC 01", "IF2 DAC 01", "SLB DAC 01", "STO1 ADC MIX",
1909         "VAD ADC/DAC1 FS"
1910 };
1911
1912 static SOC_ENUM_SINGLE_DECL(
1913         rt5677_inbound01_enum, RT5677_DSP_INB_CTRL1,
1914         RT5677_IB01_SRC_SFT, rt5677_inbound01_src);
1915
1916 static const struct snd_kcontrol_new rt5677_ib01_src_mux =
1917         SOC_DAPM_ENUM("InBound0/1 Source", rt5677_inbound01_enum);
1918
1919 /* InBound2/3 Source */ /* MX-A3 [10:8] */
1920 static const char * const rt5677_inbound23_src[] = {
1921         "IF1 DAC 23", "IF2 DAC 23", "SLB DAC 23", "STO2 ADC MIX",
1922         "DAC1 FS", "IF4 DAC"
1923 };
1924
1925 static SOC_ENUM_SINGLE_DECL(
1926         rt5677_inbound23_enum, RT5677_DSP_INB_CTRL1,
1927         RT5677_IB23_SRC_SFT, rt5677_inbound23_src);
1928
1929 static const struct snd_kcontrol_new rt5677_ib23_src_mux =
1930         SOC_DAPM_ENUM("InBound2/3 Source", rt5677_inbound23_enum);
1931
1932 /* InBound4/5 Source */ /* MX-A3 [6:4] */
1933 static const char * const rt5677_inbound45_src[] = {
1934         "IF1 DAC 45", "IF2 DAC 45", "SLB DAC 45", "STO3 ADC MIX",
1935         "IF3 DAC"
1936 };
1937
1938 static SOC_ENUM_SINGLE_DECL(
1939         rt5677_inbound45_enum, RT5677_DSP_INB_CTRL1,
1940         RT5677_IB45_SRC_SFT, rt5677_inbound45_src);
1941
1942 static const struct snd_kcontrol_new rt5677_ib45_src_mux =
1943         SOC_DAPM_ENUM("InBound4/5 Source", rt5677_inbound45_enum);
1944
1945 /* InBound6 Source */ /* MX-A3 [2:0] */
1946 static const char * const rt5677_inbound6_src[] = {
1947         "IF1 DAC 6", "IF2 DAC 6", "SLB DAC 6", "STO4 ADC MIX L",
1948         "IF4 DAC L", "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L"
1949 };
1950
1951 static SOC_ENUM_SINGLE_DECL(
1952         rt5677_inbound6_enum, RT5677_DSP_INB_CTRL1,
1953         RT5677_IB6_SRC_SFT, rt5677_inbound6_src);
1954
1955 static const struct snd_kcontrol_new rt5677_ib6_src_mux =
1956         SOC_DAPM_ENUM("InBound6 Source", rt5677_inbound6_enum);
1957
1958 /* InBound7 Source */ /* MX-A4 [14:12] */
1959 static const char * const rt5677_inbound7_src[] = {
1960         "IF1 DAC 7", "IF2 DAC 7", "SLB DAC 7", "STO4 ADC MIX R",
1961         "IF4 DAC R", "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R"
1962 };
1963
1964 static SOC_ENUM_SINGLE_DECL(
1965         rt5677_inbound7_enum, RT5677_DSP_INB_CTRL2,
1966         RT5677_IB7_SRC_SFT, rt5677_inbound7_src);
1967
1968 static const struct snd_kcontrol_new rt5677_ib7_src_mux =
1969         SOC_DAPM_ENUM("InBound7 Source", rt5677_inbound7_enum);
1970
1971 /* InBound8 Source */ /* MX-A4 [10:8] */
1972 static const char * const rt5677_inbound8_src[] = {
1973         "STO1 ADC MIX L", "STO2 ADC MIX L", "STO3 ADC MIX L", "STO4 ADC MIX L",
1974         "MONO ADC MIX L", "DACL1 FS"
1975 };
1976
1977 static SOC_ENUM_SINGLE_DECL(
1978         rt5677_inbound8_enum, RT5677_DSP_INB_CTRL2,
1979         RT5677_IB8_SRC_SFT, rt5677_inbound8_src);
1980
1981 static const struct snd_kcontrol_new rt5677_ib8_src_mux =
1982         SOC_DAPM_ENUM("InBound8 Source", rt5677_inbound8_enum);
1983
1984 /* InBound9 Source */ /* MX-A4 [6:4] */
1985 static const char * const rt5677_inbound9_src[] = {
1986         "STO1 ADC MIX R", "STO2 ADC MIX R", "STO3 ADC MIX R", "STO4 ADC MIX R",
1987         "MONO ADC MIX R", "DACR1 FS", "DAC1 FS"
1988 };
1989
1990 static SOC_ENUM_SINGLE_DECL(
1991         rt5677_inbound9_enum, RT5677_DSP_INB_CTRL2,
1992         RT5677_IB9_SRC_SFT, rt5677_inbound9_src);
1993
1994 static const struct snd_kcontrol_new rt5677_ib9_src_mux =
1995         SOC_DAPM_ENUM("InBound9 Source", rt5677_inbound9_enum);
1996
1997 /* VAD Source */ /* MX-9F [6:4] */
1998 static const char * const rt5677_vad_src[] = {
1999         "STO1 ADC MIX L", "MONO ADC MIX L", "MONO ADC MIX R", "STO2 ADC MIX L",
2000         "STO3 ADC MIX L"
2001 };
2002
2003 static SOC_ENUM_SINGLE_DECL(
2004         rt5677_vad_enum, RT5677_VAD_CTRL4,
2005         RT5677_VAD_SRC_SFT, rt5677_vad_src);
2006
2007 static const struct snd_kcontrol_new rt5677_vad_src_mux =
2008         SOC_DAPM_ENUM("VAD Source", rt5677_vad_enum);
2009
2010 /* Sidetone Source */ /* MX-13 [11:9] */
2011 static const char * const rt5677_sidetone_src[] = {
2012         "DMIC1 L", "DMIC2 L", "DMIC3 L", "DMIC4 L", "ADC1", "ADC2"
2013 };
2014
2015 static SOC_ENUM_SINGLE_DECL(
2016         rt5677_sidetone_enum, RT5677_SIDETONE_CTRL,
2017         RT5677_ST_SEL_SFT, rt5677_sidetone_src);
2018
2019 static const struct snd_kcontrol_new rt5677_sidetone_mux =
2020         SOC_DAPM_ENUM("Sidetone Source", rt5677_sidetone_enum);
2021
2022 /* DAC1/2 Source */ /* MX-15 [1:0] */
2023 static const char * const rt5677_dac12_src[] = {
2024         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
2025 };
2026
2027 static SOC_ENUM_SINGLE_DECL(
2028         rt5677_dac12_enum, RT5677_ANA_DAC1_2_3_SRC,
2029         RT5677_ANA_DAC1_2_SRC_SEL_SFT, rt5677_dac12_src);
2030
2031 static const struct snd_kcontrol_new rt5677_dac12_mux =
2032         SOC_DAPM_ENUM("Analog DAC1/2 Source", rt5677_dac12_enum);
2033
2034 /* DAC3 Source */ /* MX-15 [5:4] */
2035 static const char * const rt5677_dac3_src[] = {
2036         "MONO DAC MIXL", "MONO DAC MIXR", "DD MIX1L", "DD MIX2L"
2037 };
2038
2039 static SOC_ENUM_SINGLE_DECL(
2040         rt5677_dac3_enum, RT5677_ANA_DAC1_2_3_SRC,
2041         RT5677_ANA_DAC3_SRC_SEL_SFT, rt5677_dac3_src);
2042
2043 static const struct snd_kcontrol_new rt5677_dac3_mux =
2044         SOC_DAPM_ENUM("Analog DAC3 Source", rt5677_dac3_enum);
2045
2046 /* PDM channel Source */ /* MX-31 [13:12][9:8][5:4][1:0] */
2047 static const char * const rt5677_pdm_src[] = {
2048         "STO1 DAC MIX", "MONO DAC MIX", "DD MIX1", "DD MIX2"
2049 };
2050
2051 static SOC_ENUM_SINGLE_DECL(
2052         rt5677_pdm1_l_enum, RT5677_PDM_OUT_CTRL,
2053         RT5677_SEL_PDM1_L_SFT, rt5677_pdm_src);
2054
2055 static const struct snd_kcontrol_new rt5677_pdm1_l_mux =
2056         SOC_DAPM_ENUM("PDM1 Source", rt5677_pdm1_l_enum);
2057
2058 static SOC_ENUM_SINGLE_DECL(
2059         rt5677_pdm2_l_enum, RT5677_PDM_OUT_CTRL,
2060         RT5677_SEL_PDM2_L_SFT, rt5677_pdm_src);
2061
2062 static const struct snd_kcontrol_new rt5677_pdm2_l_mux =
2063         SOC_DAPM_ENUM("PDM2 Source", rt5677_pdm2_l_enum);
2064
2065 static SOC_ENUM_SINGLE_DECL(
2066         rt5677_pdm1_r_enum, RT5677_PDM_OUT_CTRL,
2067         RT5677_SEL_PDM1_R_SFT, rt5677_pdm_src);
2068
2069 static const struct snd_kcontrol_new rt5677_pdm1_r_mux =
2070         SOC_DAPM_ENUM("PDM1 Source", rt5677_pdm1_r_enum);
2071
2072 static SOC_ENUM_SINGLE_DECL(
2073         rt5677_pdm2_r_enum, RT5677_PDM_OUT_CTRL,
2074         RT5677_SEL_PDM2_R_SFT, rt5677_pdm_src);
2075
2076 static const struct snd_kcontrol_new rt5677_pdm2_r_mux =
2077         SOC_DAPM_ENUM("PDM2 Source", rt5677_pdm2_r_enum);
2078
2079 /* TDM IF1/2 SLB ADC1 Data Selection */ /* MX-3C MX-41 [5:4] MX-08 [1:0] */
2080 static const char * const rt5677_if12_adc1_src[] = {
2081         "STO1 ADC MIX", "OB01", "VAD ADC"
2082 };
2083
2084 static SOC_ENUM_SINGLE_DECL(
2085         rt5677_if1_adc1_enum, RT5677_TDM1_CTRL2,
2086         RT5677_IF1_ADC1_SFT, rt5677_if12_adc1_src);
2087
2088 static const struct snd_kcontrol_new rt5677_if1_adc1_mux =
2089         SOC_DAPM_ENUM("IF1 ADC1 Source", rt5677_if1_adc1_enum);
2090
2091 static SOC_ENUM_SINGLE_DECL(
2092         rt5677_if2_adc1_enum, RT5677_TDM2_CTRL2,
2093         RT5677_IF2_ADC1_SFT, rt5677_if12_adc1_src);
2094
2095 static const struct snd_kcontrol_new rt5677_if2_adc1_mux =
2096         SOC_DAPM_ENUM("IF2 ADC1 Source", rt5677_if2_adc1_enum);
2097
2098 static SOC_ENUM_SINGLE_DECL(
2099         rt5677_slb_adc1_enum, RT5677_SLIMBUS_RX,
2100         RT5677_SLB_ADC1_SFT, rt5677_if12_adc1_src);
2101
2102 static const struct snd_kcontrol_new rt5677_slb_adc1_mux =
2103         SOC_DAPM_ENUM("SLB ADC1 Source", rt5677_slb_adc1_enum);
2104
2105 /* TDM IF1/2 SLB ADC2 Data Selection */ /* MX-3C MX-41 [7:6] MX-08 [3:2] */
2106 static const char * const rt5677_if12_adc2_src[] = {
2107         "STO2 ADC MIX", "OB23"
2108 };
2109
2110 static SOC_ENUM_SINGLE_DECL(
2111         rt5677_if1_adc2_enum, RT5677_TDM1_CTRL2,
2112         RT5677_IF1_ADC2_SFT, rt5677_if12_adc2_src);
2113
2114 static const struct snd_kcontrol_new rt5677_if1_adc2_mux =
2115         SOC_DAPM_ENUM("IF1 ADC2 Source", rt5677_if1_adc2_enum);
2116
2117 static SOC_ENUM_SINGLE_DECL(
2118         rt5677_if2_adc2_enum, RT5677_TDM2_CTRL2,
2119         RT5677_IF2_ADC2_SFT, rt5677_if12_adc2_src);
2120
2121 static const struct snd_kcontrol_new rt5677_if2_adc2_mux =
2122         SOC_DAPM_ENUM("IF2 ADC2 Source", rt5677_if2_adc2_enum);
2123
2124 static SOC_ENUM_SINGLE_DECL(
2125         rt5677_slb_adc2_enum, RT5677_SLIMBUS_RX,
2126         RT5677_SLB_ADC2_SFT, rt5677_if12_adc2_src);
2127
2128 static const struct snd_kcontrol_new rt5677_slb_adc2_mux =
2129         SOC_DAPM_ENUM("SLB ADC2 Source", rt5677_slb_adc2_enum);
2130
2131 /* TDM IF1/2 SLB ADC3 Data Selection */ /* MX-3C MX-41 [9:8] MX-08 [5:4] */
2132 static const char * const rt5677_if12_adc3_src[] = {
2133         "STO3 ADC MIX", "MONO ADC MIX", "OB45"
2134 };
2135
2136 static SOC_ENUM_SINGLE_DECL(
2137         rt5677_if1_adc3_enum, RT5677_TDM1_CTRL2,
2138         RT5677_IF1_ADC3_SFT, rt5677_if12_adc3_src);
2139
2140 static const struct snd_kcontrol_new rt5677_if1_adc3_mux =
2141         SOC_DAPM_ENUM("IF1 ADC3 Source", rt5677_if1_adc3_enum);
2142
2143 static SOC_ENUM_SINGLE_DECL(
2144         rt5677_if2_adc3_enum, RT5677_TDM2_CTRL2,
2145         RT5677_IF2_ADC3_SFT, rt5677_if12_adc3_src);
2146
2147 static const struct snd_kcontrol_new rt5677_if2_adc3_mux =
2148         SOC_DAPM_ENUM("IF2 ADC3 Source", rt5677_if2_adc3_enum);
2149
2150 static SOC_ENUM_SINGLE_DECL(
2151         rt5677_slb_adc3_enum, RT5677_SLIMBUS_RX,
2152         RT5677_SLB_ADC3_SFT, rt5677_if12_adc3_src);
2153
2154 static const struct snd_kcontrol_new rt5677_slb_adc3_mux =
2155         SOC_DAPM_ENUM("SLB ADC3 Source", rt5677_slb_adc3_enum);
2156
2157 /* TDM IF1/2 SLB ADC4 Data Selection */ /* MX-3C MX-41 [11:10] MX-08 [7:6] */
2158 static const char * const rt5677_if12_adc4_src[] = {
2159         "STO4 ADC MIX", "OB67", "OB01"
2160 };
2161
2162 static SOC_ENUM_SINGLE_DECL(
2163         rt5677_if1_adc4_enum, RT5677_TDM1_CTRL2,
2164         RT5677_IF1_ADC4_SFT, rt5677_if12_adc4_src);
2165
2166 static const struct snd_kcontrol_new rt5677_if1_adc4_mux =
2167         SOC_DAPM_ENUM("IF1 ADC4 Source", rt5677_if1_adc4_enum);
2168
2169 static SOC_ENUM_SINGLE_DECL(
2170         rt5677_if2_adc4_enum, RT5677_TDM2_CTRL2,
2171         RT5677_IF2_ADC4_SFT, rt5677_if12_adc4_src);
2172
2173 static const struct snd_kcontrol_new rt5677_if2_adc4_mux =
2174         SOC_DAPM_ENUM("IF2 ADC4 Source", rt5677_if2_adc4_enum);
2175
2176 static SOC_ENUM_SINGLE_DECL(
2177         rt5677_slb_adc4_enum, RT5677_SLIMBUS_RX,
2178         RT5677_SLB_ADC4_SFT, rt5677_if12_adc4_src);
2179
2180 static const struct snd_kcontrol_new rt5677_slb_adc4_mux =
2181         SOC_DAPM_ENUM("SLB ADC4 Source", rt5677_slb_adc4_enum);
2182
2183 /* Interface3/4 ADC Data Input */ /* MX-2F [3:0] MX-30 [7:4] */
2184 static const char * const rt5677_if34_adc_src[] = {
2185         "STO1 ADC MIX", "STO2 ADC MIX", "STO3 ADC MIX", "STO4 ADC MIX",
2186         "MONO ADC MIX", "OB01", "OB23", "VAD ADC"
2187 };
2188
2189 static SOC_ENUM_SINGLE_DECL(
2190         rt5677_if3_adc_enum, RT5677_IF3_DATA,
2191         RT5677_IF3_ADC_IN_SFT, rt5677_if34_adc_src);
2192
2193 static const struct snd_kcontrol_new rt5677_if3_adc_mux =
2194         SOC_DAPM_ENUM("IF3 ADC Source", rt5677_if3_adc_enum);
2195
2196 static SOC_ENUM_SINGLE_DECL(
2197         rt5677_if4_adc_enum, RT5677_IF4_DATA,
2198         RT5677_IF4_ADC_IN_SFT, rt5677_if34_adc_src);
2199
2200 static const struct snd_kcontrol_new rt5677_if4_adc_mux =
2201         SOC_DAPM_ENUM("IF4 ADC Source", rt5677_if4_adc_enum);
2202
2203 /* TDM IF1/2 ADC Data Selection */ /* MX-3B MX-40 [7:6][5:4][3:2][1:0] */
2204 static const char * const rt5677_if12_adc_swap_src[] = {
2205         "L/R", "R/L", "L/L", "R/R"
2206 };
2207
2208 static SOC_ENUM_SINGLE_DECL(
2209         rt5677_if1_adc1_swap_enum, RT5677_TDM1_CTRL1,
2210         RT5677_IF1_ADC1_SWAP_SFT, rt5677_if12_adc_swap_src);
2211
2212 static const struct snd_kcontrol_new rt5677_if1_adc1_swap_mux =
2213         SOC_DAPM_ENUM("IF1 ADC1 Swap Source", rt5677_if1_adc1_swap_enum);
2214
2215 static SOC_ENUM_SINGLE_DECL(
2216         rt5677_if1_adc2_swap_enum, RT5677_TDM1_CTRL1,
2217         RT5677_IF1_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
2218
2219 static const struct snd_kcontrol_new rt5677_if1_adc2_swap_mux =
2220         SOC_DAPM_ENUM("IF1 ADC2 Swap Source", rt5677_if1_adc2_swap_enum);
2221
2222 static SOC_ENUM_SINGLE_DECL(
2223         rt5677_if1_adc3_swap_enum, RT5677_TDM1_CTRL1,
2224         RT5677_IF1_ADC3_SWAP_SFT, rt5677_if12_adc_swap_src);
2225
2226 static const struct snd_kcontrol_new rt5677_if1_adc3_swap_mux =
2227         SOC_DAPM_ENUM("IF1 ADC3 Swap Source", rt5677_if1_adc3_swap_enum);
2228
2229 static SOC_ENUM_SINGLE_DECL(
2230         rt5677_if1_adc4_swap_enum, RT5677_TDM1_CTRL1,
2231         RT5677_IF1_ADC4_SWAP_SFT, rt5677_if12_adc_swap_src);
2232
2233 static const struct snd_kcontrol_new rt5677_if1_adc4_swap_mux =
2234         SOC_DAPM_ENUM("IF1 ADC4 Swap Source", rt5677_if1_adc4_swap_enum);
2235
2236 static SOC_ENUM_SINGLE_DECL(
2237         rt5677_if2_adc1_swap_enum, RT5677_TDM2_CTRL1,
2238         RT5677_IF1_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
2239
2240 static const struct snd_kcontrol_new rt5677_if2_adc1_swap_mux =
2241         SOC_DAPM_ENUM("IF1 ADC2 Swap Source", rt5677_if2_adc1_swap_enum);
2242
2243 static SOC_ENUM_SINGLE_DECL(
2244         rt5677_if2_adc2_swap_enum, RT5677_TDM2_CTRL1,
2245         RT5677_IF2_ADC2_SWAP_SFT, rt5677_if12_adc_swap_src);
2246
2247 static const struct snd_kcontrol_new rt5677_if2_adc2_swap_mux =
2248         SOC_DAPM_ENUM("IF2 ADC2 Swap Source", rt5677_if2_adc2_swap_enum);
2249
2250 static SOC_ENUM_SINGLE_DECL(
2251         rt5677_if2_adc3_swap_enum, RT5677_TDM2_CTRL1,
2252         RT5677_IF2_ADC3_SWAP_SFT, rt5677_if12_adc_swap_src);
2253
2254 static const struct snd_kcontrol_new rt5677_if2_adc3_swap_mux =
2255         SOC_DAPM_ENUM("IF2 ADC3 Swap Source", rt5677_if2_adc3_swap_enum);
2256
2257 static SOC_ENUM_SINGLE_DECL(
2258         rt5677_if2_adc4_swap_enum, RT5677_TDM2_CTRL1,
2259         RT5677_IF2_ADC4_SWAP_SFT, rt5677_if12_adc_swap_src);
2260
2261 static const struct snd_kcontrol_new rt5677_if2_adc4_swap_mux =
2262         SOC_DAPM_ENUM("IF2 ADC4 Swap Source", rt5677_if2_adc4_swap_enum);
2263
2264 /* TDM IF1 ADC Data Selection */ /* MX-3C [2:0] */
2265 static const char * const rt5677_if1_adc_tdm_swap_src[] = {
2266         "1/2/3/4", "2/1/3/4", "2/3/1/4", "4/1/2/3", "1/3/2/4", "1/4/2/3",
2267         "3/1/2/4", "3/4/1/2"
2268 };
2269
2270 static SOC_ENUM_SINGLE_DECL(
2271         rt5677_if1_adc_tdm_swap_enum, RT5677_TDM1_CTRL2,
2272         RT5677_IF1_ADC_CTRL_SFT, rt5677_if1_adc_tdm_swap_src);
2273
2274 static const struct snd_kcontrol_new rt5677_if1_adc_tdm_swap_mux =
2275         SOC_DAPM_ENUM("IF1 ADC TDM Swap Source", rt5677_if1_adc_tdm_swap_enum);
2276
2277 /* TDM IF2 ADC Data Selection */ /* MX-41[2:0] */
2278 static const char * const rt5677_if2_adc_tdm_swap_src[] = {
2279         "1/2/3/4", "2/1/3/4", "3/1/2/4", "4/1/2/3", "1/3/2/4", "1/4/2/3",
2280         "2/3/1/4", "3/4/1/2"
2281 };
2282
2283 static SOC_ENUM_SINGLE_DECL(
2284         rt5677_if2_adc_tdm_swap_enum, RT5677_TDM2_CTRL2,
2285         RT5677_IF2_ADC_CTRL_SFT, rt5677_if2_adc_tdm_swap_src);
2286
2287 static const struct snd_kcontrol_new rt5677_if2_adc_tdm_swap_mux =
2288         SOC_DAPM_ENUM("IF2 ADC TDM Swap Source", rt5677_if2_adc_tdm_swap_enum);
2289
2290 /* TDM IF1/2 DAC Data Selection */ /* MX-3E[14:12][10:8][6:4][2:0]
2291                                         MX-3F[14:12][10:8][6:4][2:0]
2292                                         MX-43[14:12][10:8][6:4][2:0]
2293                                         MX-44[14:12][10:8][6:4][2:0] */
2294 static const char * const rt5677_if12_dac_tdm_sel_src[] = {
2295         "Slot0", "Slot1", "Slot2", "Slot3", "Slot4", "Slot5", "Slot6", "Slot7"
2296 };
2297
2298 static SOC_ENUM_SINGLE_DECL(
2299         rt5677_if1_dac0_tdm_sel_enum, RT5677_TDM1_CTRL4,
2300         RT5677_IF1_DAC0_SFT, rt5677_if12_dac_tdm_sel_src);
2301
2302 static const struct snd_kcontrol_new rt5677_if1_dac0_tdm_sel_mux =
2303         SOC_DAPM_ENUM("IF1 DAC0 TDM Source", rt5677_if1_dac0_tdm_sel_enum);
2304
2305 static SOC_ENUM_SINGLE_DECL(
2306         rt5677_if1_dac1_tdm_sel_enum, RT5677_TDM1_CTRL4,
2307         RT5677_IF1_DAC1_SFT, rt5677_if12_dac_tdm_sel_src);
2308
2309 static const struct snd_kcontrol_new rt5677_if1_dac1_tdm_sel_mux =
2310         SOC_DAPM_ENUM("IF1 DAC1 TDM Source", rt5677_if1_dac1_tdm_sel_enum);
2311
2312 static SOC_ENUM_SINGLE_DECL(
2313         rt5677_if1_dac2_tdm_sel_enum, RT5677_TDM1_CTRL4,
2314         RT5677_IF1_DAC2_SFT, rt5677_if12_dac_tdm_sel_src);
2315
2316 static const struct snd_kcontrol_new rt5677_if1_dac2_tdm_sel_mux =
2317         SOC_DAPM_ENUM("IF1 DAC2 TDM Source", rt5677_if1_dac2_tdm_sel_enum);
2318
2319 static SOC_ENUM_SINGLE_DECL(
2320         rt5677_if1_dac3_tdm_sel_enum, RT5677_TDM1_CTRL4,
2321         RT5677_IF1_DAC3_SFT, rt5677_if12_dac_tdm_sel_src);
2322
2323 static const struct snd_kcontrol_new rt5677_if1_dac3_tdm_sel_mux =
2324         SOC_DAPM_ENUM("IF1 DAC3 TDM Source", rt5677_if1_dac3_tdm_sel_enum);
2325
2326 static SOC_ENUM_SINGLE_DECL(
2327         rt5677_if1_dac4_tdm_sel_enum, RT5677_TDM1_CTRL5,
2328         RT5677_IF1_DAC4_SFT, rt5677_if12_dac_tdm_sel_src);
2329
2330 static const struct snd_kcontrol_new rt5677_if1_dac4_tdm_sel_mux =
2331         SOC_DAPM_ENUM("IF1 DAC4 TDM Source", rt5677_if1_dac4_tdm_sel_enum);
2332
2333 static SOC_ENUM_SINGLE_DECL(
2334         rt5677_if1_dac5_tdm_sel_enum, RT5677_TDM1_CTRL5,
2335         RT5677_IF1_DAC5_SFT, rt5677_if12_dac_tdm_sel_src);
2336
2337 static const struct snd_kcontrol_new rt5677_if1_dac5_tdm_sel_mux =
2338         SOC_DAPM_ENUM("IF1 DAC5 TDM Source", rt5677_if1_dac5_tdm_sel_enum);
2339
2340 static SOC_ENUM_SINGLE_DECL(
2341         rt5677_if1_dac6_tdm_sel_enum, RT5677_TDM1_CTRL5,
2342         RT5677_IF1_DAC6_SFT, rt5677_if12_dac_tdm_sel_src);
2343
2344 static const struct snd_kcontrol_new rt5677_if1_dac6_tdm_sel_mux =
2345         SOC_DAPM_ENUM("IF1 DAC6 TDM Source", rt5677_if1_dac6_tdm_sel_enum);
2346
2347 static SOC_ENUM_SINGLE_DECL(
2348         rt5677_if1_dac7_tdm_sel_enum, RT5677_TDM1_CTRL5,
2349         RT5677_IF1_DAC7_SFT, rt5677_if12_dac_tdm_sel_src);
2350
2351 static const struct snd_kcontrol_new rt5677_if1_dac7_tdm_sel_mux =
2352         SOC_DAPM_ENUM("IF1 DAC7 TDM Source", rt5677_if1_dac7_tdm_sel_enum);
2353
2354 static SOC_ENUM_SINGLE_DECL(
2355         rt5677_if2_dac0_tdm_sel_enum, RT5677_TDM2_CTRL4,
2356         RT5677_IF2_DAC0_SFT, rt5677_if12_dac_tdm_sel_src);
2357
2358 static const struct snd_kcontrol_new rt5677_if2_dac0_tdm_sel_mux =
2359         SOC_DAPM_ENUM("IF2 DAC0 TDM Source", rt5677_if2_dac0_tdm_sel_enum);
2360
2361 static SOC_ENUM_SINGLE_DECL(
2362         rt5677_if2_dac1_tdm_sel_enum, RT5677_TDM2_CTRL4,
2363         RT5677_IF2_DAC1_SFT, rt5677_if12_dac_tdm_sel_src);
2364
2365 static const struct snd_kcontrol_new rt5677_if2_dac1_tdm_sel_mux =
2366         SOC_DAPM_ENUM("IF2 DAC1 TDM Source", rt5677_if2_dac1_tdm_sel_enum);
2367
2368 static SOC_ENUM_SINGLE_DECL(
2369         rt5677_if2_dac2_tdm_sel_enum, RT5677_TDM2_CTRL4,
2370         RT5677_IF2_DAC2_SFT, rt5677_if12_dac_tdm_sel_src);
2371
2372 static const struct snd_kcontrol_new rt5677_if2_dac2_tdm_sel_mux =
2373         SOC_DAPM_ENUM("IF2 DAC2 TDM Source", rt5677_if2_dac2_tdm_sel_enum);
2374
2375 static SOC_ENUM_SINGLE_DECL(
2376         rt5677_if2_dac3_tdm_sel_enum, RT5677_TDM2_CTRL4,
2377         RT5677_IF2_DAC3_SFT, rt5677_if12_dac_tdm_sel_src);
2378
2379 static const struct snd_kcontrol_new rt5677_if2_dac3_tdm_sel_mux =
2380         SOC_DAPM_ENUM("IF2 DAC3 TDM Source", rt5677_if2_dac3_tdm_sel_enum);
2381
2382 static SOC_ENUM_SINGLE_DECL(
2383         rt5677_if2_dac4_tdm_sel_enum, RT5677_TDM2_CTRL5,
2384         RT5677_IF2_DAC4_SFT, rt5677_if12_dac_tdm_sel_src);
2385
2386 static const struct snd_kcontrol_new rt5677_if2_dac4_tdm_sel_mux =
2387         SOC_DAPM_ENUM("IF2 DAC4 TDM Source", rt5677_if2_dac4_tdm_sel_enum);
2388
2389 static SOC_ENUM_SINGLE_DECL(
2390         rt5677_if2_dac5_tdm_sel_enum, RT5677_TDM2_CTRL5,
2391         RT5677_IF2_DAC5_SFT, rt5677_if12_dac_tdm_sel_src);
2392
2393 static const struct snd_kcontrol_new rt5677_if2_dac5_tdm_sel_mux =
2394         SOC_DAPM_ENUM("IF2 DAC5 TDM Source", rt5677_if2_dac5_tdm_sel_enum);
2395
2396 static SOC_ENUM_SINGLE_DECL(
2397         rt5677_if2_dac6_tdm_sel_enum, RT5677_TDM2_CTRL5,
2398         RT5677_IF2_DAC6_SFT, rt5677_if12_dac_tdm_sel_src);
2399
2400 static const struct snd_kcontrol_new rt5677_if2_dac6_tdm_sel_mux =
2401         SOC_DAPM_ENUM("IF2 DAC6 TDM Source", rt5677_if2_dac6_tdm_sel_enum);
2402
2403 static SOC_ENUM_SINGLE_DECL(
2404         rt5677_if2_dac7_tdm_sel_enum, RT5677_TDM2_CTRL5,
2405         RT5677_IF2_DAC7_SFT, rt5677_if12_dac_tdm_sel_src);
2406
2407 static const struct snd_kcontrol_new rt5677_if2_dac7_tdm_sel_mux =
2408         SOC_DAPM_ENUM("IF2 DAC7 TDM Source", rt5677_if2_dac7_tdm_sel_enum);
2409
2410 static int rt5677_bst1_event(struct snd_soc_dapm_widget *w,
2411         struct snd_kcontrol *kcontrol, int event)
2412 {
2413         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2414         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2415
2416         switch (event) {
2417         case SND_SOC_DAPM_POST_PMU:
2418                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2419                         RT5677_PWR_BST1_P, RT5677_PWR_BST1_P);
2420                 break;
2421
2422         case SND_SOC_DAPM_PRE_PMD:
2423                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2424                         RT5677_PWR_BST1_P, 0);
2425                 break;
2426
2427         default:
2428                 return 0;
2429         }
2430
2431         return 0;
2432 }
2433
2434 static int rt5677_bst2_event(struct snd_soc_dapm_widget *w,
2435         struct snd_kcontrol *kcontrol, int event)
2436 {
2437         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2438         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2439
2440         switch (event) {
2441         case SND_SOC_DAPM_POST_PMU:
2442                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2443                         RT5677_PWR_BST2_P, RT5677_PWR_BST2_P);
2444                 break;
2445
2446         case SND_SOC_DAPM_PRE_PMD:
2447                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2448                         RT5677_PWR_BST2_P, 0);
2449                 break;
2450
2451         default:
2452                 return 0;
2453         }
2454
2455         return 0;
2456 }
2457
2458 static int rt5677_set_pll1_event(struct snd_soc_dapm_widget *w,
2459         struct snd_kcontrol *kcontrol, int event)
2460 {
2461         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2462         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2463
2464         switch (event) {
2465         case SND_SOC_DAPM_PRE_PMU:
2466                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x2);
2467                 break;
2468
2469         case SND_SOC_DAPM_POST_PMU:
2470                 regmap_update_bits(rt5677->regmap, RT5677_PLL1_CTRL2, 0x2, 0x0);
2471                 break;
2472
2473         default:
2474                 return 0;
2475         }
2476
2477         return 0;
2478 }
2479
2480 static int rt5677_set_pll2_event(struct snd_soc_dapm_widget *w,
2481         struct snd_kcontrol *kcontrol, int event)
2482 {
2483         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2484         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2485
2486         switch (event) {
2487         case SND_SOC_DAPM_PRE_PMU:
2488                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x2);
2489                 break;
2490
2491         case SND_SOC_DAPM_POST_PMU:
2492                 regmap_update_bits(rt5677->regmap, RT5677_PLL2_CTRL2, 0x2, 0x0);
2493                 break;
2494
2495         default:
2496                 return 0;
2497         }
2498
2499         return 0;
2500 }
2501
2502 static int rt5677_set_micbias1_event(struct snd_soc_dapm_widget *w,
2503         struct snd_kcontrol *kcontrol, int event)
2504 {
2505         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2506         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2507
2508         switch (event) {
2509         case SND_SOC_DAPM_POST_PMU:
2510                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2511                         RT5677_PWR_CLK_MB1 | RT5677_PWR_PP_MB1 |
2512                         RT5677_PWR_CLK_MB, RT5677_PWR_CLK_MB1 |
2513                         RT5677_PWR_PP_MB1 | RT5677_PWR_CLK_MB);
2514                 break;
2515
2516         case SND_SOC_DAPM_PRE_PMD:
2517                 regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
2518                         RT5677_PWR_CLK_MB1 | RT5677_PWR_PP_MB1 |
2519                         RT5677_PWR_CLK_MB, 0);
2520                 break;
2521
2522         default:
2523                 return 0;
2524         }
2525
2526         return 0;
2527 }
2528
2529 static int rt5677_if1_adc_tdm_event(struct snd_soc_dapm_widget *w,
2530         struct snd_kcontrol *kcontrol, int event)
2531 {
2532         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2533         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2534         unsigned int value;
2535
2536         switch (event) {
2537         case SND_SOC_DAPM_PRE_PMU:
2538                 regmap_read(rt5677->regmap, RT5677_TDM1_CTRL2, &value);
2539                 if (value & RT5677_IF1_ADC_CTRL_MASK)
2540                         regmap_update_bits(rt5677->regmap, RT5677_TDM1_CTRL1,
2541                                 RT5677_IF1_ADC_MODE_MASK,
2542                                 RT5677_IF1_ADC_MODE_TDM);
2543                 break;
2544
2545         default:
2546                 return 0;
2547         }
2548
2549         return 0;
2550 }
2551
2552 static int rt5677_if2_adc_tdm_event(struct snd_soc_dapm_widget *w,
2553         struct snd_kcontrol *kcontrol, int event)
2554 {
2555         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2556         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2557         unsigned int value;
2558
2559         switch (event) {
2560         case SND_SOC_DAPM_PRE_PMU:
2561                 regmap_read(rt5677->regmap, RT5677_TDM2_CTRL2, &value);
2562                 if (value & RT5677_IF2_ADC_CTRL_MASK)
2563                         regmap_update_bits(rt5677->regmap, RT5677_TDM2_CTRL1,
2564                                 RT5677_IF2_ADC_MODE_MASK,
2565                                 RT5677_IF2_ADC_MODE_TDM);
2566                 break;
2567
2568         default:
2569                 return 0;
2570         }
2571
2572         return 0;
2573 }
2574
2575 static int rt5677_vref_event(struct snd_soc_dapm_widget *w,
2576         struct snd_kcontrol *kcontrol, int event)
2577 {
2578         struct snd_soc_codec *codec = snd_soc_dapm_to_codec(w->dapm);
2579         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
2580
2581         switch (event) {
2582         case SND_SOC_DAPM_POST_PMU:
2583                 if (snd_soc_codec_get_bias_level(codec) != SND_SOC_BIAS_ON &&
2584                         !rt5677->is_vref_slow) {
2585                         mdelay(20);
2586                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
2587                                 RT5677_PWR_FV1 | RT5677_PWR_FV2,
2588                                 RT5677_PWR_FV1 | RT5677_PWR_FV2);
2589                         rt5677->is_vref_slow = true;
2590                 }
2591                 break;
2592
2593         default:
2594                 return 0;
2595         }
2596
2597         return 0;
2598 }
2599
2600 static int rt5677_filter_power_event(struct snd_soc_dapm_widget *w,
2601         struct snd_kcontrol *kcontrol, int event)
2602 {
2603         switch (event) {
2604         case SND_SOC_DAPM_POST_PMU:
2605                 msleep(50);
2606                 break;
2607
2608         default:
2609                 return 0;
2610         }
2611
2612         return 0;
2613 }
2614
2615 static const struct snd_soc_dapm_widget rt5677_dapm_widgets[] = {
2616         SND_SOC_DAPM_SUPPLY("PLL1", RT5677_PWR_ANLG2, RT5677_PWR_PLL1_BIT,
2617                 0, rt5677_set_pll1_event, SND_SOC_DAPM_PRE_PMU |
2618                 SND_SOC_DAPM_POST_PMU),
2619         SND_SOC_DAPM_SUPPLY("PLL2", RT5677_PWR_ANLG2, RT5677_PWR_PLL2_BIT,
2620                 0, rt5677_set_pll2_event, SND_SOC_DAPM_PRE_PMU |
2621                 SND_SOC_DAPM_POST_PMU),
2622
2623         /* ASRC */
2624         SND_SOC_DAPM_SUPPLY_S("I2S1 ASRC", 1, RT5677_ASRC_1, 0, 0, NULL, 0),
2625         SND_SOC_DAPM_SUPPLY_S("I2S2 ASRC", 1, RT5677_ASRC_1, 1, 0, NULL, 0),
2626         SND_SOC_DAPM_SUPPLY_S("I2S3 ASRC", 1, RT5677_ASRC_1, 2, 0, NULL, 0),
2627         SND_SOC_DAPM_SUPPLY_S("I2S4 ASRC", 1, RT5677_ASRC_1, 3, 0, NULL, 0),
2628         SND_SOC_DAPM_SUPPLY_S("DAC STO ASRC", 1, RT5677_ASRC_2, 14, 0, NULL, 0),
2629         SND_SOC_DAPM_SUPPLY_S("DAC MONO2 L ASRC", 1, RT5677_ASRC_2, 13, 0, NULL,
2630                 0),
2631         SND_SOC_DAPM_SUPPLY_S("DAC MONO2 R ASRC", 1, RT5677_ASRC_2, 12, 0, NULL,
2632                 0),
2633         SND_SOC_DAPM_SUPPLY_S("DAC MONO3 L ASRC", 1, RT5677_ASRC_1, 15, 0, NULL,
2634                 0),
2635         SND_SOC_DAPM_SUPPLY_S("DAC MONO3 R ASRC", 1, RT5677_ASRC_1, 14, 0, NULL,
2636                 0),
2637         SND_SOC_DAPM_SUPPLY_S("DAC MONO4 L ASRC", 1, RT5677_ASRC_1, 13, 0, NULL,
2638                 0),
2639         SND_SOC_DAPM_SUPPLY_S("DAC MONO4 R ASRC", 1, RT5677_ASRC_1, 12, 0, NULL,
2640                 0),
2641         SND_SOC_DAPM_SUPPLY_S("DMIC STO1 ASRC", 1, RT5677_ASRC_2, 11, 0, NULL,
2642                 0),
2643         SND_SOC_DAPM_SUPPLY_S("DMIC STO2 ASRC", 1, RT5677_ASRC_2, 10, 0, NULL,
2644                 0),
2645         SND_SOC_DAPM_SUPPLY_S("DMIC STO3 ASRC", 1, RT5677_ASRC_2, 9, 0, NULL,
2646                 0),
2647         SND_SOC_DAPM_SUPPLY_S("DMIC STO4 ASRC", 1, RT5677_ASRC_2, 8, 0, NULL,
2648                 0),
2649         SND_SOC_DAPM_SUPPLY_S("DMIC MONO L ASRC", 1, RT5677_ASRC_2, 7, 0, NULL,
2650                 0),
2651         SND_SOC_DAPM_SUPPLY_S("DMIC MONO R ASRC", 1, RT5677_ASRC_2, 6, 0, NULL,
2652                 0),
2653         SND_SOC_DAPM_SUPPLY_S("ADC STO1 ASRC", 1, RT5677_ASRC_2, 5, 0, NULL, 0),
2654         SND_SOC_DAPM_SUPPLY_S("ADC STO2 ASRC", 1, RT5677_ASRC_2, 4, 0, NULL, 0),
2655         SND_SOC_DAPM_SUPPLY_S("ADC STO3 ASRC", 1, RT5677_ASRC_2, 3, 0, NULL, 0),
2656         SND_SOC_DAPM_SUPPLY_S("ADC STO4 ASRC", 1, RT5677_ASRC_2, 2, 0, NULL, 0),
2657         SND_SOC_DAPM_SUPPLY_S("ADC MONO L ASRC", 1, RT5677_ASRC_2, 1, 0, NULL,
2658                 0),
2659         SND_SOC_DAPM_SUPPLY_S("ADC MONO R ASRC", 1, RT5677_ASRC_2, 0, 0, NULL,
2660                 0),
2661
2662         /* Input Side */
2663         /* micbias */
2664         SND_SOC_DAPM_SUPPLY("MICBIAS1", RT5677_PWR_ANLG2, RT5677_PWR_MB1_BIT,
2665                 0, rt5677_set_micbias1_event, SND_SOC_DAPM_PRE_PMD |
2666                 SND_SOC_DAPM_POST_PMU),
2667
2668         /* Input Lines */
2669         SND_SOC_DAPM_INPUT("DMIC L1"),
2670         SND_SOC_DAPM_INPUT("DMIC R1"),
2671         SND_SOC_DAPM_INPUT("DMIC L2"),
2672         SND_SOC_DAPM_INPUT("DMIC R2"),
2673         SND_SOC_DAPM_INPUT("DMIC L3"),
2674         SND_SOC_DAPM_INPUT("DMIC R3"),
2675         SND_SOC_DAPM_INPUT("DMIC L4"),
2676         SND_SOC_DAPM_INPUT("DMIC R4"),
2677
2678         SND_SOC_DAPM_INPUT("IN1P"),
2679         SND_SOC_DAPM_INPUT("IN1N"),
2680         SND_SOC_DAPM_INPUT("IN2P"),
2681         SND_SOC_DAPM_INPUT("IN2N"),
2682
2683         SND_SOC_DAPM_INPUT("Haptic Generator"),
2684
2685         SND_SOC_DAPM_PGA("DMIC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2686         SND_SOC_DAPM_PGA("DMIC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2687         SND_SOC_DAPM_PGA("DMIC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2688         SND_SOC_DAPM_PGA("DMIC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2689
2690         SND_SOC_DAPM_SUPPLY("DMIC1 power", RT5677_DMIC_CTRL1,
2691                 RT5677_DMIC_1_EN_SFT, 0, NULL, 0),
2692         SND_SOC_DAPM_SUPPLY("DMIC2 power", RT5677_DMIC_CTRL1,
2693                 RT5677_DMIC_2_EN_SFT, 0, NULL, 0),
2694         SND_SOC_DAPM_SUPPLY("DMIC3 power", RT5677_DMIC_CTRL1,
2695                 RT5677_DMIC_3_EN_SFT, 0, NULL, 0),
2696         SND_SOC_DAPM_SUPPLY("DMIC4 power", RT5677_DMIC_CTRL2,
2697                 RT5677_DMIC_4_EN_SFT, 0, NULL, 0),
2698
2699         SND_SOC_DAPM_SUPPLY("DMIC CLK", SND_SOC_NOPM, 0, 0,
2700                 set_dmic_clk, SND_SOC_DAPM_PRE_PMU),
2701
2702         /* Boost */
2703         SND_SOC_DAPM_PGA_E("BST1", RT5677_PWR_ANLG2,
2704                 RT5677_PWR_BST1_BIT, 0, NULL, 0, rt5677_bst1_event,
2705                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
2706         SND_SOC_DAPM_PGA_E("BST2", RT5677_PWR_ANLG2,
2707                 RT5677_PWR_BST2_BIT, 0, NULL, 0, rt5677_bst2_event,
2708                 SND_SOC_DAPM_PRE_PMD | SND_SOC_DAPM_POST_PMU),
2709
2710         /* ADCs */
2711         SND_SOC_DAPM_ADC("ADC 1", NULL, SND_SOC_NOPM,
2712                 0, 0),
2713         SND_SOC_DAPM_ADC("ADC 2", NULL, SND_SOC_NOPM,
2714                 0, 0),
2715         SND_SOC_DAPM_PGA("ADC 1_2", SND_SOC_NOPM, 0, 0, NULL, 0),
2716
2717         SND_SOC_DAPM_SUPPLY("ADC 1 power", RT5677_PWR_DIG1,
2718                 RT5677_PWR_ADC_L_BIT, 0, NULL, 0),
2719         SND_SOC_DAPM_SUPPLY("ADC 2 power", RT5677_PWR_DIG1,
2720                 RT5677_PWR_ADC_R_BIT, 0, NULL, 0),
2721         SND_SOC_DAPM_SUPPLY("ADC1 clock", RT5677_PWR_DIG1,
2722                 RT5677_PWR_ADCFED1_BIT, 0, NULL, 0),
2723         SND_SOC_DAPM_SUPPLY("ADC2 clock", RT5677_PWR_DIG1,
2724                 RT5677_PWR_ADCFED2_BIT, 0, NULL, 0),
2725
2726         /* ADC Mux */
2727         SND_SOC_DAPM_MUX("Stereo1 DMIC Mux", SND_SOC_NOPM, 0, 0,
2728                                 &rt5677_sto1_dmic_mux),
2729         SND_SOC_DAPM_MUX("Stereo1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2730                                 &rt5677_sto1_adc1_mux),
2731         SND_SOC_DAPM_MUX("Stereo1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2732                                 &rt5677_sto1_adc2_mux),
2733         SND_SOC_DAPM_MUX("Stereo2 DMIC Mux", SND_SOC_NOPM, 0, 0,
2734                                 &rt5677_sto2_dmic_mux),
2735         SND_SOC_DAPM_MUX("Stereo2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2736                                 &rt5677_sto2_adc1_mux),
2737         SND_SOC_DAPM_MUX("Stereo2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2738                                 &rt5677_sto2_adc2_mux),
2739         SND_SOC_DAPM_MUX("Stereo2 ADC LR Mux", SND_SOC_NOPM, 0, 0,
2740                                 &rt5677_sto2_adc_lr_mux),
2741         SND_SOC_DAPM_MUX("Stereo3 DMIC Mux", SND_SOC_NOPM, 0, 0,
2742                                 &rt5677_sto3_dmic_mux),
2743         SND_SOC_DAPM_MUX("Stereo3 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2744                                 &rt5677_sto3_adc1_mux),
2745         SND_SOC_DAPM_MUX("Stereo3 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2746                                 &rt5677_sto3_adc2_mux),
2747         SND_SOC_DAPM_MUX("Stereo4 DMIC Mux", SND_SOC_NOPM, 0, 0,
2748                                 &rt5677_sto4_dmic_mux),
2749         SND_SOC_DAPM_MUX("Stereo4 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2750                                 &rt5677_sto4_adc1_mux),
2751         SND_SOC_DAPM_MUX("Stereo4 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2752                                 &rt5677_sto4_adc2_mux),
2753         SND_SOC_DAPM_MUX("Mono DMIC L Mux", SND_SOC_NOPM, 0, 0,
2754                                 &rt5677_mono_dmic_l_mux),
2755         SND_SOC_DAPM_MUX("Mono DMIC R Mux", SND_SOC_NOPM, 0, 0,
2756                                 &rt5677_mono_dmic_r_mux),
2757         SND_SOC_DAPM_MUX("Mono ADC2 L Mux", SND_SOC_NOPM, 0, 0,
2758                                 &rt5677_mono_adc2_l_mux),
2759         SND_SOC_DAPM_MUX("Mono ADC1 L Mux", SND_SOC_NOPM, 0, 0,
2760                                 &rt5677_mono_adc1_l_mux),
2761         SND_SOC_DAPM_MUX("Mono ADC1 R Mux", SND_SOC_NOPM, 0, 0,
2762                                 &rt5677_mono_adc1_r_mux),
2763         SND_SOC_DAPM_MUX("Mono ADC2 R Mux", SND_SOC_NOPM, 0, 0,
2764                                 &rt5677_mono_adc2_r_mux),
2765
2766         /* ADC Mixer */
2767         SND_SOC_DAPM_SUPPLY("adc stereo1 filter", RT5677_PWR_DIG2,
2768                 RT5677_PWR_ADC_S1F_BIT, 0, NULL, 0),
2769         SND_SOC_DAPM_SUPPLY("adc stereo2 filter", RT5677_PWR_DIG2,
2770                 RT5677_PWR_ADC_S2F_BIT, 0, NULL, 0),
2771         SND_SOC_DAPM_SUPPLY("adc stereo3 filter", RT5677_PWR_DIG2,
2772                 RT5677_PWR_ADC_S3F_BIT, 0, NULL, 0),
2773         SND_SOC_DAPM_SUPPLY("adc stereo4 filter", RT5677_PWR_DIG2,
2774                 RT5677_PWR_ADC_S4F_BIT, 0, NULL, 0),
2775         SND_SOC_DAPM_MIXER("Sto1 ADC MIXL", SND_SOC_NOPM, 0, 0,
2776                 rt5677_sto1_adc_l_mix, ARRAY_SIZE(rt5677_sto1_adc_l_mix)),
2777         SND_SOC_DAPM_MIXER("Sto1 ADC MIXR", SND_SOC_NOPM, 0, 0,
2778                 rt5677_sto1_adc_r_mix, ARRAY_SIZE(rt5677_sto1_adc_r_mix)),
2779         SND_SOC_DAPM_MIXER("Sto2 ADC MIXL", SND_SOC_NOPM, 0, 0,
2780                 rt5677_sto2_adc_l_mix, ARRAY_SIZE(rt5677_sto2_adc_l_mix)),
2781         SND_SOC_DAPM_MIXER("Sto2 ADC MIXR", SND_SOC_NOPM, 0, 0,
2782                 rt5677_sto2_adc_r_mix, ARRAY_SIZE(rt5677_sto2_adc_r_mix)),
2783         SND_SOC_DAPM_MIXER("Sto3 ADC MIXL", SND_SOC_NOPM, 0, 0,
2784                 rt5677_sto3_adc_l_mix, ARRAY_SIZE(rt5677_sto3_adc_l_mix)),
2785         SND_SOC_DAPM_MIXER("Sto3 ADC MIXR", SND_SOC_NOPM, 0, 0,
2786                 rt5677_sto3_adc_r_mix, ARRAY_SIZE(rt5677_sto3_adc_r_mix)),
2787         SND_SOC_DAPM_MIXER("Sto4 ADC MIXL", SND_SOC_NOPM, 0, 0,
2788                 rt5677_sto4_adc_l_mix, ARRAY_SIZE(rt5677_sto4_adc_l_mix)),
2789         SND_SOC_DAPM_MIXER("Sto4 ADC MIXR", SND_SOC_NOPM, 0, 0,
2790                 rt5677_sto4_adc_r_mix, ARRAY_SIZE(rt5677_sto4_adc_r_mix)),
2791         SND_SOC_DAPM_SUPPLY("adc mono left filter", RT5677_PWR_DIG2,
2792                 RT5677_PWR_ADC_MF_L_BIT, 0, NULL, 0),
2793         SND_SOC_DAPM_MIXER("Mono ADC MIXL", SND_SOC_NOPM, 0, 0,
2794                 rt5677_mono_adc_l_mix, ARRAY_SIZE(rt5677_mono_adc_l_mix)),
2795         SND_SOC_DAPM_SUPPLY("adc mono right filter", RT5677_PWR_DIG2,
2796                 RT5677_PWR_ADC_MF_R_BIT, 0, NULL, 0),
2797         SND_SOC_DAPM_MIXER("Mono ADC MIXR", SND_SOC_NOPM, 0, 0,
2798                 rt5677_mono_adc_r_mix, ARRAY_SIZE(rt5677_mono_adc_r_mix)),
2799
2800         /* ADC PGA */
2801         SND_SOC_DAPM_PGA("Stereo1 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2802         SND_SOC_DAPM_PGA("Stereo1 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2803         SND_SOC_DAPM_PGA("Stereo1 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2804         SND_SOC_DAPM_PGA("Stereo2 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2805         SND_SOC_DAPM_PGA("Stereo2 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2806         SND_SOC_DAPM_PGA("Stereo2 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2807         SND_SOC_DAPM_PGA("Stereo3 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2808         SND_SOC_DAPM_PGA("Stereo3 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2809         SND_SOC_DAPM_PGA("Stereo3 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2810         SND_SOC_DAPM_PGA("Stereo4 ADC MIXL", SND_SOC_NOPM, 0, 0, NULL, 0),
2811         SND_SOC_DAPM_PGA("Stereo4 ADC MIXR", SND_SOC_NOPM, 0, 0, NULL, 0),
2812         SND_SOC_DAPM_PGA("Stereo4 ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2813         SND_SOC_DAPM_PGA("Sto2 ADC LR MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2814         SND_SOC_DAPM_PGA("Mono ADC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
2815         SND_SOC_DAPM_PGA("IF1 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2816         SND_SOC_DAPM_PGA("IF2 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2817
2818         /* DSP */
2819         SND_SOC_DAPM_MUX("IB9 Mux", SND_SOC_NOPM, 0, 0,
2820                         &rt5677_ib9_src_mux),
2821         SND_SOC_DAPM_MUX("IB8 Mux", SND_SOC_NOPM, 0, 0,
2822                         &rt5677_ib8_src_mux),
2823         SND_SOC_DAPM_MUX("IB7 Mux", SND_SOC_NOPM, 0, 0,
2824                         &rt5677_ib7_src_mux),
2825         SND_SOC_DAPM_MUX("IB6 Mux", SND_SOC_NOPM, 0, 0,
2826                         &rt5677_ib6_src_mux),
2827         SND_SOC_DAPM_MUX("IB45 Mux", SND_SOC_NOPM, 0, 0,
2828                         &rt5677_ib45_src_mux),
2829         SND_SOC_DAPM_MUX("IB23 Mux", SND_SOC_NOPM, 0, 0,
2830                         &rt5677_ib23_src_mux),
2831         SND_SOC_DAPM_MUX("IB01 Mux", SND_SOC_NOPM, 0, 0,
2832                         &rt5677_ib01_src_mux),
2833         SND_SOC_DAPM_MUX("IB45 Bypass Mux", SND_SOC_NOPM, 0, 0,
2834                         &rt5677_ib45_bypass_src_mux),
2835         SND_SOC_DAPM_MUX("IB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
2836                         &rt5677_ib23_bypass_src_mux),
2837         SND_SOC_DAPM_MUX("IB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
2838                         &rt5677_ib01_bypass_src_mux),
2839         SND_SOC_DAPM_MUX("OB23 Bypass Mux", SND_SOC_NOPM, 0, 0,
2840                         &rt5677_ob23_bypass_src_mux),
2841         SND_SOC_DAPM_MUX("OB01 Bypass Mux", SND_SOC_NOPM, 0, 0,
2842                         &rt5677_ob01_bypass_src_mux),
2843
2844         SND_SOC_DAPM_PGA("OB45", SND_SOC_NOPM, 0, 0, NULL, 0),
2845         SND_SOC_DAPM_PGA("OB67", SND_SOC_NOPM, 0, 0, NULL, 0),
2846
2847         SND_SOC_DAPM_PGA("OutBound2", SND_SOC_NOPM, 0, 0, NULL, 0),
2848         SND_SOC_DAPM_PGA("OutBound3", SND_SOC_NOPM, 0, 0, NULL, 0),
2849         SND_SOC_DAPM_PGA("OutBound4", SND_SOC_NOPM, 0, 0, NULL, 0),
2850         SND_SOC_DAPM_PGA("OutBound5", SND_SOC_NOPM, 0, 0, NULL, 0),
2851         SND_SOC_DAPM_PGA("OutBound6", SND_SOC_NOPM, 0, 0, NULL, 0),
2852         SND_SOC_DAPM_PGA("OutBound7", SND_SOC_NOPM, 0, 0, NULL, 0),
2853
2854         /* Digital Interface */
2855         SND_SOC_DAPM_SUPPLY("I2S1", RT5677_PWR_DIG1,
2856                 RT5677_PWR_I2S1_BIT, 0, NULL, 0),
2857         SND_SOC_DAPM_PGA("IF1 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2858         SND_SOC_DAPM_PGA("IF1 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2859         SND_SOC_DAPM_PGA("IF1 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2860         SND_SOC_DAPM_PGA("IF1 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2861         SND_SOC_DAPM_PGA("IF1 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2862         SND_SOC_DAPM_PGA("IF1 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2863         SND_SOC_DAPM_PGA("IF1 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2864         SND_SOC_DAPM_PGA("IF1 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2865         SND_SOC_DAPM_PGA("IF1 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2866         SND_SOC_DAPM_PGA("IF1 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2867         SND_SOC_DAPM_PGA("IF1 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2868         SND_SOC_DAPM_PGA("IF1 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2869         SND_SOC_DAPM_PGA("IF1 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2870         SND_SOC_DAPM_PGA("IF1 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2871         SND_SOC_DAPM_PGA("IF1 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2872         SND_SOC_DAPM_PGA("IF1 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2873
2874         SND_SOC_DAPM_SUPPLY("I2S2", RT5677_PWR_DIG1,
2875                 RT5677_PWR_I2S2_BIT, 0, NULL, 0),
2876         SND_SOC_DAPM_PGA("IF2 DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2877         SND_SOC_DAPM_PGA("IF2 DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2878         SND_SOC_DAPM_PGA("IF2 DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2879         SND_SOC_DAPM_PGA("IF2 DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2880         SND_SOC_DAPM_PGA("IF2 DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2881         SND_SOC_DAPM_PGA("IF2 DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2882         SND_SOC_DAPM_PGA("IF2 DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2883         SND_SOC_DAPM_PGA("IF2 DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2884         SND_SOC_DAPM_PGA("IF2 DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2885         SND_SOC_DAPM_PGA("IF2 DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2886         SND_SOC_DAPM_PGA("IF2 DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2887         SND_SOC_DAPM_PGA("IF2 DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2888         SND_SOC_DAPM_PGA("IF2 ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2889         SND_SOC_DAPM_PGA("IF2 ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2890         SND_SOC_DAPM_PGA("IF2 ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2891         SND_SOC_DAPM_PGA("IF2 ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2892
2893         SND_SOC_DAPM_SUPPLY("I2S3", RT5677_PWR_DIG1,
2894                 RT5677_PWR_I2S3_BIT, 0, NULL, 0),
2895         SND_SOC_DAPM_PGA("IF3 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
2896         SND_SOC_DAPM_PGA("IF3 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2897         SND_SOC_DAPM_PGA("IF3 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2898         SND_SOC_DAPM_PGA("IF3 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2899         SND_SOC_DAPM_PGA("IF3 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2900         SND_SOC_DAPM_PGA("IF3 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2901
2902         SND_SOC_DAPM_SUPPLY("I2S4", RT5677_PWR_DIG1,
2903                 RT5677_PWR_I2S4_BIT, 0, NULL, 0),
2904         SND_SOC_DAPM_PGA("IF4 DAC", SND_SOC_NOPM, 0, 0, NULL, 0),
2905         SND_SOC_DAPM_PGA("IF4 DAC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2906         SND_SOC_DAPM_PGA("IF4 DAC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2907         SND_SOC_DAPM_PGA("IF4 ADC", SND_SOC_NOPM, 0, 0, NULL, 0),
2908         SND_SOC_DAPM_PGA("IF4 ADC L", SND_SOC_NOPM, 0, 0, NULL, 0),
2909         SND_SOC_DAPM_PGA("IF4 ADC R", SND_SOC_NOPM, 0, 0, NULL, 0),
2910
2911         SND_SOC_DAPM_SUPPLY("SLB", RT5677_PWR_DIG1,
2912                 RT5677_PWR_SLB_BIT, 0, NULL, 0),
2913         SND_SOC_DAPM_PGA("SLB DAC0", SND_SOC_NOPM, 0, 0, NULL, 0),
2914         SND_SOC_DAPM_PGA("SLB DAC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2915         SND_SOC_DAPM_PGA("SLB DAC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2916         SND_SOC_DAPM_PGA("SLB DAC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2917         SND_SOC_DAPM_PGA("SLB DAC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2918         SND_SOC_DAPM_PGA("SLB DAC5", SND_SOC_NOPM, 0, 0, NULL, 0),
2919         SND_SOC_DAPM_PGA("SLB DAC6", SND_SOC_NOPM, 0, 0, NULL, 0),
2920         SND_SOC_DAPM_PGA("SLB DAC7", SND_SOC_NOPM, 0, 0, NULL, 0),
2921         SND_SOC_DAPM_PGA("SLB DAC01", SND_SOC_NOPM, 0, 0, NULL, 0),
2922         SND_SOC_DAPM_PGA("SLB DAC23", SND_SOC_NOPM, 0, 0, NULL, 0),
2923         SND_SOC_DAPM_PGA("SLB DAC45", SND_SOC_NOPM, 0, 0, NULL, 0),
2924         SND_SOC_DAPM_PGA("SLB DAC67", SND_SOC_NOPM, 0, 0, NULL, 0),
2925         SND_SOC_DAPM_PGA("SLB ADC1", SND_SOC_NOPM, 0, 0, NULL, 0),
2926         SND_SOC_DAPM_PGA("SLB ADC2", SND_SOC_NOPM, 0, 0, NULL, 0),
2927         SND_SOC_DAPM_PGA("SLB ADC3", SND_SOC_NOPM, 0, 0, NULL, 0),
2928         SND_SOC_DAPM_PGA("SLB ADC4", SND_SOC_NOPM, 0, 0, NULL, 0),
2929
2930         /* Digital Interface Select */
2931         SND_SOC_DAPM_MUX("IF1 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2932                         &rt5677_if1_adc1_mux),
2933         SND_SOC_DAPM_MUX("IF1 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2934                         &rt5677_if1_adc2_mux),
2935         SND_SOC_DAPM_MUX("IF1 ADC3 Mux", SND_SOC_NOPM, 0, 0,
2936                         &rt5677_if1_adc3_mux),
2937         SND_SOC_DAPM_MUX("IF1 ADC4 Mux", SND_SOC_NOPM, 0, 0,
2938                         &rt5677_if1_adc4_mux),
2939         SND_SOC_DAPM_MUX("IF1 ADC1 Swap Mux", SND_SOC_NOPM, 0, 0,
2940                         &rt5677_if1_adc1_swap_mux),
2941         SND_SOC_DAPM_MUX("IF1 ADC2 Swap Mux", SND_SOC_NOPM, 0, 0,
2942                         &rt5677_if1_adc2_swap_mux),
2943         SND_SOC_DAPM_MUX("IF1 ADC3 Swap Mux", SND_SOC_NOPM, 0, 0,
2944                         &rt5677_if1_adc3_swap_mux),
2945         SND_SOC_DAPM_MUX("IF1 ADC4 Swap Mux", SND_SOC_NOPM, 0, 0,
2946                         &rt5677_if1_adc4_swap_mux),
2947         SND_SOC_DAPM_MUX_E("IF1 ADC TDM Swap Mux", SND_SOC_NOPM, 0, 0,
2948                         &rt5677_if1_adc_tdm_swap_mux, rt5677_if1_adc_tdm_event,
2949                         SND_SOC_DAPM_PRE_PMU),
2950         SND_SOC_DAPM_MUX("IF2 ADC1 Mux", SND_SOC_NOPM, 0, 0,
2951                         &rt5677_if2_adc1_mux),
2952         SND_SOC_DAPM_MUX("IF2 ADC2 Mux", SND_SOC_NOPM, 0, 0,
2953                         &rt5677_if2_adc2_mux),
2954         SND_SOC_DAPM_MUX("IF2 ADC3 Mux", SND_SOC_NOPM, 0, 0,
2955                         &rt5677_if2_adc3_mux),
2956         SND_SOC_DAPM_MUX("IF2 ADC4 Mux", SND_SOC_NOPM, 0, 0,
2957                         &rt5677_if2_adc4_mux),
2958         SND_SOC_DAPM_MUX("IF2 ADC1 Swap Mux", SND_SOC_NOPM, 0, 0,
2959                         &rt5677_if2_adc1_swap_mux),
2960         SND_SOC_DAPM_MUX("IF2 ADC2 Swap Mux", SND_SOC_NOPM, 0, 0,
2961                         &rt5677_if2_adc2_swap_mux),
2962         SND_SOC_DAPM_MUX("IF2 ADC3 Swap Mux", SND_SOC_NOPM, 0, 0,
2963                         &rt5677_if2_adc3_swap_mux),
2964         SND_SOC_DAPM_MUX("IF2 ADC4 Swap Mux", SND_SOC_NOPM, 0, 0,
2965                         &rt5677_if2_adc4_swap_mux),
2966         SND_SOC_DAPM_MUX_E("IF2 ADC TDM Swap Mux", SND_SOC_NOPM, 0, 0,
2967                         &rt5677_if2_adc_tdm_swap_mux, rt5677_if2_adc_tdm_event,
2968                         SND_SOC_DAPM_PRE_PMU),
2969         SND_SOC_DAPM_MUX("IF3 ADC Mux", SND_SOC_NOPM, 0, 0,
2970                         &rt5677_if3_adc_mux),
2971         SND_SOC_DAPM_MUX("IF4 ADC Mux", SND_SOC_NOPM, 0, 0,
2972                         &rt5677_if4_adc_mux),
2973         SND_SOC_DAPM_MUX("SLB ADC1 Mux", SND_SOC_NOPM, 0, 0,
2974                         &rt5677_slb_adc1_mux),
2975         SND_SOC_DAPM_MUX("SLB ADC2 Mux", SND_SOC_NOPM, 0, 0,
2976                         &rt5677_slb_adc2_mux),
2977         SND_SOC_DAPM_MUX("SLB ADC3 Mux", SND_SOC_NOPM, 0, 0,
2978                         &rt5677_slb_adc3_mux),
2979         SND_SOC_DAPM_MUX("SLB ADC4 Mux", SND_SOC_NOPM, 0, 0,
2980                         &rt5677_slb_adc4_mux),
2981
2982         SND_SOC_DAPM_MUX("IF1 DAC0 Mux", SND_SOC_NOPM, 0, 0,
2983                         &rt5677_if1_dac0_tdm_sel_mux),
2984         SND_SOC_DAPM_MUX("IF1 DAC1 Mux", SND_SOC_NOPM, 0, 0,
2985                         &rt5677_if1_dac1_tdm_sel_mux),
2986         SND_SOC_DAPM_MUX("IF1 DAC2 Mux", SND_SOC_NOPM, 0, 0,
2987                         &rt5677_if1_dac2_tdm_sel_mux),
2988         SND_SOC_DAPM_MUX("IF1 DAC3 Mux", SND_SOC_NOPM, 0, 0,
2989                         &rt5677_if1_dac3_tdm_sel_mux),
2990         SND_SOC_DAPM_MUX("IF1 DAC4 Mux", SND_SOC_NOPM, 0, 0,
2991                         &rt5677_if1_dac4_tdm_sel_mux),
2992         SND_SOC_DAPM_MUX("IF1 DAC5 Mux", SND_SOC_NOPM, 0, 0,
2993                         &rt5677_if1_dac5_tdm_sel_mux),
2994         SND_SOC_DAPM_MUX("IF1 DAC6 Mux", SND_SOC_NOPM, 0, 0,
2995                         &rt5677_if1_dac6_tdm_sel_mux),
2996         SND_SOC_DAPM_MUX("IF1 DAC7 Mux", SND_SOC_NOPM, 0, 0,
2997                         &rt5677_if1_dac7_tdm_sel_mux),
2998
2999         SND_SOC_DAPM_MUX("IF2 DAC0 Mux", SND_SOC_NOPM, 0, 0,
3000                         &rt5677_if2_dac0_tdm_sel_mux),
3001         SND_SOC_DAPM_MUX("IF2 DAC1 Mux", SND_SOC_NOPM, 0, 0,
3002                         &rt5677_if2_dac1_tdm_sel_mux),
3003         SND_SOC_DAPM_MUX("IF2 DAC2 Mux", SND_SOC_NOPM, 0, 0,
3004                         &rt5677_if2_dac2_tdm_sel_mux),
3005         SND_SOC_DAPM_MUX("IF2 DAC3 Mux", SND_SOC_NOPM, 0, 0,
3006                         &rt5677_if2_dac3_tdm_sel_mux),
3007         SND_SOC_DAPM_MUX("IF2 DAC4 Mux", SND_SOC_NOPM, 0, 0,
3008                         &rt5677_if2_dac4_tdm_sel_mux),
3009         SND_SOC_DAPM_MUX("IF2 DAC5 Mux", SND_SOC_NOPM, 0, 0,
3010                         &rt5677_if2_dac5_tdm_sel_mux),
3011         SND_SOC_DAPM_MUX("IF2 DAC6 Mux", SND_SOC_NOPM, 0, 0,
3012                         &rt5677_if2_dac6_tdm_sel_mux),
3013         SND_SOC_DAPM_MUX("IF2 DAC7 Mux", SND_SOC_NOPM, 0, 0,
3014                         &rt5677_if2_dac7_tdm_sel_mux),
3015
3016         /* Audio Interface */
3017         SND_SOC_DAPM_AIF_IN("AIF1RX", "AIF1 Playback", 0, SND_SOC_NOPM, 0, 0),
3018         SND_SOC_DAPM_AIF_OUT("AIF1TX", "AIF1 Capture", 0, SND_SOC_NOPM, 0, 0),
3019         SND_SOC_DAPM_AIF_IN("AIF2RX", "AIF2 Playback", 0, SND_SOC_NOPM, 0, 0),
3020         SND_SOC_DAPM_AIF_OUT("AIF2TX", "AIF2 Capture", 0, SND_SOC_NOPM, 0, 0),
3021         SND_SOC_DAPM_AIF_IN("AIF3RX", "AIF3 Playback", 0, SND_SOC_NOPM, 0, 0),
3022         SND_SOC_DAPM_AIF_OUT("AIF3TX", "AIF3 Capture", 0, SND_SOC_NOPM, 0, 0),
3023         SND_SOC_DAPM_AIF_IN("AIF4RX", "AIF4 Playback", 0, SND_SOC_NOPM, 0, 0),
3024         SND_SOC_DAPM_AIF_OUT("AIF4TX", "AIF4 Capture", 0, SND_SOC_NOPM, 0, 0),
3025         SND_SOC_DAPM_AIF_IN("SLBRX", "SLIMBus Playback", 0, SND_SOC_NOPM, 0, 0),
3026         SND_SOC_DAPM_AIF_OUT("SLBTX", "SLIMBus Capture", 0, SND_SOC_NOPM, 0, 0),
3027
3028         /* Sidetone Mux */
3029         SND_SOC_DAPM_MUX("Sidetone Mux", SND_SOC_NOPM, 0, 0,
3030                         &rt5677_sidetone_mux),
3031         SND_SOC_DAPM_SUPPLY("Sidetone Power", RT5677_SIDETONE_CTRL,
3032                 RT5677_ST_EN_SFT, 0, NULL, 0),
3033
3034         /* VAD Mux*/
3035         SND_SOC_DAPM_MUX("VAD ADC Mux", SND_SOC_NOPM, 0, 0,
3036                         &rt5677_vad_src_mux),
3037
3038         /* Tensilica DSP */
3039         SND_SOC_DAPM_PGA("Tensilica DSP", SND_SOC_NOPM, 0, 0, NULL, 0),
3040         SND_SOC_DAPM_MIXER("OB01 MIX", SND_SOC_NOPM, 0, 0,
3041                 rt5677_ob_01_mix, ARRAY_SIZE(rt5677_ob_01_mix)),
3042         SND_SOC_DAPM_MIXER("OB23 MIX", SND_SOC_NOPM, 0, 0,
3043                 rt5677_ob_23_mix, ARRAY_SIZE(rt5677_ob_23_mix)),
3044         SND_SOC_DAPM_MIXER("OB4 MIX", SND_SOC_NOPM, 0, 0,
3045                 rt5677_ob_4_mix, ARRAY_SIZE(rt5677_ob_4_mix)),
3046         SND_SOC_DAPM_MIXER("OB5 MIX", SND_SOC_NOPM, 0, 0,
3047                 rt5677_ob_5_mix, ARRAY_SIZE(rt5677_ob_5_mix)),
3048         SND_SOC_DAPM_MIXER("OB6 MIX", SND_SOC_NOPM, 0, 0,
3049                 rt5677_ob_6_mix, ARRAY_SIZE(rt5677_ob_6_mix)),
3050         SND_SOC_DAPM_MIXER("OB7 MIX", SND_SOC_NOPM, 0, 0,
3051                 rt5677_ob_7_mix, ARRAY_SIZE(rt5677_ob_7_mix)),
3052
3053         /* Output Side */
3054         /* DAC mixer before sound effect */
3055         SND_SOC_DAPM_MIXER("DAC1 MIXL", SND_SOC_NOPM, 0, 0,
3056                 rt5677_dac_l_mix, ARRAY_SIZE(rt5677_dac_l_mix)),
3057         SND_SOC_DAPM_MIXER("DAC1 MIXR", SND_SOC_NOPM, 0, 0,
3058                 rt5677_dac_r_mix, ARRAY_SIZE(rt5677_dac_r_mix)),
3059         SND_SOC_DAPM_PGA("DAC1 FS", SND_SOC_NOPM, 0, 0, NULL, 0),
3060
3061         /* DAC Mux */
3062         SND_SOC_DAPM_MUX("DAC1 Mux", SND_SOC_NOPM, 0, 0,
3063                                 &rt5677_dac1_mux),
3064         SND_SOC_DAPM_MUX("ADDA1 Mux", SND_SOC_NOPM, 0, 0,
3065                                 &rt5677_adda1_mux),
3066         SND_SOC_DAPM_MUX("DAC12 SRC Mux", SND_SOC_NOPM, 0, 0,
3067                                 &rt5677_dac12_mux),
3068         SND_SOC_DAPM_MUX("DAC3 SRC Mux", SND_SOC_NOPM, 0, 0,
3069                                 &rt5677_dac3_mux),
3070
3071         /* DAC2 channel Mux */
3072         SND_SOC_DAPM_MUX("DAC2 L Mux", SND_SOC_NOPM, 0, 0,
3073                                 &rt5677_dac2_l_mux),
3074         SND_SOC_DAPM_MUX("DAC2 R Mux", SND_SOC_NOPM, 0, 0,
3075                                 &rt5677_dac2_r_mux),
3076
3077         /* DAC3 channel Mux */
3078         SND_SOC_DAPM_MUX("DAC3 L Mux", SND_SOC_NOPM, 0, 0,
3079                         &rt5677_dac3_l_mux),
3080         SND_SOC_DAPM_MUX("DAC3 R Mux", SND_SOC_NOPM, 0, 0,
3081                         &rt5677_dac3_r_mux),
3082
3083         /* DAC4 channel Mux */
3084         SND_SOC_DAPM_MUX("DAC4 L Mux", SND_SOC_NOPM, 0, 0,
3085                         &rt5677_dac4_l_mux),
3086         SND_SOC_DAPM_MUX("DAC4 R Mux", SND_SOC_NOPM, 0, 0,
3087                         &rt5677_dac4_r_mux),
3088
3089         /* DAC Mixer */
3090         SND_SOC_DAPM_SUPPLY("dac stereo1 filter", RT5677_PWR_DIG2,
3091                 RT5677_PWR_DAC_S1F_BIT, 0, rt5677_filter_power_event,
3092                 SND_SOC_DAPM_POST_PMU),
3093         SND_SOC_DAPM_SUPPLY("dac mono2 left filter", RT5677_PWR_DIG2,
3094                 RT5677_PWR_DAC_M2F_L_BIT, 0, rt5677_filter_power_event,
3095                 SND_SOC_DAPM_POST_PMU),
3096         SND_SOC_DAPM_SUPPLY("dac mono2 right filter", RT5677_PWR_DIG2,
3097                 RT5677_PWR_DAC_M2F_R_BIT, 0, rt5677_filter_power_event,
3098                 SND_SOC_DAPM_POST_PMU),
3099         SND_SOC_DAPM_SUPPLY("dac mono3 left filter", RT5677_PWR_DIG2,
3100                 RT5677_PWR_DAC_M3F_L_BIT, 0, rt5677_filter_power_event,
3101                 SND_SOC_DAPM_POST_PMU),
3102         SND_SOC_DAPM_SUPPLY("dac mono3 right filter", RT5677_PWR_DIG2,
3103                 RT5677_PWR_DAC_M3F_R_BIT, 0, rt5677_filter_power_event,
3104                 SND_SOC_DAPM_POST_PMU),
3105         SND_SOC_DAPM_SUPPLY("dac mono4 left filter", RT5677_PWR_DIG2,
3106                 RT5677_PWR_DAC_M4F_L_BIT, 0, rt5677_filter_power_event,
3107                 SND_SOC_DAPM_POST_PMU),
3108         SND_SOC_DAPM_SUPPLY("dac mono4 right filter", RT5677_PWR_DIG2,
3109                 RT5677_PWR_DAC_M4F_R_BIT, 0, rt5677_filter_power_event,
3110                 SND_SOC_DAPM_POST_PMU),
3111
3112         SND_SOC_DAPM_MIXER("Stereo DAC MIXL", SND_SOC_NOPM, 0, 0,
3113                 rt5677_sto1_dac_l_mix, ARRAY_SIZE(rt5677_sto1_dac_l_mix)),
3114         SND_SOC_DAPM_MIXER("Stereo DAC MIXR", SND_SOC_NOPM, 0, 0,
3115                 rt5677_sto1_dac_r_mix, ARRAY_SIZE(rt5677_sto1_dac_r_mix)),
3116         SND_SOC_DAPM_MIXER("Mono DAC MIXL", SND_SOC_NOPM, 0, 0,
3117                 rt5677_mono_dac_l_mix, ARRAY_SIZE(rt5677_mono_dac_l_mix)),
3118         SND_SOC_DAPM_MIXER("Mono DAC MIXR", SND_SOC_NOPM, 0, 0,
3119                 rt5677_mono_dac_r_mix, ARRAY_SIZE(rt5677_mono_dac_r_mix)),
3120         SND_SOC_DAPM_MIXER("DD1 MIXL", SND_SOC_NOPM, 0, 0,
3121                 rt5677_dd1_l_mix, ARRAY_SIZE(rt5677_dd1_l_mix)),
3122         SND_SOC_DAPM_MIXER("DD1 MIXR", SND_SOC_NOPM, 0, 0,
3123                 rt5677_dd1_r_mix, ARRAY_SIZE(rt5677_dd1_r_mix)),
3124         SND_SOC_DAPM_MIXER("DD2 MIXL", SND_SOC_NOPM, 0, 0,
3125                 rt5677_dd2_l_mix, ARRAY_SIZE(rt5677_dd2_l_mix)),
3126         SND_SOC_DAPM_MIXER("DD2 MIXR", SND_SOC_NOPM, 0, 0,
3127                 rt5677_dd2_r_mix, ARRAY_SIZE(rt5677_dd2_r_mix)),
3128         SND_SOC_DAPM_PGA("Stereo DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
3129         SND_SOC_DAPM_PGA("Mono DAC MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
3130         SND_SOC_DAPM_PGA("DD1 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
3131         SND_SOC_DAPM_PGA("DD2 MIX", SND_SOC_NOPM, 0, 0, NULL, 0),
3132
3133         /* DACs */
3134         SND_SOC_DAPM_DAC("DAC 1", NULL, RT5677_PWR_DIG1,
3135                 RT5677_PWR_DAC1_BIT, 0),
3136         SND_SOC_DAPM_DAC("DAC 2", NULL, RT5677_PWR_DIG1,
3137                 RT5677_PWR_DAC2_BIT, 0),
3138         SND_SOC_DAPM_DAC("DAC 3", NULL, RT5677_PWR_DIG1,
3139                 RT5677_PWR_DAC3_BIT, 0),
3140
3141         /* PDM */
3142         SND_SOC_DAPM_SUPPLY("PDM1 Power", RT5677_PWR_DIG2,
3143                 RT5677_PWR_PDM1_BIT, 0, NULL, 0),
3144         SND_SOC_DAPM_SUPPLY("PDM2 Power", RT5677_PWR_DIG2,
3145                 RT5677_PWR_PDM2_BIT, 0, NULL, 0),
3146
3147         SND_SOC_DAPM_MUX("PDM1 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_L_SFT,
3148                 1, &rt5677_pdm1_l_mux),
3149         SND_SOC_DAPM_MUX("PDM1 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM1_R_SFT,
3150                 1, &rt5677_pdm1_r_mux),
3151         SND_SOC_DAPM_MUX("PDM2 L Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_L_SFT,
3152                 1, &rt5677_pdm2_l_mux),
3153         SND_SOC_DAPM_MUX("PDM2 R Mux", RT5677_PDM_OUT_CTRL, RT5677_M_PDM2_R_SFT,
3154                 1, &rt5677_pdm2_r_mux),
3155
3156         SND_SOC_DAPM_PGA_S("LOUT1 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO1_BIT,
3157                 0, NULL, 0),
3158         SND_SOC_DAPM_PGA_S("LOUT2 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO2_BIT,
3159                 0, NULL, 0),
3160         SND_SOC_DAPM_PGA_S("LOUT3 amp", 0, RT5677_PWR_ANLG1, RT5677_PWR_LO3_BIT,
3161                 0, NULL, 0),
3162
3163         SND_SOC_DAPM_PGA_S("LOUT1 vref", 1, SND_SOC_NOPM, 0, 0,
3164                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
3165         SND_SOC_DAPM_PGA_S("LOUT2 vref", 1, SND_SOC_NOPM, 0, 0,
3166                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
3167         SND_SOC_DAPM_PGA_S("LOUT3 vref", 1, SND_SOC_NOPM, 0, 0,
3168                 rt5677_vref_event, SND_SOC_DAPM_POST_PMU),
3169
3170         /* Output Lines */
3171         SND_SOC_DAPM_OUTPUT("LOUT1"),
3172         SND_SOC_DAPM_OUTPUT("LOUT2"),
3173         SND_SOC_DAPM_OUTPUT("LOUT3"),
3174         SND_SOC_DAPM_OUTPUT("PDM1L"),
3175         SND_SOC_DAPM_OUTPUT("PDM1R"),
3176         SND_SOC_DAPM_OUTPUT("PDM2L"),
3177         SND_SOC_DAPM_OUTPUT("PDM2R"),
3178
3179         SND_SOC_DAPM_POST("vref", rt5677_vref_event),
3180 };
3181
3182 static const struct snd_soc_dapm_route rt5677_dapm_routes[] = {
3183         { "Stereo1 DMIC Mux", NULL, "DMIC STO1 ASRC", rt5677_dmic_use_asrc },
3184         { "Stereo2 DMIC Mux", NULL, "DMIC STO2 ASRC", rt5677_dmic_use_asrc },
3185         { "Stereo3 DMIC Mux", NULL, "DMIC STO3 ASRC", rt5677_dmic_use_asrc },
3186         { "Stereo4 DMIC Mux", NULL, "DMIC STO4 ASRC", rt5677_dmic_use_asrc },
3187         { "Mono DMIC L Mux", NULL, "DMIC MONO L ASRC", rt5677_dmic_use_asrc },
3188         { "Mono DMIC R Mux", NULL, "DMIC MONO R ASRC", rt5677_dmic_use_asrc },
3189         { "I2S1", NULL, "I2S1 ASRC", can_use_asrc},
3190         { "I2S2", NULL, "I2S2 ASRC", can_use_asrc},
3191         { "I2S3", NULL, "I2S3 ASRC", can_use_asrc},
3192         { "I2S4", NULL, "I2S4 ASRC", can_use_asrc},
3193
3194         { "dac stereo1 filter", NULL, "DAC STO ASRC", is_using_asrc },
3195         { "dac mono2 left filter", NULL, "DAC MONO2 L ASRC", is_using_asrc },
3196         { "dac mono2 right filter", NULL, "DAC MONO2 R ASRC", is_using_asrc },
3197         { "dac mono3 left filter", NULL, "DAC MONO3 L ASRC", is_using_asrc },
3198         { "dac mono3 right filter", NULL, "DAC MONO3 R ASRC", is_using_asrc },
3199         { "dac mono4 left filter", NULL, "DAC MONO4 L ASRC", is_using_asrc },
3200         { "dac mono4 right filter", NULL, "DAC MONO4 R ASRC", is_using_asrc },
3201         { "adc stereo1 filter", NULL, "ADC STO1 ASRC", is_using_asrc },
3202         { "adc stereo2 filter", NULL, "ADC STO2 ASRC", is_using_asrc },
3203         { "adc stereo3 filter", NULL, "ADC STO3 ASRC", is_using_asrc },
3204         { "adc stereo4 filter", NULL, "ADC STO4 ASRC", is_using_asrc },
3205         { "adc mono left filter", NULL, "ADC MONO L ASRC", is_using_asrc },
3206         { "adc mono right filter", NULL, "ADC MONO R ASRC", is_using_asrc },
3207
3208         { "DMIC1", NULL, "DMIC L1" },
3209         { "DMIC1", NULL, "DMIC R1" },
3210         { "DMIC2", NULL, "DMIC L2" },
3211         { "DMIC2", NULL, "DMIC R2" },
3212         { "DMIC3", NULL, "DMIC L3" },
3213         { "DMIC3", NULL, "DMIC R3" },
3214         { "DMIC4", NULL, "DMIC L4" },
3215         { "DMIC4", NULL, "DMIC R4" },
3216
3217         { "DMIC L1", NULL, "DMIC CLK" },
3218         { "DMIC R1", NULL, "DMIC CLK" },
3219         { "DMIC L2", NULL, "DMIC CLK" },
3220         { "DMIC R2", NULL, "DMIC CLK" },
3221         { "DMIC L3", NULL, "DMIC CLK" },
3222         { "DMIC R3", NULL, "DMIC CLK" },
3223         { "DMIC L4", NULL, "DMIC CLK" },
3224         { "DMIC R4", NULL, "DMIC CLK" },
3225
3226         { "DMIC L1", NULL, "DMIC1 power" },
3227         { "DMIC R1", NULL, "DMIC1 power" },
3228         { "DMIC L3", NULL, "DMIC3 power" },
3229         { "DMIC R3", NULL, "DMIC3 power" },
3230         { "DMIC L4", NULL, "DMIC4 power" },
3231         { "DMIC R4", NULL, "DMIC4 power" },
3232
3233         { "BST1", NULL, "IN1P" },
3234         { "BST1", NULL, "IN1N" },
3235         { "BST2", NULL, "IN2P" },
3236         { "BST2", NULL, "IN2N" },
3237
3238         { "IN1P", NULL, "MICBIAS1" },
3239         { "IN1N", NULL, "MICBIAS1" },
3240         { "IN2P", NULL, "MICBIAS1" },
3241         { "IN2N", NULL, "MICBIAS1" },
3242
3243         { "ADC 1", NULL, "BST1" },
3244         { "ADC 1", NULL, "ADC 1 power" },
3245         { "ADC 1", NULL, "ADC1 clock" },
3246         { "ADC 2", NULL, "BST2" },
3247         { "ADC 2", NULL, "ADC 2 power" },
3248         { "ADC 2", NULL, "ADC2 clock" },
3249
3250         { "Stereo1 DMIC Mux", "DMIC1", "DMIC1" },
3251         { "Stereo1 DMIC Mux", "DMIC2", "DMIC2" },
3252         { "Stereo1 DMIC Mux", "DMIC3", "DMIC3" },
3253         { "Stereo1 DMIC Mux", "DMIC4", "DMIC4" },
3254
3255         { "Stereo2 DMIC Mux", "DMIC1", "DMIC1" },
3256         { "Stereo2 DMIC Mux", "DMIC2", "DMIC2" },
3257         { "Stereo2 DMIC Mux", "DMIC3", "DMIC3" },
3258         { "Stereo2 DMIC Mux", "DMIC4", "DMIC4" },
3259
3260         { "Stereo3 DMIC Mux", "DMIC1", "DMIC1" },
3261         { "Stereo3 DMIC Mux", "DMIC2", "DMIC2" },
3262         { "Stereo3 DMIC Mux", "DMIC3", "DMIC3" },
3263         { "Stereo3 DMIC Mux", "DMIC4", "DMIC4" },
3264
3265         { "Stereo4 DMIC Mux", "DMIC1", "DMIC1" },
3266         { "Stereo4 DMIC Mux", "DMIC2", "DMIC2" },
3267         { "Stereo4 DMIC Mux", "DMIC3", "DMIC3" },
3268         { "Stereo4 DMIC Mux", "DMIC4", "DMIC4" },
3269
3270         { "Mono DMIC L Mux", "DMIC1", "DMIC1" },
3271         { "Mono DMIC L Mux", "DMIC2", "DMIC2" },
3272         { "Mono DMIC L Mux", "DMIC3", "DMIC3" },
3273         { "Mono DMIC L Mux", "DMIC4", "DMIC4" },
3274
3275         { "Mono DMIC R Mux", "DMIC1", "DMIC1" },
3276         { "Mono DMIC R Mux", "DMIC2", "DMIC2" },
3277         { "Mono DMIC R Mux", "DMIC3", "DMIC3" },
3278         { "Mono DMIC R Mux", "DMIC4", "DMIC4" },
3279
3280         { "ADC 1_2", NULL, "ADC 1" },
3281         { "ADC 1_2", NULL, "ADC 2" },
3282
3283         { "Stereo1 ADC1 Mux", "DD MIX1", "DD1 MIX" },
3284         { "Stereo1 ADC1 Mux", "ADC1/2", "ADC 1_2" },
3285         { "Stereo1 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3286
3287         { "Stereo1 ADC2 Mux", "DD MIX1", "DD1 MIX" },
3288         { "Stereo1 ADC2 Mux", "DMIC", "Stereo1 DMIC Mux" },
3289         { "Stereo1 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3290
3291         { "Stereo2 ADC1 Mux", "DD MIX1", "DD1 MIX" },
3292         { "Stereo2 ADC1 Mux", "ADC1/2", "ADC 1_2" },
3293         { "Stereo2 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3294
3295         { "Stereo2 ADC2 Mux", "DD MIX1", "DD1 MIX" },
3296         { "Stereo2 ADC2 Mux", "DMIC", "Stereo2 DMIC Mux" },
3297         { "Stereo2 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3298
3299         { "Stereo3 ADC1 Mux", "DD MIX1", "DD1 MIX" },
3300         { "Stereo3 ADC1 Mux", "ADC1/2", "ADC 1_2" },
3301         { "Stereo3 ADC1 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3302
3303         { "Stereo3 ADC2 Mux", "DD MIX1", "DD1 MIX" },
3304         { "Stereo3 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
3305         { "Stereo3 ADC2 Mux", "Stereo DAC MIX", "Stereo DAC MIX" },
3306
3307         { "Stereo4 ADC1 Mux", "DD MIX1", "DD1 MIX" },
3308         { "Stereo4 ADC1 Mux", "ADC1/2", "ADC 1_2" },
3309         { "Stereo4 ADC1 Mux", "DD MIX2", "DD2 MIX" },
3310
3311         { "Stereo4 ADC2 Mux", "DD MIX1", "DD1 MIX" },
3312         { "Stereo4 ADC2 Mux", "DMIC", "Stereo3 DMIC Mux" },
3313         { "Stereo4 ADC2 Mux", "DD MIX2", "DD2 MIX" },
3314
3315         { "Mono ADC2 L Mux", "DD MIX1L", "DD1 MIXL" },
3316         { "Mono ADC2 L Mux", "DMIC", "Mono DMIC L Mux" },
3317         { "Mono ADC2 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
3318
3319         { "Mono ADC1 L Mux", "DD MIX1L", "DD1 MIXL" },
3320         { "Mono ADC1 L Mux", "ADC1", "ADC 1" },
3321         { "Mono ADC1 L Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
3322
3323         { "Mono ADC1 R Mux", "DD MIX1R", "DD1 MIXR" },
3324         { "Mono ADC1 R Mux", "ADC2", "ADC 2" },
3325         { "Mono ADC1 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
3326
3327         { "Mono ADC2 R Mux", "DD MIX1R", "DD1 MIXR" },
3328         { "Mono ADC2 R Mux", "DMIC", "Mono DMIC R Mux" },
3329         { "Mono ADC2 R Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
3330
3331         { "Sto1 ADC MIXL", "ADC1 Switch", "Stereo1 ADC1 Mux" },
3332         { "Sto1 ADC MIXL", "ADC2 Switch", "Stereo1 ADC2 Mux" },
3333         { "Sto1 ADC MIXR", "ADC1 Switch", "Stereo1 ADC1 Mux" },
3334         { "Sto1 ADC MIXR", "ADC2 Switch", "Stereo1 ADC2 Mux" },
3335
3336         { "Stereo1 ADC MIXL", NULL, "Sto1 ADC MIXL" },
3337         { "Stereo1 ADC MIXL", NULL, "adc stereo1 filter" },
3338         { "Stereo1 ADC MIXR", NULL, "Sto1 ADC MIXR" },
3339         { "Stereo1 ADC MIXR", NULL, "adc stereo1 filter" },
3340         { "adc stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
3341
3342         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXL" },
3343         { "Stereo1 ADC MIX", NULL, "Stereo1 ADC MIXR" },
3344
3345         { "Sto2 ADC MIXL", "ADC1 Switch", "Stereo2 ADC1 Mux" },
3346         { "Sto2 ADC MIXL", "ADC2 Switch", "Stereo2 ADC2 Mux" },
3347         { "Sto2 ADC MIXR", "ADC1 Switch", "Stereo2 ADC1 Mux" },
3348         { "Sto2 ADC MIXR", "ADC2 Switch", "Stereo2 ADC2 Mux" },
3349
3350         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXL" },
3351         { "Sto2 ADC LR MIX", NULL, "Sto2 ADC MIXR" },
3352
3353         { "Stereo2 ADC LR Mux", "L", "Sto2 ADC MIXL" },
3354         { "Stereo2 ADC LR Mux", "LR", "Sto2 ADC LR MIX" },
3355
3356         { "Stereo2 ADC MIXL", NULL, "Stereo2 ADC LR Mux" },
3357         { "Stereo2 ADC MIXL", NULL, "adc stereo2 filter" },
3358         { "Stereo2 ADC MIXR", NULL, "Sto2 ADC MIXR" },
3359         { "Stereo2 ADC MIXR", NULL, "adc stereo2 filter" },
3360         { "adc stereo2 filter", NULL, "PLL1", is_sys_clk_from_pll },
3361
3362         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXL" },
3363         { "Stereo2 ADC MIX", NULL, "Stereo2 ADC MIXR" },
3364
3365         { "Sto3 ADC MIXL", "ADC1 Switch", "Stereo3 ADC1 Mux" },
3366         { "Sto3 ADC MIXL", "ADC2 Switch", "Stereo3 ADC2 Mux" },
3367         { "Sto3 ADC MIXR", "ADC1 Switch", "Stereo3 ADC1 Mux" },
3368         { "Sto3 ADC MIXR", "ADC2 Switch", "Stereo3 ADC2 Mux" },
3369
3370         { "Stereo3 ADC MIXL", NULL, "Sto3 ADC MIXL" },
3371         { "Stereo3 ADC MIXL", NULL, "adc stereo3 filter" },
3372         { "Stereo3 ADC MIXR", NULL, "Sto3 ADC MIXR" },
3373         { "Stereo3 ADC MIXR", NULL, "adc stereo3 filter" },
3374         { "adc stereo3 filter", NULL, "PLL1", is_sys_clk_from_pll },
3375
3376         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXL" },
3377         { "Stereo3 ADC MIX", NULL, "Stereo3 ADC MIXR" },
3378
3379         { "Sto4 ADC MIXL", "ADC1 Switch", "Stereo4 ADC1 Mux" },
3380         { "Sto4 ADC MIXL", "ADC2 Switch", "Stereo4 ADC2 Mux" },
3381         { "Sto4 ADC MIXR", "ADC1 Switch", "Stereo4 ADC1 Mux" },
3382         { "Sto4 ADC MIXR", "ADC2 Switch", "Stereo4 ADC2 Mux" },
3383
3384         { "Stereo4 ADC MIXL", NULL, "Sto4 ADC MIXL" },
3385         { "Stereo4 ADC MIXL", NULL, "adc stereo4 filter" },
3386         { "Stereo4 ADC MIXR", NULL, "Sto4 ADC MIXR" },
3387         { "Stereo4 ADC MIXR", NULL, "adc stereo4 filter" },
3388         { "adc stereo4 filter", NULL, "PLL1", is_sys_clk_from_pll },
3389
3390         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXL" },
3391         { "Stereo4 ADC MIX", NULL, "Stereo4 ADC MIXR" },
3392
3393         { "Mono ADC MIXL", "ADC1 Switch", "Mono ADC1 L Mux" },
3394         { "Mono ADC MIXL", "ADC2 Switch", "Mono ADC2 L Mux" },
3395         { "Mono ADC MIXL", NULL, "adc mono left filter" },
3396         { "adc mono left filter", NULL, "PLL1", is_sys_clk_from_pll },
3397
3398         { "Mono ADC MIXR", "ADC1 Switch", "Mono ADC1 R Mux" },
3399         { "Mono ADC MIXR", "ADC2 Switch", "Mono ADC2 R Mux" },
3400         { "Mono ADC MIXR", NULL, "adc mono right filter" },
3401         { "adc mono right filter", NULL, "PLL1", is_sys_clk_from_pll },
3402
3403         { "Mono ADC MIX", NULL, "Mono ADC MIXL" },
3404         { "Mono ADC MIX", NULL, "Mono ADC MIXR" },
3405
3406         { "VAD ADC Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3407         { "VAD ADC Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
3408         { "VAD ADC Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
3409         { "VAD ADC Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3410         { "VAD ADC Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3411
3412         { "IF1 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3413         { "IF1 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3414         { "IF1 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3415
3416         { "IF1 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3417         { "IF1 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3418
3419         { "IF1 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3420         { "IF1 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3421         { "IF1 ADC3 Mux", "OB45", "OB45" },
3422
3423         { "IF1 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3424         { "IF1 ADC4 Mux", "OB67", "OB67" },
3425         { "IF1 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3426
3427         { "IF1 ADC1 Swap Mux", "L/R", "IF1 ADC1 Mux" },
3428         { "IF1 ADC1 Swap Mux", "R/L", "IF1 ADC1 Mux" },
3429         { "IF1 ADC1 Swap Mux", "L/L", "IF1 ADC1 Mux" },
3430         { "IF1 ADC1 Swap Mux", "R/R", "IF1 ADC1 Mux" },
3431
3432         { "IF1 ADC2 Swap Mux", "L/R", "IF1 ADC2 Mux" },
3433         { "IF1 ADC2 Swap Mux", "R/L", "IF1 ADC2 Mux" },
3434         { "IF1 ADC2 Swap Mux", "L/L", "IF1 ADC2 Mux" },
3435         { "IF1 ADC2 Swap Mux", "R/R", "IF1 ADC2 Mux" },
3436
3437         { "IF1 ADC3 Swap Mux", "L/R", "IF1 ADC3 Mux" },
3438         { "IF1 ADC3 Swap Mux", "R/L", "IF1 ADC3 Mux" },
3439         { "IF1 ADC3 Swap Mux", "L/L", "IF1 ADC3 Mux" },
3440         { "IF1 ADC3 Swap Mux", "R/R", "IF1 ADC3 Mux" },
3441
3442         { "IF1 ADC4 Swap Mux", "L/R", "IF1 ADC4 Mux" },
3443         { "IF1 ADC4 Swap Mux", "R/L", "IF1 ADC4 Mux" },
3444         { "IF1 ADC4 Swap Mux", "L/L", "IF1 ADC4 Mux" },
3445         { "IF1 ADC4 Swap Mux", "R/R", "IF1 ADC4 Mux" },
3446
3447         { "IF1 ADC", NULL, "IF1 ADC1 Swap Mux" },
3448         { "IF1 ADC", NULL, "IF1 ADC2 Swap Mux" },
3449         { "IF1 ADC", NULL, "IF1 ADC3 Swap Mux" },
3450         { "IF1 ADC", NULL, "IF1 ADC4 Swap Mux" },
3451
3452         { "IF1 ADC TDM Swap Mux", "1/2/3/4", "IF1 ADC" },
3453         { "IF1 ADC TDM Swap Mux", "2/1/3/4", "IF1 ADC" },
3454         { "IF1 ADC TDM Swap Mux", "2/3/1/4", "IF1 ADC" },
3455         { "IF1 ADC TDM Swap Mux", "4/1/2/3", "IF1 ADC" },
3456         { "IF1 ADC TDM Swap Mux", "1/3/2/4", "IF1 ADC" },
3457         { "IF1 ADC TDM Swap Mux", "1/4/2/3", "IF1 ADC" },
3458         { "IF1 ADC TDM Swap Mux", "3/1/2/4", "IF1 ADC" },
3459         { "IF1 ADC TDM Swap Mux", "3/4/1/2", "IF1 ADC" },
3460
3461         { "AIF1TX", NULL, "I2S1" },
3462         { "AIF1TX", NULL, "IF1 ADC TDM Swap Mux" },
3463
3464         { "IF2 ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3465         { "IF2 ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3466         { "IF2 ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3467
3468         { "IF2 ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3469         { "IF2 ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3470
3471         { "IF2 ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3472         { "IF2 ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3473         { "IF2 ADC3 Mux", "OB45", "OB45" },
3474
3475         { "IF2 ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3476         { "IF2 ADC4 Mux", "OB67", "OB67" },
3477         { "IF2 ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3478
3479         { "IF2 ADC1 Swap Mux", "L/R", "IF2 ADC1 Mux" },
3480         { "IF2 ADC1 Swap Mux", "R/L", "IF2 ADC1 Mux" },
3481         { "IF2 ADC1 Swap Mux", "L/L", "IF2 ADC1 Mux" },
3482         { "IF2 ADC1 Swap Mux", "R/R", "IF2 ADC1 Mux" },
3483
3484         { "IF2 ADC2 Swap Mux", "L/R", "IF2 ADC2 Mux" },
3485         { "IF2 ADC2 Swap Mux", "R/L", "IF2 ADC2 Mux" },
3486         { "IF2 ADC2 Swap Mux", "L/L", "IF2 ADC2 Mux" },
3487         { "IF2 ADC2 Swap Mux", "R/R", "IF2 ADC2 Mux" },
3488
3489         { "IF2 ADC3 Swap Mux", "L/R", "IF2 ADC3 Mux" },
3490         { "IF2 ADC3 Swap Mux", "R/L", "IF2 ADC3 Mux" },
3491         { "IF2 ADC3 Swap Mux", "L/L", "IF2 ADC3 Mux" },
3492         { "IF2 ADC3 Swap Mux", "R/R", "IF2 ADC3 Mux" },
3493
3494         { "IF2 ADC4 Swap Mux", "L/R", "IF2 ADC4 Mux" },
3495         { "IF2 ADC4 Swap Mux", "R/L", "IF2 ADC4 Mux" },
3496         { "IF2 ADC4 Swap Mux", "L/L", "IF2 ADC4 Mux" },
3497         { "IF2 ADC4 Swap Mux", "R/R", "IF2 ADC4 Mux" },
3498
3499         { "IF2 ADC", NULL, "IF2 ADC1 Swap Mux" },
3500         { "IF2 ADC", NULL, "IF2 ADC2 Swap Mux" },
3501         { "IF2 ADC", NULL, "IF2 ADC3 Swap Mux" },
3502         { "IF2 ADC", NULL, "IF2 ADC4 Swap Mux" },
3503
3504         { "IF2 ADC TDM Swap Mux", "1/2/3/4", "IF2 ADC" },
3505         { "IF2 ADC TDM Swap Mux", "2/1/3/4", "IF2 ADC" },
3506         { "IF2 ADC TDM Swap Mux", "3/1/2/4", "IF2 ADC" },
3507         { "IF2 ADC TDM Swap Mux", "4/1/2/3", "IF2 ADC" },
3508         { "IF2 ADC TDM Swap Mux", "1/3/2/4", "IF2 ADC" },
3509         { "IF2 ADC TDM Swap Mux", "1/4/2/3", "IF2 ADC" },
3510         { "IF2 ADC TDM Swap Mux", "2/3/1/4", "IF2 ADC" },
3511         { "IF2 ADC TDM Swap Mux", "3/4/1/2", "IF2 ADC" },
3512
3513         { "AIF2TX", NULL, "I2S2" },
3514         { "AIF2TX", NULL, "IF2 ADC TDM Swap Mux" },
3515
3516         { "IF3 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3517         { "IF3 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3518         { "IF3 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3519         { "IF3 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3520         { "IF3 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
3521         { "IF3 ADC Mux", "OB01", "OB01 Bypass Mux" },
3522         { "IF3 ADC Mux", "OB23", "OB23 Bypass Mux" },
3523         { "IF3 ADC Mux", "VAD ADC", "VAD ADC Mux" },
3524
3525         { "AIF3TX", NULL, "I2S3" },
3526         { "AIF3TX", NULL, "IF3 ADC Mux" },
3527
3528         { "IF4 ADC Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3529         { "IF4 ADC Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3530         { "IF4 ADC Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3531         { "IF4 ADC Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3532         { "IF4 ADC Mux", "MONO ADC MIX", "Mono ADC MIX" },
3533         { "IF4 ADC Mux", "OB01", "OB01 Bypass Mux" },
3534         { "IF4 ADC Mux", "OB23", "OB23 Bypass Mux" },
3535         { "IF4 ADC Mux", "VAD ADC", "VAD ADC Mux" },
3536
3537         { "AIF4TX", NULL, "I2S4" },
3538         { "AIF4TX", NULL, "IF4 ADC Mux" },
3539
3540         { "SLB ADC1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3541         { "SLB ADC1 Mux", "OB01", "OB01 Bypass Mux" },
3542         { "SLB ADC1 Mux", "VAD ADC", "VAD ADC Mux" },
3543
3544         { "SLB ADC2 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3545         { "SLB ADC2 Mux", "OB23", "OB23 Bypass Mux" },
3546
3547         { "SLB ADC3 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3548         { "SLB ADC3 Mux", "MONO ADC MIX", "Mono ADC MIX" },
3549         { "SLB ADC3 Mux", "OB45", "OB45" },
3550
3551         { "SLB ADC4 Mux", "STO4 ADC MIX", "Stereo4 ADC MIX" },
3552         { "SLB ADC4 Mux", "OB67", "OB67" },
3553         { "SLB ADC4 Mux", "OB01", "OB01 Bypass Mux" },
3554
3555         { "SLBTX", NULL, "SLB" },
3556         { "SLBTX", NULL, "SLB ADC1 Mux" },
3557         { "SLBTX", NULL, "SLB ADC2 Mux" },
3558         { "SLBTX", NULL, "SLB ADC3 Mux" },
3559         { "SLBTX", NULL, "SLB ADC4 Mux" },
3560
3561         { "IB01 Mux", "IF1 DAC 01", "IF1 DAC01" },
3562         { "IB01 Mux", "IF2 DAC 01", "IF2 DAC01" },
3563         { "IB01 Mux", "SLB DAC 01", "SLB DAC01" },
3564         { "IB01 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3565         { "IB01 Mux", "VAD ADC/DAC1 FS", "DAC1 FS" },
3566
3567         { "IB01 Bypass Mux", "Bypass", "IB01 Mux" },
3568         { "IB01 Bypass Mux", "Pass SRC", "IB01 Mux" },
3569
3570         { "IB23 Mux", "IF1 DAC 23", "IF1 DAC23" },
3571         { "IB23 Mux", "IF2 DAC 23", "IF2 DAC23" },
3572         { "IB23 Mux", "SLB DAC 23", "SLB DAC23" },
3573         { "IB23 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3574         { "IB23 Mux", "DAC1 FS", "DAC1 FS" },
3575         { "IB23 Mux", "IF4 DAC", "IF4 DAC" },
3576
3577         { "IB23 Bypass Mux", "Bypass", "IB23 Mux" },
3578         { "IB23 Bypass Mux", "Pass SRC", "IB23 Mux" },
3579
3580         { "IB45 Mux", "IF1 DAC 45", "IF1 DAC45" },
3581         { "IB45 Mux", "IF2 DAC 45", "IF2 DAC45" },
3582         { "IB45 Mux", "SLB DAC 45", "SLB DAC45" },
3583         { "IB45 Mux", "STO3 ADC MIX", "Stereo3 ADC MIX" },
3584         { "IB45 Mux", "IF3 DAC", "IF3 DAC" },
3585
3586         { "IB45 Bypass Mux", "Bypass", "IB45 Mux" },
3587         { "IB45 Bypass Mux", "Pass SRC", "IB45 Mux" },
3588
3589         { "IB6 Mux", "IF1 DAC 6", "IF1 DAC6 Mux" },
3590         { "IB6 Mux", "IF2 DAC 6", "IF2 DAC6 Mux" },
3591         { "IB6 Mux", "SLB DAC 6", "SLB DAC6" },
3592         { "IB6 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
3593         { "IB6 Mux", "IF4 DAC L", "IF4 DAC L" },
3594         { "IB6 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3595         { "IB6 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3596         { "IB6 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3597
3598         { "IB7 Mux", "IF1 DAC 7", "IF1 DAC7 Mux" },
3599         { "IB7 Mux", "IF2 DAC 7", "IF2 DAC7 Mux" },
3600         { "IB7 Mux", "SLB DAC 7", "SLB DAC7" },
3601         { "IB7 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
3602         { "IB7 Mux", "IF4 DAC R", "IF4 DAC R" },
3603         { "IB7 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
3604         { "IB7 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
3605         { "IB7 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
3606
3607         { "IB8 Mux", "STO1 ADC MIX L", "Stereo1 ADC MIXL" },
3608         { "IB8 Mux", "STO2 ADC MIX L", "Stereo2 ADC MIXL" },
3609         { "IB8 Mux", "STO3 ADC MIX L", "Stereo3 ADC MIXL" },
3610         { "IB8 Mux", "STO4 ADC MIX L", "Stereo4 ADC MIXL" },
3611         { "IB8 Mux", "MONO ADC MIX L", "Mono ADC MIXL" },
3612         { "IB8 Mux", "DACL1 FS", "DAC1 MIXL" },
3613
3614         { "IB9 Mux", "STO1 ADC MIX R", "Stereo1 ADC MIXR" },
3615         { "IB9 Mux", "STO2 ADC MIX R", "Stereo2 ADC MIXR" },
3616         { "IB9 Mux", "STO3 ADC MIX R", "Stereo3 ADC MIXR" },
3617         { "IB9 Mux", "STO4 ADC MIX R", "Stereo4 ADC MIXR" },
3618         { "IB9 Mux", "MONO ADC MIX R", "Mono ADC MIXR" },
3619         { "IB9 Mux", "DACR1 FS", "DAC1 MIXR" },
3620         { "IB9 Mux", "DAC1 FS", "DAC1 FS" },
3621
3622         { "OB01 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3623         { "OB01 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3624         { "OB01 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3625         { "OB01 MIX", "IB6 Switch", "IB6 Mux" },
3626         { "OB01 MIX", "IB7 Switch", "IB7 Mux" },
3627         { "OB01 MIX", "IB8 Switch", "IB8 Mux" },
3628         { "OB01 MIX", "IB9 Switch", "IB9 Mux" },
3629
3630         { "OB23 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3631         { "OB23 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3632         { "OB23 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3633         { "OB23 MIX", "IB6 Switch", "IB6 Mux" },
3634         { "OB23 MIX", "IB7 Switch", "IB7 Mux" },
3635         { "OB23 MIX", "IB8 Switch", "IB8 Mux" },
3636         { "OB23 MIX", "IB9 Switch", "IB9 Mux" },
3637
3638         { "OB4 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3639         { "OB4 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3640         { "OB4 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3641         { "OB4 MIX", "IB6 Switch", "IB6 Mux" },
3642         { "OB4 MIX", "IB7 Switch", "IB7 Mux" },
3643         { "OB4 MIX", "IB8 Switch", "IB8 Mux" },
3644         { "OB4 MIX", "IB9 Switch", "IB9 Mux" },
3645
3646         { "OB5 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3647         { "OB5 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3648         { "OB5 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3649         { "OB5 MIX", "IB6 Switch", "IB6 Mux" },
3650         { "OB5 MIX", "IB7 Switch", "IB7 Mux" },
3651         { "OB5 MIX", "IB8 Switch", "IB8 Mux" },
3652         { "OB5 MIX", "IB9 Switch", "IB9 Mux" },
3653
3654         { "OB6 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3655         { "OB6 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3656         { "OB6 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3657         { "OB6 MIX", "IB6 Switch", "IB6 Mux" },
3658         { "OB6 MIX", "IB7 Switch", "IB7 Mux" },
3659         { "OB6 MIX", "IB8 Switch", "IB8 Mux" },
3660         { "OB6 MIX", "IB9 Switch", "IB9 Mux" },
3661
3662         { "OB7 MIX", "IB01 Switch", "IB01 Bypass Mux" },
3663         { "OB7 MIX", "IB23 Switch", "IB23 Bypass Mux" },
3664         { "OB7 MIX", "IB45 Switch", "IB45 Bypass Mux" },
3665         { "OB7 MIX", "IB6 Switch", "IB6 Mux" },
3666         { "OB7 MIX", "IB7 Switch", "IB7 Mux" },
3667         { "OB7 MIX", "IB8 Switch", "IB8 Mux" },
3668         { "OB7 MIX", "IB9 Switch", "IB9 Mux" },
3669
3670         { "OB01 Bypass Mux", "Bypass", "OB01 MIX" },
3671         { "OB01 Bypass Mux", "Pass SRC", "OB01 MIX" },
3672         { "OB23 Bypass Mux", "Bypass", "OB23 MIX" },
3673         { "OB23 Bypass Mux", "Pass SRC", "OB23 MIX" },
3674
3675         { "OutBound2", NULL, "OB23 Bypass Mux" },
3676         { "OutBound3", NULL, "OB23 Bypass Mux" },
3677         { "OutBound4", NULL, "OB4 MIX" },
3678         { "OutBound5", NULL, "OB5 MIX" },
3679         { "OutBound6", NULL, "OB6 MIX" },
3680         { "OutBound7", NULL, "OB7 MIX" },
3681
3682         { "OB45", NULL, "OutBound4" },
3683         { "OB45", NULL, "OutBound5" },
3684         { "OB67", NULL, "OutBound6" },
3685         { "OB67", NULL, "OutBound7" },
3686
3687         { "IF1 DAC0", NULL, "AIF1RX" },
3688         { "IF1 DAC1", NULL, "AIF1RX" },
3689         { "IF1 DAC2", NULL, "AIF1RX" },
3690         { "IF1 DAC3", NULL, "AIF1RX" },
3691         { "IF1 DAC4", NULL, "AIF1RX" },
3692         { "IF1 DAC5", NULL, "AIF1RX" },
3693         { "IF1 DAC6", NULL, "AIF1RX" },
3694         { "IF1 DAC7", NULL, "AIF1RX" },
3695         { "IF1 DAC0", NULL, "I2S1" },
3696         { "IF1 DAC1", NULL, "I2S1" },
3697         { "IF1 DAC2", NULL, "I2S1" },
3698         { "IF1 DAC3", NULL, "I2S1" },
3699         { "IF1 DAC4", NULL, "I2S1" },
3700         { "IF1 DAC5", NULL, "I2S1" },
3701         { "IF1 DAC6", NULL, "I2S1" },
3702         { "IF1 DAC7", NULL, "I2S1" },
3703
3704         { "IF1 DAC0 Mux", "Slot0", "IF1 DAC0" },
3705         { "IF1 DAC0 Mux", "Slot1", "IF1 DAC1" },
3706         { "IF1 DAC0 Mux", "Slot2", "IF1 DAC2" },
3707         { "IF1 DAC0 Mux", "Slot3", "IF1 DAC3" },
3708         { "IF1 DAC0 Mux", "Slot4", "IF1 DAC4" },
3709         { "IF1 DAC0 Mux", "Slot5", "IF1 DAC5" },
3710         { "IF1 DAC0 Mux", "Slot6", "IF1 DAC6" },
3711         { "IF1 DAC0 Mux", "Slot7", "IF1 DAC7" },
3712
3713         { "IF1 DAC1 Mux", "Slot0", "IF1 DAC0" },
3714         { "IF1 DAC1 Mux", "Slot1", "IF1 DAC1" },
3715         { "IF1 DAC1 Mux", "Slot2", "IF1 DAC2" },
3716         { "IF1 DAC1 Mux", "Slot3", "IF1 DAC3" },
3717         { "IF1 DAC1 Mux", "Slot4", "IF1 DAC4" },
3718         { "IF1 DAC1 Mux", "Slot5", "IF1 DAC5" },
3719         { "IF1 DAC1 Mux", "Slot6", "IF1 DAC6" },
3720         { "IF1 DAC1 Mux", "Slot7", "IF1 DAC7" },
3721
3722         { "IF1 DAC2 Mux", "Slot0", "IF1 DAC0" },
3723         { "IF1 DAC2 Mux", "Slot1", "IF1 DAC1" },
3724         { "IF1 DAC2 Mux", "Slot2", "IF1 DAC2" },
3725         { "IF1 DAC2 Mux", "Slot3", "IF1 DAC3" },
3726         { "IF1 DAC2 Mux", "Slot4", "IF1 DAC4" },
3727         { "IF1 DAC2 Mux", "Slot5", "IF1 DAC5" },
3728         { "IF1 DAC2 Mux", "Slot6", "IF1 DAC6" },
3729         { "IF1 DAC2 Mux", "Slot7", "IF1 DAC7" },
3730
3731         { "IF1 DAC3 Mux", "Slot0", "IF1 DAC0" },
3732         { "IF1 DAC3 Mux", "Slot1", "IF1 DAC1" },
3733         { "IF1 DAC3 Mux", "Slot2", "IF1 DAC2" },
3734         { "IF1 DAC3 Mux", "Slot3", "IF1 DAC3" },
3735         { "IF1 DAC3 Mux", "Slot4", "IF1 DAC4" },
3736         { "IF1 DAC3 Mux", "Slot5", "IF1 DAC5" },
3737         { "IF1 DAC3 Mux", "Slot6", "IF1 DAC6" },
3738         { "IF1 DAC3 Mux", "Slot7", "IF1 DAC7" },
3739
3740         { "IF1 DAC4 Mux", "Slot0", "IF1 DAC0" },
3741         { "IF1 DAC4 Mux", "Slot1", "IF1 DAC1" },
3742         { "IF1 DAC4 Mux", "Slot2", "IF1 DAC2" },
3743         { "IF1 DAC4 Mux", "Slot3", "IF1 DAC3" },
3744         { "IF1 DAC4 Mux", "Slot4", "IF1 DAC4" },
3745         { "IF1 DAC4 Mux", "Slot5", "IF1 DAC5" },
3746         { "IF1 DAC4 Mux", "Slot6", "IF1 DAC6" },
3747         { "IF1 DAC4 Mux", "Slot7", "IF1 DAC7" },
3748
3749         { "IF1 DAC5 Mux", "Slot0", "IF1 DAC0" },
3750         { "IF1 DAC5 Mux", "Slot1", "IF1 DAC1" },
3751         { "IF1 DAC5 Mux", "Slot2", "IF1 DAC2" },
3752         { "IF1 DAC5 Mux", "Slot3", "IF1 DAC3" },
3753         { "IF1 DAC5 Mux", "Slot4", "IF1 DAC4" },
3754         { "IF1 DAC5 Mux", "Slot5", "IF1 DAC5" },
3755         { "IF1 DAC5 Mux", "Slot6", "IF1 DAC6" },
3756         { "IF1 DAC5 Mux", "Slot7", "IF1 DAC7" },
3757
3758         { "IF1 DAC6 Mux", "Slot0", "IF1 DAC0" },
3759         { "IF1 DAC6 Mux", "Slot1", "IF1 DAC1" },
3760         { "IF1 DAC6 Mux", "Slot2", "IF1 DAC2" },
3761         { "IF1 DAC6 Mux", "Slot3", "IF1 DAC3" },
3762         { "IF1 DAC6 Mux", "Slot4", "IF1 DAC4" },
3763         { "IF1 DAC6 Mux", "Slot5", "IF1 DAC5" },
3764         { "IF1 DAC6 Mux", "Slot6", "IF1 DAC6" },
3765         { "IF1 DAC6 Mux", "Slot7", "IF1 DAC7" },
3766
3767         { "IF1 DAC7 Mux", "Slot0", "IF1 DAC0" },
3768         { "IF1 DAC7 Mux", "Slot1", "IF1 DAC1" },
3769         { "IF1 DAC7 Mux", "Slot2", "IF1 DAC2" },
3770         { "IF1 DAC7 Mux", "Slot3", "IF1 DAC3" },
3771         { "IF1 DAC7 Mux", "Slot4", "IF1 DAC4" },
3772         { "IF1 DAC7 Mux", "Slot5", "IF1 DAC5" },
3773         { "IF1 DAC7 Mux", "Slot6", "IF1 DAC6" },
3774         { "IF1 DAC7 Mux", "Slot7", "IF1 DAC7" },
3775
3776         { "IF1 DAC01", NULL, "IF1 DAC0 Mux" },
3777         { "IF1 DAC01", NULL, "IF1 DAC1 Mux" },
3778         { "IF1 DAC23", NULL, "IF1 DAC2 Mux" },
3779         { "IF1 DAC23", NULL, "IF1 DAC3 Mux" },
3780         { "IF1 DAC45", NULL, "IF1 DAC4 Mux" },
3781         { "IF1 DAC45", NULL, "IF1 DAC5 Mux" },
3782         { "IF1 DAC67", NULL, "IF1 DAC6 Mux" },
3783         { "IF1 DAC67", NULL, "IF1 DAC7 Mux" },
3784
3785         { "IF2 DAC0", NULL, "AIF2RX" },
3786         { "IF2 DAC1", NULL, "AIF2RX" },
3787         { "IF2 DAC2", NULL, "AIF2RX" },
3788         { "IF2 DAC3", NULL, "AIF2RX" },
3789         { "IF2 DAC4", NULL, "AIF2RX" },
3790         { "IF2 DAC5", NULL, "AIF2RX" },
3791         { "IF2 DAC6", NULL, "AIF2RX" },
3792         { "IF2 DAC7", NULL, "AIF2RX" },
3793         { "IF2 DAC0", NULL, "I2S2" },
3794         { "IF2 DAC1", NULL, "I2S2" },
3795         { "IF2 DAC2", NULL, "I2S2" },
3796         { "IF2 DAC3", NULL, "I2S2" },
3797         { "IF2 DAC4", NULL, "I2S2" },
3798         { "IF2 DAC5", NULL, "I2S2" },
3799         { "IF2 DAC6", NULL, "I2S2" },
3800         { "IF2 DAC7", NULL, "I2S2" },
3801
3802         { "IF2 DAC0 Mux", "Slot0", "IF2 DAC0" },
3803         { "IF2 DAC0 Mux", "Slot1", "IF2 DAC1" },
3804         { "IF2 DAC0 Mux", "Slot2", "IF2 DAC2" },
3805         { "IF2 DAC0 Mux", "Slot3", "IF2 DAC3" },
3806         { "IF2 DAC0 Mux", "Slot4", "IF2 DAC4" },
3807         { "IF2 DAC0 Mux", "Slot5", "IF2 DAC5" },
3808         { "IF2 DAC0 Mux", "Slot6", "IF2 DAC6" },
3809         { "IF2 DAC0 Mux", "Slot7", "IF2 DAC7" },
3810
3811         { "IF2 DAC1 Mux", "Slot0", "IF2 DAC0" },
3812         { "IF2 DAC1 Mux", "Slot1", "IF2 DAC1" },
3813         { "IF2 DAC1 Mux", "Slot2", "IF2 DAC2" },
3814         { "IF2 DAC1 Mux", "Slot3", "IF2 DAC3" },
3815         { "IF2 DAC1 Mux", "Slot4", "IF2 DAC4" },
3816         { "IF2 DAC1 Mux", "Slot5", "IF2 DAC5" },
3817         { "IF2 DAC1 Mux", "Slot6", "IF2 DAC6" },
3818         { "IF2 DAC1 Mux", "Slot7", "IF2 DAC7" },
3819
3820         { "IF2 DAC2 Mux", "Slot0", "IF2 DAC0" },
3821         { "IF2 DAC2 Mux", "Slot1", "IF2 DAC1" },
3822         { "IF2 DAC2 Mux", "Slot2", "IF2 DAC2" },
3823         { "IF2 DAC2 Mux", "Slot3", "IF2 DAC3" },
3824         { "IF2 DAC2 Mux", "Slot4", "IF2 DAC4" },
3825         { "IF2 DAC2 Mux", "Slot5", "IF2 DAC5" },
3826         { "IF2 DAC2 Mux", "Slot6", "IF2 DAC6" },
3827         { "IF2 DAC2 Mux", "Slot7", "IF2 DAC7" },
3828
3829         { "IF2 DAC3 Mux", "Slot0", "IF2 DAC0" },
3830         { "IF2 DAC3 Mux", "Slot1", "IF2 DAC1" },
3831         { "IF2 DAC3 Mux", "Slot2", "IF2 DAC2" },
3832         { "IF2 DAC3 Mux", "Slot3", "IF2 DAC3" },
3833         { "IF2 DAC3 Mux", "Slot4", "IF2 DAC4" },
3834         { "IF2 DAC3 Mux", "Slot5", "IF2 DAC5" },
3835         { "IF2 DAC3 Mux", "Slot6", "IF2 DAC6" },
3836         { "IF2 DAC3 Mux", "Slot7", "IF2 DAC7" },
3837
3838         { "IF2 DAC4 Mux", "Slot0", "IF2 DAC0" },
3839         { "IF2 DAC4 Mux", "Slot1", "IF2 DAC1" },
3840         { "IF2 DAC4 Mux", "Slot2", "IF2 DAC2" },
3841         { "IF2 DAC4 Mux", "Slot3", "IF2 DAC3" },
3842         { "IF2 DAC4 Mux", "Slot4", "IF2 DAC4" },
3843         { "IF2 DAC4 Mux", "Slot5", "IF2 DAC5" },
3844         { "IF2 DAC4 Mux", "Slot6", "IF2 DAC6" },
3845         { "IF2 DAC4 Mux", "Slot7", "IF2 DAC7" },
3846
3847         { "IF2 DAC5 Mux", "Slot0", "IF2 DAC0" },
3848         { "IF2 DAC5 Mux", "Slot1", "IF2 DAC1" },
3849         { "IF2 DAC5 Mux", "Slot2", "IF2 DAC2" },
3850         { "IF2 DAC5 Mux", "Slot3", "IF2 DAC3" },
3851         { "IF2 DAC5 Mux", "Slot4", "IF2 DAC4" },
3852         { "IF2 DAC5 Mux", "Slot5", "IF2 DAC5" },
3853         { "IF2 DAC5 Mux", "Slot6", "IF2 DAC6" },
3854         { "IF2 DAC5 Mux", "Slot7", "IF2 DAC7" },
3855
3856         { "IF2 DAC6 Mux", "Slot0", "IF2 DAC0" },
3857         { "IF2 DAC6 Mux", "Slot1", "IF2 DAC1" },
3858         { "IF2 DAC6 Mux", "Slot2", "IF2 DAC2" },
3859         { "IF2 DAC6 Mux", "Slot3", "IF2 DAC3" },
3860         { "IF2 DAC6 Mux", "Slot4", "IF2 DAC4" },
3861         { "IF2 DAC6 Mux", "Slot5", "IF2 DAC5" },
3862         { "IF2 DAC6 Mux", "Slot6", "IF2 DAC6" },
3863         { "IF2 DAC6 Mux", "Slot7", "IF2 DAC7" },
3864
3865         { "IF2 DAC7 Mux", "Slot0", "IF2 DAC0" },
3866         { "IF2 DAC7 Mux", "Slot1", "IF2 DAC1" },
3867         { "IF2 DAC7 Mux", "Slot2", "IF2 DAC2" },
3868         { "IF2 DAC7 Mux", "Slot3", "IF2 DAC3" },
3869         { "IF2 DAC7 Mux", "Slot4", "IF2 DAC4" },
3870         { "IF2 DAC7 Mux", "Slot5", "IF2 DAC5" },
3871         { "IF2 DAC7 Mux", "Slot6", "IF2 DAC6" },
3872         { "IF2 DAC7 Mux", "Slot7", "IF2 DAC7" },
3873
3874         { "IF2 DAC01", NULL, "IF2 DAC0 Mux" },
3875         { "IF2 DAC01", NULL, "IF2 DAC1 Mux" },
3876         { "IF2 DAC23", NULL, "IF2 DAC2 Mux" },
3877         { "IF2 DAC23", NULL, "IF2 DAC3 Mux" },
3878         { "IF2 DAC45", NULL, "IF2 DAC4 Mux" },
3879         { "IF2 DAC45", NULL, "IF2 DAC5 Mux" },
3880         { "IF2 DAC67", NULL, "IF2 DAC6 Mux" },
3881         { "IF2 DAC67", NULL, "IF2 DAC7 Mux" },
3882
3883         { "IF3 DAC", NULL, "AIF3RX" },
3884         { "IF3 DAC", NULL, "I2S3" },
3885
3886         { "IF4 DAC", NULL, "AIF4RX" },
3887         { "IF4 DAC", NULL, "I2S4" },
3888
3889         { "IF3 DAC L", NULL, "IF3 DAC" },
3890         { "IF3 DAC R", NULL, "IF3 DAC" },
3891
3892         { "IF4 DAC L", NULL, "IF4 DAC" },
3893         { "IF4 DAC R", NULL, "IF4 DAC" },
3894
3895         { "SLB DAC0", NULL, "SLBRX" },
3896         { "SLB DAC1", NULL, "SLBRX" },
3897         { "SLB DAC2", NULL, "SLBRX" },
3898         { "SLB DAC3", NULL, "SLBRX" },
3899         { "SLB DAC4", NULL, "SLBRX" },
3900         { "SLB DAC5", NULL, "SLBRX" },
3901         { "SLB DAC6", NULL, "SLBRX" },
3902         { "SLB DAC7", NULL, "SLBRX" },
3903         { "SLB DAC0", NULL, "SLB" },
3904         { "SLB DAC1", NULL, "SLB" },
3905         { "SLB DAC2", NULL, "SLB" },
3906         { "SLB DAC3", NULL, "SLB" },
3907         { "SLB DAC4", NULL, "SLB" },
3908         { "SLB DAC5", NULL, "SLB" },
3909         { "SLB DAC6", NULL, "SLB" },
3910         { "SLB DAC7", NULL, "SLB" },
3911
3912         { "SLB DAC01", NULL, "SLB DAC0" },
3913         { "SLB DAC01", NULL, "SLB DAC1" },
3914         { "SLB DAC23", NULL, "SLB DAC2" },
3915         { "SLB DAC23", NULL, "SLB DAC3" },
3916         { "SLB DAC45", NULL, "SLB DAC4" },
3917         { "SLB DAC45", NULL, "SLB DAC5" },
3918         { "SLB DAC67", NULL, "SLB DAC6" },
3919         { "SLB DAC67", NULL, "SLB DAC7" },
3920
3921         { "ADDA1 Mux", "STO1 ADC MIX", "Stereo1 ADC MIX" },
3922         { "ADDA1 Mux", "STO2 ADC MIX", "Stereo2 ADC MIX" },
3923         { "ADDA1 Mux", "OB 67", "OB67" },
3924
3925         { "DAC1 Mux", "IF1 DAC 01", "IF1 DAC01" },
3926         { "DAC1 Mux", "IF2 DAC 01", "IF2 DAC01" },
3927         { "DAC1 Mux", "IF3 DAC LR", "IF3 DAC" },
3928         { "DAC1 Mux", "IF4 DAC LR", "IF4 DAC" },
3929         { "DAC1 Mux", "SLB DAC 01", "SLB DAC01" },
3930         { "DAC1 Mux", "OB 01", "OB01 Bypass Mux" },
3931
3932         { "DAC1 MIXL", "Stereo ADC Switch", "ADDA1 Mux" },
3933         { "DAC1 MIXL", "DAC1 Switch", "DAC1 Mux" },
3934         { "DAC1 MIXR", "Stereo ADC Switch", "ADDA1 Mux" },
3935         { "DAC1 MIXR", "DAC1 Switch", "DAC1 Mux" },
3936
3937         { "DAC1 FS", NULL, "DAC1 MIXL" },
3938         { "DAC1 FS", NULL, "DAC1 MIXR" },
3939
3940         { "DAC2 L Mux", "IF1 DAC 2", "IF1 DAC2 Mux" },
3941         { "DAC2 L Mux", "IF2 DAC 2", "IF2 DAC2 Mux" },
3942         { "DAC2 L Mux", "IF3 DAC L", "IF3 DAC L" },
3943         { "DAC2 L Mux", "IF4 DAC L", "IF4 DAC L" },
3944         { "DAC2 L Mux", "SLB DAC 2", "SLB DAC2" },
3945         { "DAC2 L Mux", "OB 2", "OutBound2" },
3946
3947         { "DAC2 R Mux", "IF1 DAC 3", "IF1 DAC3 Mux" },
3948         { "DAC2 R Mux", "IF2 DAC 3", "IF2 DAC3 Mux" },
3949         { "DAC2 R Mux", "IF3 DAC R", "IF3 DAC R" },
3950         { "DAC2 R Mux", "IF4 DAC R", "IF4 DAC R" },
3951         { "DAC2 R Mux", "SLB DAC 3", "SLB DAC3" },
3952         { "DAC2 R Mux", "OB 3", "OutBound3" },
3953         { "DAC2 R Mux", "Haptic Generator", "Haptic Generator" },
3954         { "DAC2 R Mux", "VAD ADC", "VAD ADC Mux" },
3955
3956         { "DAC3 L Mux", "IF1 DAC 4", "IF1 DAC4 Mux" },
3957         { "DAC3 L Mux", "IF2 DAC 4", "IF2 DAC4 Mux" },
3958         { "DAC3 L Mux", "IF3 DAC L", "IF3 DAC L" },
3959         { "DAC3 L Mux", "IF4 DAC L", "IF4 DAC L" },
3960         { "DAC3 L Mux", "SLB DAC 4", "SLB DAC4" },
3961         { "DAC3 L Mux", "OB 4", "OutBound4" },
3962
3963         { "DAC3 R Mux", "IF1 DAC 5", "IF1 DAC5 Mux" },
3964         { "DAC3 R Mux", "IF2 DAC 5", "IF2 DAC5 Mux" },
3965         { "DAC3 R Mux", "IF3 DAC R", "IF3 DAC R" },
3966         { "DAC3 R Mux", "IF4 DAC R", "IF4 DAC R" },
3967         { "DAC3 R Mux", "SLB DAC 5", "SLB DAC5" },
3968         { "DAC3 R Mux", "OB 5", "OutBound5" },
3969
3970         { "DAC4 L Mux", "IF1 DAC 6", "IF1 DAC6 Mux" },
3971         { "DAC4 L Mux", "IF2 DAC 6", "IF2 DAC6 Mux" },
3972         { "DAC4 L Mux", "IF3 DAC L", "IF3 DAC L" },
3973         { "DAC4 L Mux", "IF4 DAC L", "IF4 DAC L" },
3974         { "DAC4 L Mux", "SLB DAC 6", "SLB DAC6" },
3975         { "DAC4 L Mux", "OB 6", "OutBound6" },
3976
3977         { "DAC4 R Mux", "IF1 DAC 7", "IF1 DAC7 Mux" },
3978         { "DAC4 R Mux", "IF2 DAC 7", "IF2 DAC7 Mux" },
3979         { "DAC4 R Mux", "IF3 DAC R", "IF3 DAC R" },
3980         { "DAC4 R Mux", "IF4 DAC R", "IF4 DAC R" },
3981         { "DAC4 R Mux", "SLB DAC 7", "SLB DAC7" },
3982         { "DAC4 R Mux", "OB 7", "OutBound7" },
3983
3984         { "Sidetone Mux", "DMIC1 L", "DMIC L1" },
3985         { "Sidetone Mux", "DMIC2 L", "DMIC L2" },
3986         { "Sidetone Mux", "DMIC3 L", "DMIC L3" },
3987         { "Sidetone Mux", "DMIC4 L", "DMIC L4" },
3988         { "Sidetone Mux", "ADC1", "ADC 1" },
3989         { "Sidetone Mux", "ADC2", "ADC 2" },
3990         { "Sidetone Mux", NULL, "Sidetone Power" },
3991
3992         { "Stereo DAC MIXL", "ST L Switch", "Sidetone Mux" },
3993         { "Stereo DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
3994         { "Stereo DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
3995         { "Stereo DAC MIXL", "DAC1 R Switch", "DAC1 MIXR" },
3996         { "Stereo DAC MIXL", NULL, "dac stereo1 filter" },
3997         { "Stereo DAC MIXR", "ST R Switch", "Sidetone Mux" },
3998         { "Stereo DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
3999         { "Stereo DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
4000         { "Stereo DAC MIXR", "DAC1 L Switch", "DAC1 MIXL" },
4001         { "Stereo DAC MIXR", NULL, "dac stereo1 filter" },
4002         { "dac stereo1 filter", NULL, "PLL1", is_sys_clk_from_pll },
4003
4004         { "Mono DAC MIXL", "ST L Switch", "Sidetone Mux" },
4005         { "Mono DAC MIXL", "DAC1 L Switch", "DAC1 MIXL" },
4006         { "Mono DAC MIXL", "DAC2 L Switch", "DAC2 L Mux" },
4007         { "Mono DAC MIXL", "DAC2 R Switch", "DAC2 R Mux" },
4008         { "Mono DAC MIXL", NULL, "dac mono2 left filter" },
4009         { "dac mono2 left filter", NULL, "PLL1", is_sys_clk_from_pll },
4010         { "Mono DAC MIXR", "ST R Switch", "Sidetone Mux" },
4011         { "Mono DAC MIXR", "DAC1 R Switch", "DAC1 MIXR" },
4012         { "Mono DAC MIXR", "DAC2 R Switch", "DAC2 R Mux" },
4013         { "Mono DAC MIXR", "DAC2 L Switch", "DAC2 L Mux" },
4014         { "Mono DAC MIXR", NULL, "dac mono2 right filter" },
4015         { "dac mono2 right filter", NULL, "PLL1", is_sys_clk_from_pll },
4016
4017         { "DD1 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
4018         { "DD1 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
4019         { "DD1 MIXL", "DAC3 L Switch", "DAC3 L Mux" },
4020         { "DD1 MIXL", "DAC3 R Switch", "DAC3 R Mux" },
4021         { "DD1 MIXL", NULL, "dac mono3 left filter" },
4022         { "dac mono3 left filter", NULL, "PLL1", is_sys_clk_from_pll },
4023         { "DD1 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
4024         { "DD1 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
4025         { "DD1 MIXR", "DAC3 L Switch", "DAC3 L Mux" },
4026         { "DD1 MIXR", "DAC3 R Switch", "DAC3 R Mux" },
4027         { "DD1 MIXR", NULL, "dac mono3 right filter" },
4028         { "dac mono3 right filter", NULL, "PLL1", is_sys_clk_from_pll },
4029
4030         { "DD2 MIXL", "Sto DAC Mix L Switch", "Stereo DAC MIXL" },
4031         { "DD2 MIXL", "Mono DAC Mix L Switch", "Mono DAC MIXL" },
4032         { "DD2 MIXL", "DAC4 L Switch", "DAC4 L Mux" },
4033         { "DD2 MIXL", "DAC4 R Switch", "DAC4 R Mux" },
4034         { "DD2 MIXL", NULL, "dac mono4 left filter" },
4035         { "dac mono4 left filter", NULL, "PLL1", is_sys_clk_from_pll },
4036         { "DD2 MIXR", "Sto DAC Mix R Switch", "Stereo DAC MIXR" },
4037         { "DD2 MIXR", "Mono DAC Mix R Switch", "Mono DAC MIXR" },
4038         { "DD2 MIXR", "DAC4 L Switch", "DAC4 L Mux" },
4039         { "DD2 MIXR", "DAC4 R Switch", "DAC4 R Mux" },
4040         { "DD2 MIXR", NULL, "dac mono4 right filter" },
4041         { "dac mono4 right filter", NULL, "PLL1", is_sys_clk_from_pll },
4042
4043         { "Stereo DAC MIX", NULL, "Stereo DAC MIXL" },
4044         { "Stereo DAC MIX", NULL, "Stereo DAC MIXR" },
4045         { "Mono DAC MIX", NULL, "Mono DAC MIXL" },
4046         { "Mono DAC MIX", NULL, "Mono DAC MIXR" },
4047         { "DD1 MIX", NULL, "DD1 MIXL" },
4048         { "DD1 MIX", NULL, "DD1 MIXR" },
4049         { "DD2 MIX", NULL, "DD2 MIXL" },
4050         { "DD2 MIX", NULL, "DD2 MIXR" },
4051
4052         { "DAC12 SRC Mux", "STO1 DAC MIX", "Stereo DAC MIX" },
4053         { "DAC12 SRC Mux", "MONO DAC MIX", "Mono DAC MIX" },
4054         { "DAC12 SRC Mux", "DD MIX1", "DD1 MIX" },
4055         { "DAC12 SRC Mux", "DD MIX2", "DD2 MIX" },
4056
4057         { "DAC3 SRC Mux", "MONO DAC MIXL", "Mono DAC MIXL" },
4058         { "DAC3 SRC Mux", "MONO DAC MIXR", "Mono DAC MIXR" },
4059         { "DAC3 SRC Mux", "DD MIX1L", "DD1 MIXL" },
4060         { "DAC3 SRC Mux", "DD MIX2L", "DD2 MIXL" },
4061
4062         { "DAC 1", NULL, "DAC12 SRC Mux" },
4063         { "DAC 2", NULL, "DAC12 SRC Mux" },
4064         { "DAC 3", NULL, "DAC3 SRC Mux" },
4065
4066         { "PDM1 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
4067         { "PDM1 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
4068         { "PDM1 L Mux", "DD MIX1", "DD1 MIXL" },
4069         { "PDM1 L Mux", "DD MIX2", "DD2 MIXL" },
4070         { "PDM1 L Mux", NULL, "PDM1 Power" },
4071         { "PDM1 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
4072         { "PDM1 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
4073         { "PDM1 R Mux", "DD MIX1", "DD1 MIXR" },
4074         { "PDM1 R Mux", "DD MIX2", "DD2 MIXR" },
4075         { "PDM1 R Mux", NULL, "PDM1 Power" },
4076         { "PDM2 L Mux", "STO1 DAC MIX", "Stereo DAC MIXL" },
4077         { "PDM2 L Mux", "MONO DAC MIX", "Mono DAC MIXL" },
4078         { "PDM2 L Mux", "DD MIX1", "DD1 MIXL" },
4079         { "PDM2 L Mux", "DD MIX2", "DD2 MIXL" },
4080         { "PDM2 L Mux", NULL, "PDM2 Power" },
4081         { "PDM2 R Mux", "STO1 DAC MIX", "Stereo DAC MIXR" },
4082         { "PDM2 R Mux", "MONO DAC MIX", "Mono DAC MIXR" },
4083         { "PDM2 R Mux", "DD MIX1", "DD1 MIXR" },
4084         { "PDM2 R Mux", "DD MIX1", "DD2 MIXR" },
4085         { "PDM2 R Mux", NULL, "PDM2 Power" },
4086
4087         { "LOUT1 amp", NULL, "DAC 1" },
4088         { "LOUT2 amp", NULL, "DAC 2" },
4089         { "LOUT3 amp", NULL, "DAC 3" },
4090
4091         { "LOUT1 vref", NULL, "LOUT1 amp" },
4092         { "LOUT2 vref", NULL, "LOUT2 amp" },
4093         { "LOUT3 vref", NULL, "LOUT3 amp" },
4094
4095         { "LOUT1", NULL, "LOUT1 vref" },
4096         { "LOUT2", NULL, "LOUT2 vref" },
4097         { "LOUT3", NULL, "LOUT3 vref" },
4098
4099         { "PDM1L", NULL, "PDM1 L Mux" },
4100         { "PDM1R", NULL, "PDM1 R Mux" },
4101         { "PDM2L", NULL, "PDM2 L Mux" },
4102         { "PDM2R", NULL, "PDM2 R Mux" },
4103 };
4104
4105 static const struct snd_soc_dapm_route rt5677_dmic2_clk_1[] = {
4106         { "DMIC L2", NULL, "DMIC1 power" },
4107         { "DMIC R2", NULL, "DMIC1 power" },
4108 };
4109
4110 static const struct snd_soc_dapm_route rt5677_dmic2_clk_2[] = {
4111         { "DMIC L2", NULL, "DMIC2 power" },
4112         { "DMIC R2", NULL, "DMIC2 power" },
4113 };
4114
4115 static int rt5677_hw_params(struct snd_pcm_substream *substream,
4116         struct snd_pcm_hw_params *params, struct snd_soc_dai *dai)
4117 {
4118         struct snd_soc_codec *codec = dai->codec;
4119         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4120         unsigned int val_len = 0, val_clk, mask_clk;
4121         int pre_div, bclk_ms, frame_size;
4122
4123         rt5677->lrck[dai->id] = params_rate(params);
4124         pre_div = rl6231_get_clk_info(rt5677->sysclk, rt5677->lrck[dai->id]);
4125         if (pre_div < 0) {
4126                 dev_err(codec->dev, "Unsupported clock setting: sysclk=%dHz lrck=%dHz\n",
4127                         rt5677->sysclk, rt5677->lrck[dai->id]);
4128                 return -EINVAL;
4129         }
4130         frame_size = snd_soc_params_to_frame_size(params);
4131         if (frame_size < 0) {
4132                 dev_err(codec->dev, "Unsupported frame size: %d\n", frame_size);
4133                 return -EINVAL;
4134         }
4135         bclk_ms = frame_size > 32;
4136         rt5677->bclk[dai->id] = rt5677->lrck[dai->id] * (32 << bclk_ms);
4137
4138         dev_dbg(dai->dev, "bclk is %dHz and lrck is %dHz\n",
4139                 rt5677->bclk[dai->id], rt5677->lrck[dai->id]);
4140         dev_dbg(dai->dev, "bclk_ms is %d and pre_div is %d for iis %d\n",
4141                                 bclk_ms, pre_div, dai->id);
4142
4143         switch (params_width(params)) {
4144         case 16:
4145                 break;
4146         case 20:
4147                 val_len |= RT5677_I2S_DL_20;
4148                 break;
4149         case 24:
4150                 val_len |= RT5677_I2S_DL_24;
4151                 break;
4152         case 8:
4153                 val_len |= RT5677_I2S_DL_8;
4154                 break;
4155         default:
4156                 return -EINVAL;
4157         }
4158
4159         switch (dai->id) {
4160         case RT5677_AIF1:
4161                 mask_clk = RT5677_I2S_PD1_MASK;
4162                 val_clk = pre_div << RT5677_I2S_PD1_SFT;
4163                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
4164                         RT5677_I2S_DL_MASK, val_len);
4165                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
4166                         mask_clk, val_clk);
4167                 break;
4168         case RT5677_AIF2:
4169                 mask_clk = RT5677_I2S_PD2_MASK;
4170                 val_clk = pre_div << RT5677_I2S_PD2_SFT;
4171                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
4172                         RT5677_I2S_DL_MASK, val_len);
4173                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
4174                         mask_clk, val_clk);
4175                 break;
4176         case RT5677_AIF3:
4177                 mask_clk = RT5677_I2S_BCLK_MS3_MASK | RT5677_I2S_PD3_MASK;
4178                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS3_SFT |
4179                         pre_div << RT5677_I2S_PD3_SFT;
4180                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
4181                         RT5677_I2S_DL_MASK, val_len);
4182                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
4183                         mask_clk, val_clk);
4184                 break;
4185         case RT5677_AIF4:
4186                 mask_clk = RT5677_I2S_BCLK_MS4_MASK | RT5677_I2S_PD4_MASK;
4187                 val_clk = bclk_ms << RT5677_I2S_BCLK_MS4_SFT |
4188                         pre_div << RT5677_I2S_PD4_SFT;
4189                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
4190                         RT5677_I2S_DL_MASK, val_len);
4191                 regmap_update_bits(rt5677->regmap, RT5677_CLK_TREE_CTRL1,
4192                         mask_clk, val_clk);
4193                 break;
4194         default:
4195                 break;
4196         }
4197
4198         return 0;
4199 }
4200
4201 static int rt5677_set_dai_fmt(struct snd_soc_dai *dai, unsigned int fmt)
4202 {
4203         struct snd_soc_codec *codec = dai->codec;
4204         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4205         unsigned int reg_val = 0;
4206
4207         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
4208         case SND_SOC_DAIFMT_CBM_CFM:
4209                 rt5677->master[dai->id] = 1;
4210                 break;
4211         case SND_SOC_DAIFMT_CBS_CFS:
4212                 reg_val |= RT5677_I2S_MS_S;
4213                 rt5677->master[dai->id] = 0;
4214                 break;
4215         default:
4216                 return -EINVAL;
4217         }
4218
4219         switch (fmt & SND_SOC_DAIFMT_INV_MASK) {
4220         case SND_SOC_DAIFMT_NB_NF:
4221                 break;
4222         case SND_SOC_DAIFMT_IB_NF:
4223                 reg_val |= RT5677_I2S_BP_INV;
4224                 break;
4225         default:
4226                 return -EINVAL;
4227         }
4228
4229         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
4230         case SND_SOC_DAIFMT_I2S:
4231                 break;
4232         case SND_SOC_DAIFMT_LEFT_J:
4233                 reg_val |= RT5677_I2S_DF_LEFT;
4234                 break;
4235         case SND_SOC_DAIFMT_DSP_A:
4236                 reg_val |= RT5677_I2S_DF_PCM_A;
4237                 break;
4238         case SND_SOC_DAIFMT_DSP_B:
4239                 reg_val |= RT5677_I2S_DF_PCM_B;
4240                 break;
4241         default:
4242                 return -EINVAL;
4243         }
4244
4245         switch (dai->id) {
4246         case RT5677_AIF1:
4247                 regmap_update_bits(rt5677->regmap, RT5677_I2S1_SDP,
4248                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
4249                         RT5677_I2S_DF_MASK, reg_val);
4250                 break;
4251         case RT5677_AIF2:
4252                 regmap_update_bits(rt5677->regmap, RT5677_I2S2_SDP,
4253                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
4254                         RT5677_I2S_DF_MASK, reg_val);
4255                 break;
4256         case RT5677_AIF3:
4257                 regmap_update_bits(rt5677->regmap, RT5677_I2S3_SDP,
4258                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
4259                         RT5677_I2S_DF_MASK, reg_val);
4260                 break;
4261         case RT5677_AIF4:
4262                 regmap_update_bits(rt5677->regmap, RT5677_I2S4_SDP,
4263                         RT5677_I2S_MS_MASK | RT5677_I2S_BP_MASK |
4264                         RT5677_I2S_DF_MASK, reg_val);
4265                 break;
4266         default:
4267                 break;
4268         }
4269
4270
4271         return 0;
4272 }
4273
4274 static int rt5677_set_dai_sysclk(struct snd_soc_dai *dai,
4275                 int clk_id, unsigned int freq, int dir)
4276 {
4277         struct snd_soc_codec *codec = dai->codec;
4278         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4279         unsigned int reg_val = 0;
4280
4281         if (freq == rt5677->sysclk && clk_id == rt5677->sysclk_src)
4282                 return 0;
4283
4284         switch (clk_id) {
4285         case RT5677_SCLK_S_MCLK:
4286                 reg_val |= RT5677_SCLK_SRC_MCLK;
4287                 break;
4288         case RT5677_SCLK_S_PLL1:
4289                 reg_val |= RT5677_SCLK_SRC_PLL1;
4290                 break;
4291         case RT5677_SCLK_S_RCCLK:
4292                 reg_val |= RT5677_SCLK_SRC_RCCLK;
4293                 break;
4294         default:
4295                 dev_err(codec->dev, "Invalid clock id (%d)\n", clk_id);
4296                 return -EINVAL;
4297         }
4298         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4299                 RT5677_SCLK_SRC_MASK, reg_val);
4300         rt5677->sysclk = freq;
4301         rt5677->sysclk_src = clk_id;
4302
4303         dev_dbg(dai->dev, "Sysclk is %dHz and clock id is %d\n", freq, clk_id);
4304
4305         return 0;
4306 }
4307
4308 /**
4309  * rt5677_pll_calc - Calcualte PLL M/N/K code.
4310  * @freq_in: external clock provided to codec.
4311  * @freq_out: target clock which codec works on.
4312  * @pll_code: Pointer to structure with M, N, K, bypass K and bypass M flag.
4313  *
4314  * Calcualte M/N/K code and bypass K/M flag to configure PLL for codec.
4315  *
4316  * Returns 0 for success or negative error code.
4317  */
4318 static int rt5677_pll_calc(const unsigned int freq_in,
4319         const unsigned int freq_out, struct rl6231_pll_code *pll_code)
4320 {
4321         if (RT5677_PLL_INP_MIN > freq_in)
4322                 return -EINVAL;
4323
4324         return rl6231_pll_calc(freq_in, freq_out, pll_code);
4325 }
4326
4327 static int rt5677_set_dai_pll(struct snd_soc_dai *dai, int pll_id, int source,
4328                         unsigned int freq_in, unsigned int freq_out)
4329 {
4330         struct snd_soc_codec *codec = dai->codec;
4331         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4332         struct rl6231_pll_code pll_code;
4333         int ret;
4334
4335         if (source == rt5677->pll_src && freq_in == rt5677->pll_in &&
4336             freq_out == rt5677->pll_out)
4337                 return 0;
4338
4339         if (!freq_in || !freq_out) {
4340                 dev_dbg(codec->dev, "PLL disabled\n");
4341
4342                 rt5677->pll_in = 0;
4343                 rt5677->pll_out = 0;
4344                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4345                         RT5677_SCLK_SRC_MASK, RT5677_SCLK_SRC_MCLK);
4346                 return 0;
4347         }
4348
4349         switch (source) {
4350         case RT5677_PLL1_S_MCLK:
4351                 regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4352                         RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_MCLK);
4353                 break;
4354         case RT5677_PLL1_S_BCLK1:
4355         case RT5677_PLL1_S_BCLK2:
4356         case RT5677_PLL1_S_BCLK3:
4357         case RT5677_PLL1_S_BCLK4:
4358                 switch (dai->id) {
4359                 case RT5677_AIF1:
4360                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4361                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK1);
4362                         break;
4363                 case RT5677_AIF2:
4364                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4365                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK2);
4366                         break;
4367                 case RT5677_AIF3:
4368                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4369                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK3);
4370                         break;
4371                 case RT5677_AIF4:
4372                         regmap_update_bits(rt5677->regmap, RT5677_GLB_CLK1,
4373                                 RT5677_PLL1_SRC_MASK, RT5677_PLL1_SRC_BCLK4);
4374                         break;
4375                 default:
4376                         break;
4377                 }
4378                 break;
4379         default:
4380                 dev_err(codec->dev, "Unknown PLL source %d\n", source);
4381                 return -EINVAL;
4382         }
4383
4384         ret = rt5677_pll_calc(freq_in, freq_out, &pll_code);
4385         if (ret < 0) {
4386                 dev_err(codec->dev, "Unsupport input clock %d\n", freq_in);
4387                 return ret;
4388         }
4389
4390         dev_dbg(codec->dev, "m_bypass=%d m=%d n=%d k=%d\n",
4391                 pll_code.m_bp, (pll_code.m_bp ? 0 : pll_code.m_code),
4392                 pll_code.n_code, pll_code.k_code);
4393
4394         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL1,
4395                 pll_code.n_code << RT5677_PLL_N_SFT | pll_code.k_code);
4396         regmap_write(rt5677->regmap, RT5677_PLL1_CTRL2,
4397                 (pll_code.m_bp ? 0 : pll_code.m_code) << RT5677_PLL_M_SFT |
4398                 pll_code.m_bp << RT5677_PLL_M_BP_SFT);
4399
4400         rt5677->pll_in = freq_in;
4401         rt5677->pll_out = freq_out;
4402         rt5677->pll_src = source;
4403
4404         return 0;
4405 }
4406
4407 static int rt5677_set_tdm_slot(struct snd_soc_dai *dai, unsigned int tx_mask,
4408                         unsigned int rx_mask, int slots, int slot_width)
4409 {
4410         struct snd_soc_codec *codec = dai->codec;
4411         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4412         unsigned int val = 0, slot_width_25 = 0;
4413
4414         if (rx_mask || tx_mask)
4415                 val |= (1 << 12);
4416
4417         switch (slots) {
4418         case 4:
4419                 val |= (1 << 10);
4420                 break;
4421         case 6:
4422                 val |= (2 << 10);
4423                 break;
4424         case 8:
4425                 val |= (3 << 10);
4426                 break;
4427         case 2:
4428         default:
4429                 break;
4430         }
4431
4432         switch (slot_width) {
4433         case 20:
4434                 val |= (1 << 8);
4435                 break;
4436         case 25:
4437                 slot_width_25 = 0x8080;
4438         case 24:
4439                 val |= (2 << 8);
4440                 break;
4441         case 32:
4442                 val |= (3 << 8);
4443                 break;
4444         case 16:
4445         default:
4446                 break;
4447         }
4448
4449         switch (dai->id) {
4450         case RT5677_AIF1:
4451                 regmap_update_bits(rt5677->regmap, RT5677_TDM1_CTRL1, 0x1f00,
4452                         val);
4453                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x8000,
4454                         slot_width_25);
4455                 break;
4456         case RT5677_AIF2:
4457                 regmap_update_bits(rt5677->regmap, RT5677_TDM2_CTRL1, 0x1f00,
4458                         val);
4459                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x80,
4460                         slot_width_25);
4461                 break;
4462         default:
4463                 break;
4464         }
4465
4466         return 0;
4467 }
4468
4469 static int rt5677_set_bias_level(struct snd_soc_codec *codec,
4470                         enum snd_soc_bias_level level)
4471 {
4472         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4473
4474         switch (level) {
4475         case SND_SOC_BIAS_ON:
4476                 break;
4477
4478         case SND_SOC_BIAS_PREPARE:
4479                 if (snd_soc_codec_get_bias_level(codec) == SND_SOC_BIAS_STANDBY) {
4480                         rt5677_set_dsp_vad(codec, false);
4481
4482                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
4483                                 RT5677_LDO1_SEL_MASK | RT5677_LDO2_SEL_MASK,
4484                                 0x0055);
4485                         regmap_update_bits(rt5677->regmap,
4486                                 RT5677_PR_BASE + RT5677_BIAS_CUR4,
4487                                 0x0f00, 0x0f00);
4488                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG1,
4489                                 RT5677_PWR_FV1 | RT5677_PWR_FV2 |
4490                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
4491                                 RT5677_PWR_BG | RT5677_PWR_VREF2,
4492                                 RT5677_PWR_VREF1 | RT5677_PWR_MB |
4493                                 RT5677_PWR_BG | RT5677_PWR_VREF2);
4494                         rt5677->is_vref_slow = false;
4495                         regmap_update_bits(rt5677->regmap, RT5677_PWR_ANLG2,
4496                                 RT5677_PWR_CORE, RT5677_PWR_CORE);
4497                         regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC,
4498                                 0x1, 0x1);
4499                 }
4500                 break;
4501
4502         case SND_SOC_BIAS_STANDBY:
4503                 break;
4504
4505         case SND_SOC_BIAS_OFF:
4506                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x1, 0x0);
4507                 regmap_write(rt5677->regmap, RT5677_PWR_DIG1, 0x0000);
4508                 regmap_write(rt5677->regmap, RT5677_PWR_DIG2, 0x0000);
4509                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG1, 0x0022);
4510                 regmap_write(rt5677->regmap, RT5677_PWR_ANLG2, 0x0000);
4511                 regmap_update_bits(rt5677->regmap,
4512                         RT5677_PR_BASE + RT5677_BIAS_CUR4, 0x0f00, 0x0000);
4513
4514                 if (rt5677->dsp_vad_en)
4515                         rt5677_set_dsp_vad(codec, true);
4516                 break;
4517
4518         default:
4519                 break;
4520         }
4521
4522         return 0;
4523 }
4524
4525 #ifdef CONFIG_GPIOLIB
4526 static inline struct rt5677_priv *gpio_to_rt5677(struct gpio_chip *chip)
4527 {
4528         return container_of(chip, struct rt5677_priv, gpio_chip);
4529 }
4530
4531 static void rt5677_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
4532 {
4533         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4534
4535         switch (offset) {
4536         case RT5677_GPIO1 ... RT5677_GPIO5:
4537                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4538                         0x1 << (offset * 3 + 1), !!value << (offset * 3 + 1));
4539                 break;
4540
4541         case RT5677_GPIO6:
4542                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4543                         RT5677_GPIO6_OUT_MASK, !!value << RT5677_GPIO6_OUT_SFT);
4544                 break;
4545
4546         default:
4547                 break;
4548         }
4549 }
4550
4551 static int rt5677_gpio_direction_out(struct gpio_chip *chip,
4552                                      unsigned offset, int value)
4553 {
4554         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4555
4556         switch (offset) {
4557         case RT5677_GPIO1 ... RT5677_GPIO5:
4558                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4559                         0x3 << (offset * 3 + 1),
4560                         (0x2 | !!value) << (offset * 3 + 1));
4561                 break;
4562
4563         case RT5677_GPIO6:
4564                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4565                         RT5677_GPIO6_DIR_MASK | RT5677_GPIO6_OUT_MASK,
4566                         RT5677_GPIO6_DIR_OUT | !!value << RT5677_GPIO6_OUT_SFT);
4567                 break;
4568
4569         default:
4570                 break;
4571         }
4572
4573         return 0;
4574 }
4575
4576 static int rt5677_gpio_get(struct gpio_chip *chip, unsigned offset)
4577 {
4578         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4579         int value, ret;
4580
4581         ret = regmap_read(rt5677->regmap, RT5677_GPIO_ST, &value);
4582         if (ret < 0)
4583                 return ret;
4584
4585         return (value & (0x1 << offset)) >> offset;
4586 }
4587
4588 static int rt5677_gpio_direction_in(struct gpio_chip *chip, unsigned offset)
4589 {
4590         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4591
4592         switch (offset) {
4593         case RT5677_GPIO1 ... RT5677_GPIO5:
4594                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
4595                         0x1 << (offset * 3 + 2), 0x0);
4596                 break;
4597
4598         case RT5677_GPIO6:
4599                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL3,
4600                         RT5677_GPIO6_DIR_MASK, RT5677_GPIO6_DIR_IN);
4601                 break;
4602
4603         default:
4604                 break;
4605         }
4606
4607         return 0;
4608 }
4609
4610 /** Configures the gpio as
4611  *   0 - floating
4612  *   1 - pull down
4613  *   2 - pull up
4614  */
4615 static void rt5677_gpio_config(struct rt5677_priv *rt5677, unsigned offset,
4616                 int value)
4617 {
4618         int shift;
4619
4620         switch (offset) {
4621         case RT5677_GPIO1 ... RT5677_GPIO2:
4622                 shift = 2 * (1 - offset);
4623                 regmap_update_bits(rt5677->regmap,
4624                         RT5677_PR_BASE + RT5677_DIG_IN_PIN_ST_CTRL2,
4625                         0x3 << shift,
4626                         (value & 0x3) << shift);
4627                 break;
4628
4629         case RT5677_GPIO3 ... RT5677_GPIO6:
4630                 shift = 2 * (9 - offset);
4631                 regmap_update_bits(rt5677->regmap,
4632                         RT5677_PR_BASE + RT5677_DIG_IN_PIN_ST_CTRL3,
4633                         0x3 << shift,
4634                         (value & 0x3) << shift);
4635                 break;
4636
4637         default:
4638                 break;
4639         }
4640 }
4641
4642 static int rt5677_to_irq(struct gpio_chip *chip, unsigned offset)
4643 {
4644         struct rt5677_priv *rt5677 = gpio_to_rt5677(chip);
4645         struct regmap_irq_chip_data *data = rt5677->irq_data;
4646         int irq;
4647
4648         if (offset >= RT5677_GPIO1 && offset <= RT5677_GPIO3) {
4649                 if ((rt5677->pdata.jd1_gpio == 1 && offset == RT5677_GPIO1) ||
4650                         (rt5677->pdata.jd1_gpio == 2 &&
4651                                 offset == RT5677_GPIO2) ||
4652                         (rt5677->pdata.jd1_gpio == 3 &&
4653                                 offset == RT5677_GPIO3)) {
4654                         irq = RT5677_IRQ_JD1;
4655                 } else {
4656                         return -ENXIO;
4657                 }
4658         }
4659
4660         if (offset >= RT5677_GPIO4 && offset <= RT5677_GPIO6) {
4661                 if ((rt5677->pdata.jd2_gpio == 1 && offset == RT5677_GPIO4) ||
4662                         (rt5677->pdata.jd2_gpio == 2 &&
4663                                 offset == RT5677_GPIO5) ||
4664                         (rt5677->pdata.jd2_gpio == 3 &&
4665                                 offset == RT5677_GPIO6)) {
4666                         irq = RT5677_IRQ_JD2;
4667                 } else if ((rt5677->pdata.jd3_gpio == 1 &&
4668                                 offset == RT5677_GPIO4) ||
4669                         (rt5677->pdata.jd3_gpio == 2 &&
4670                                 offset == RT5677_GPIO5) ||
4671                         (rt5677->pdata.jd3_gpio == 3 &&
4672                                 offset == RT5677_GPIO6)) {
4673                         irq = RT5677_IRQ_JD3;
4674                 } else {
4675                         return -ENXIO;
4676                 }
4677         }
4678
4679         return regmap_irq_get_virq(data, irq);
4680 }
4681
4682 static struct gpio_chip rt5677_template_chip = {
4683         .label                  = "rt5677",
4684         .owner                  = THIS_MODULE,
4685         .direction_output       = rt5677_gpio_direction_out,
4686         .set                    = rt5677_gpio_set,
4687         .direction_input        = rt5677_gpio_direction_in,
4688         .get                    = rt5677_gpio_get,
4689         .to_irq                 = rt5677_to_irq,
4690         .can_sleep              = 1,
4691 };
4692
4693 static void rt5677_init_gpio(struct i2c_client *i2c)
4694 {
4695         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4696         int ret;
4697
4698         rt5677->gpio_chip = rt5677_template_chip;
4699         rt5677->gpio_chip.ngpio = RT5677_GPIO_NUM;
4700         rt5677->gpio_chip.dev = &i2c->dev;
4701         rt5677->gpio_chip.base = -1;
4702
4703         ret = gpiochip_add(&rt5677->gpio_chip);
4704         if (ret != 0)
4705                 dev_err(&i2c->dev, "Failed to add GPIOs: %d\n", ret);
4706 }
4707
4708 static void rt5677_free_gpio(struct i2c_client *i2c)
4709 {
4710         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
4711
4712         gpiochip_remove(&rt5677->gpio_chip);
4713 }
4714 #else
4715 static void rt5677_gpio_config(struct rt5677_priv *rt5677, unsigned offset,
4716                 int value)
4717 {
4718 }
4719
4720 static void rt5677_init_gpio(struct i2c_client *i2c)
4721 {
4722 }
4723
4724 static void rt5677_free_gpio(struct i2c_client *i2c)
4725 {
4726 }
4727 #endif
4728
4729 static int rt5677_probe(struct snd_soc_codec *codec)
4730 {
4731         struct snd_soc_dapm_context *dapm = snd_soc_codec_get_dapm(codec);
4732         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4733         int i;
4734
4735         rt5677->codec = codec;
4736
4737         if (rt5677->pdata.dmic2_clk_pin == RT5677_DMIC_CLK2) {
4738                 snd_soc_dapm_add_routes(dapm,
4739                         rt5677_dmic2_clk_2,
4740                         ARRAY_SIZE(rt5677_dmic2_clk_2));
4741         } else { /*use dmic1 clock by default*/
4742                 snd_soc_dapm_add_routes(dapm,
4743                         rt5677_dmic2_clk_1,
4744                         ARRAY_SIZE(rt5677_dmic2_clk_1));
4745         }
4746
4747         snd_soc_codec_force_bias_level(codec, SND_SOC_BIAS_OFF);
4748
4749         regmap_write(rt5677->regmap, RT5677_DIG_MISC, 0x0020);
4750         regmap_write(rt5677->regmap, RT5677_PWR_DSP2, 0x0c00);
4751
4752         for (i = 0; i < RT5677_GPIO_NUM; i++)
4753                 rt5677_gpio_config(rt5677, i, rt5677->pdata.gpio_config[i]);
4754
4755         if (rt5677->irq_data) {
4756                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL1, 0x8000,
4757                         0x8000);
4758                 regmap_update_bits(rt5677->regmap, RT5677_DIG_MISC, 0x0018,
4759                         0x0008);
4760
4761                 if (rt5677->pdata.jd1_gpio)
4762                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4763                                 RT5677_SEL_GPIO_JD1_MASK,
4764                                 rt5677->pdata.jd1_gpio <<
4765                                 RT5677_SEL_GPIO_JD1_SFT);
4766
4767                 if (rt5677->pdata.jd2_gpio)
4768                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4769                                 RT5677_SEL_GPIO_JD2_MASK,
4770                                 rt5677->pdata.jd2_gpio <<
4771                                 RT5677_SEL_GPIO_JD2_SFT);
4772
4773                 if (rt5677->pdata.jd3_gpio)
4774                         regmap_update_bits(rt5677->regmap, RT5677_JD_CTRL1,
4775                                 RT5677_SEL_GPIO_JD3_MASK,
4776                                 rt5677->pdata.jd3_gpio <<
4777                                 RT5677_SEL_GPIO_JD3_SFT);
4778         }
4779
4780         mutex_init(&rt5677->dsp_cmd_lock);
4781         mutex_init(&rt5677->dsp_pri_lock);
4782
4783         return 0;
4784 }
4785
4786 static int rt5677_remove(struct snd_soc_codec *codec)
4787 {
4788         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4789
4790         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
4791         gpiod_set_value_cansleep(rt5677->pow_ldo2, 0);
4792         gpiod_set_value_cansleep(rt5677->reset_pin, 0);
4793
4794         return 0;
4795 }
4796
4797 #ifdef CONFIG_PM
4798 static int rt5677_suspend(struct snd_soc_codec *codec)
4799 {
4800         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4801
4802         if (!rt5677->dsp_vad_en) {
4803                 regcache_cache_only(rt5677->regmap, true);
4804                 regcache_mark_dirty(rt5677->regmap);
4805
4806                 gpiod_set_value_cansleep(rt5677->pow_ldo2, 0);
4807                 gpiod_set_value_cansleep(rt5677->reset_pin, 0);
4808         }
4809
4810         return 0;
4811 }
4812
4813 static int rt5677_resume(struct snd_soc_codec *codec)
4814 {
4815         struct rt5677_priv *rt5677 = snd_soc_codec_get_drvdata(codec);
4816
4817         if (!rt5677->dsp_vad_en) {
4818                 gpiod_set_value_cansleep(rt5677->pow_ldo2, 1);
4819                 gpiod_set_value_cansleep(rt5677->reset_pin, 1);
4820                 if (rt5677->pow_ldo2 || rt5677->reset_pin)
4821                         msleep(10);
4822
4823                 regcache_cache_only(rt5677->regmap, false);
4824                 regcache_sync(rt5677->regmap);
4825         }
4826
4827         return 0;
4828 }
4829 #else
4830 #define rt5677_suspend NULL
4831 #define rt5677_resume NULL
4832 #endif
4833
4834 static int rt5677_read(void *context, unsigned int reg, unsigned int *val)
4835 {
4836         struct i2c_client *client = context;
4837         struct rt5677_priv *rt5677 = i2c_get_clientdata(client);
4838
4839         if (rt5677->is_dsp_mode) {
4840                 if (reg > 0xff) {
4841                         mutex_lock(&rt5677->dsp_pri_lock);
4842                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_INDEX,
4843                                 reg & 0xff);
4844                         rt5677_dsp_mode_i2c_read(rt5677, RT5677_PRIV_DATA, val);
4845                         mutex_unlock(&rt5677->dsp_pri_lock);
4846                 } else {
4847                         rt5677_dsp_mode_i2c_read(rt5677, reg, val);
4848                 }
4849         } else {
4850                 regmap_read(rt5677->regmap_physical, reg, val);
4851         }
4852
4853         return 0;
4854 }
4855
4856 static int rt5677_write(void *context, unsigned int reg, unsigned int val)
4857 {
4858         struct i2c_client *client = context;
4859         struct rt5677_priv *rt5677 = i2c_get_clientdata(client);
4860
4861         if (rt5677->is_dsp_mode) {
4862                 if (reg > 0xff) {
4863                         mutex_lock(&rt5677->dsp_pri_lock);
4864                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_INDEX,
4865                                 reg & 0xff);
4866                         rt5677_dsp_mode_i2c_write(rt5677, RT5677_PRIV_DATA,
4867                                 val);
4868                         mutex_unlock(&rt5677->dsp_pri_lock);
4869                 } else {
4870                         rt5677_dsp_mode_i2c_write(rt5677, reg, val);
4871                 }
4872         } else {
4873                 regmap_write(rt5677->regmap_physical, reg, val);
4874         }
4875
4876         return 0;
4877 }
4878
4879 #define RT5677_STEREO_RATES SNDRV_PCM_RATE_8000_96000
4880 #define RT5677_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S20_3LE | \
4881                         SNDRV_PCM_FMTBIT_S24_LE | SNDRV_PCM_FMTBIT_S8)
4882
4883 static const struct snd_soc_dai_ops rt5677_aif_dai_ops = {
4884         .hw_params = rt5677_hw_params,
4885         .set_fmt = rt5677_set_dai_fmt,
4886         .set_sysclk = rt5677_set_dai_sysclk,
4887         .set_pll = rt5677_set_dai_pll,
4888         .set_tdm_slot = rt5677_set_tdm_slot,
4889 };
4890
4891 static struct snd_soc_dai_driver rt5677_dai[] = {
4892         {
4893                 .name = "rt5677-aif1",
4894                 .id = RT5677_AIF1,
4895                 .playback = {
4896                         .stream_name = "AIF1 Playback",
4897                         .channels_min = 1,
4898                         .channels_max = 2,
4899                         .rates = RT5677_STEREO_RATES,
4900                         .formats = RT5677_FORMATS,
4901                 },
4902                 .capture = {
4903                         .stream_name = "AIF1 Capture",
4904                         .channels_min = 1,
4905                         .channels_max = 2,
4906                         .rates = RT5677_STEREO_RATES,
4907                         .formats = RT5677_FORMATS,
4908                 },
4909                 .ops = &rt5677_aif_dai_ops,
4910         },
4911         {
4912                 .name = "rt5677-aif2",
4913                 .id = RT5677_AIF2,
4914                 .playback = {
4915                         .stream_name = "AIF2 Playback",
4916                         .channels_min = 1,
4917                         .channels_max = 2,
4918                         .rates = RT5677_STEREO_RATES,
4919                         .formats = RT5677_FORMATS,
4920                 },
4921                 .capture = {
4922                         .stream_name = "AIF2 Capture",
4923                         .channels_min = 1,
4924                         .channels_max = 2,
4925                         .rates = RT5677_STEREO_RATES,
4926                         .formats = RT5677_FORMATS,
4927                 },
4928                 .ops = &rt5677_aif_dai_ops,
4929         },
4930         {
4931                 .name = "rt5677-aif3",
4932                 .id = RT5677_AIF3,
4933                 .playback = {
4934                         .stream_name = "AIF3 Playback",
4935                         .channels_min = 1,
4936                         .channels_max = 2,
4937                         .rates = RT5677_STEREO_RATES,
4938                         .formats = RT5677_FORMATS,
4939                 },
4940                 .capture = {
4941                         .stream_name = "AIF3 Capture",
4942                         .channels_min = 1,
4943                         .channels_max = 2,
4944                         .rates = RT5677_STEREO_RATES,
4945                         .formats = RT5677_FORMATS,
4946                 },
4947                 .ops = &rt5677_aif_dai_ops,
4948         },
4949         {
4950                 .name = "rt5677-aif4",
4951                 .id = RT5677_AIF4,
4952                 .playback = {
4953                         .stream_name = "AIF4 Playback",
4954                         .channels_min = 1,
4955                         .channels_max = 2,
4956                         .rates = RT5677_STEREO_RATES,
4957                         .formats = RT5677_FORMATS,
4958                 },
4959                 .capture = {
4960                         .stream_name = "AIF4 Capture",
4961                         .channels_min = 1,
4962                         .channels_max = 2,
4963                         .rates = RT5677_STEREO_RATES,
4964                         .formats = RT5677_FORMATS,
4965                 },
4966                 .ops = &rt5677_aif_dai_ops,
4967         },
4968         {
4969                 .name = "rt5677-slimbus",
4970                 .id = RT5677_AIF5,
4971                 .playback = {
4972                         .stream_name = "SLIMBus Playback",
4973                         .channels_min = 1,
4974                         .channels_max = 2,
4975                         .rates = RT5677_STEREO_RATES,
4976                         .formats = RT5677_FORMATS,
4977                 },
4978                 .capture = {
4979                         .stream_name = "SLIMBus Capture",
4980                         .channels_min = 1,
4981                         .channels_max = 2,
4982                         .rates = RT5677_STEREO_RATES,
4983                         .formats = RT5677_FORMATS,
4984                 },
4985                 .ops = &rt5677_aif_dai_ops,
4986         },
4987 };
4988
4989 static struct snd_soc_codec_driver soc_codec_dev_rt5677 = {
4990         .probe = rt5677_probe,
4991         .remove = rt5677_remove,
4992         .suspend = rt5677_suspend,
4993         .resume = rt5677_resume,
4994         .set_bias_level = rt5677_set_bias_level,
4995         .idle_bias_off = true,
4996         .controls = rt5677_snd_controls,
4997         .num_controls = ARRAY_SIZE(rt5677_snd_controls),
4998         .dapm_widgets = rt5677_dapm_widgets,
4999         .num_dapm_widgets = ARRAY_SIZE(rt5677_dapm_widgets),
5000         .dapm_routes = rt5677_dapm_routes,
5001         .num_dapm_routes = ARRAY_SIZE(rt5677_dapm_routes),
5002 };
5003
5004 static const struct regmap_config rt5677_regmap_physical = {
5005         .name = "physical",
5006         .reg_bits = 8,
5007         .val_bits = 16,
5008
5009         .max_register = RT5677_VENDOR_ID2 + 1 + (ARRAY_SIZE(rt5677_ranges) *
5010                                                 RT5677_PR_SPACING),
5011         .readable_reg = rt5677_readable_register,
5012
5013         .cache_type = REGCACHE_NONE,
5014         .ranges = rt5677_ranges,
5015         .num_ranges = ARRAY_SIZE(rt5677_ranges),
5016 };
5017
5018 static const struct regmap_config rt5677_regmap = {
5019         .reg_bits = 8,
5020         .val_bits = 16,
5021
5022         .max_register = RT5677_VENDOR_ID2 + 1 + (ARRAY_SIZE(rt5677_ranges) *
5023                                                 RT5677_PR_SPACING),
5024
5025         .volatile_reg = rt5677_volatile_register,
5026         .readable_reg = rt5677_readable_register,
5027         .reg_read = rt5677_read,
5028         .reg_write = rt5677_write,
5029
5030         .cache_type = REGCACHE_RBTREE,
5031         .reg_defaults = rt5677_reg,
5032         .num_reg_defaults = ARRAY_SIZE(rt5677_reg),
5033         .ranges = rt5677_ranges,
5034         .num_ranges = ARRAY_SIZE(rt5677_ranges),
5035 };
5036
5037 static const struct i2c_device_id rt5677_i2c_id[] = {
5038         { "rt5677", RT5677 },
5039         { "rt5676", RT5676 },
5040         { }
5041 };
5042 MODULE_DEVICE_TABLE(i2c, rt5677_i2c_id);
5043
5044 static void rt5677_read_device_properties(struct rt5677_priv *rt5677,
5045                 struct device *dev)
5046 {
5047         rt5677->pdata.in1_diff = device_property_read_bool(dev,
5048                         "realtek,in1-differential");
5049         rt5677->pdata.in2_diff = device_property_read_bool(dev,
5050                         "realtek,in2-differential");
5051         rt5677->pdata.lout1_diff = device_property_read_bool(dev,
5052                         "realtek,lout1-differential");
5053         rt5677->pdata.lout2_diff = device_property_read_bool(dev,
5054                         "realtek,lout2-differential");
5055         rt5677->pdata.lout3_diff = device_property_read_bool(dev,
5056                         "realtek,lout3-differential");
5057
5058         device_property_read_u8_array(dev, "realtek,gpio-config",
5059                         rt5677->pdata.gpio_config, RT5677_GPIO_NUM);
5060
5061         device_property_read_u32(dev, "realtek,jd1-gpio",
5062                         &rt5677->pdata.jd1_gpio);
5063         device_property_read_u32(dev, "realtek,jd2-gpio",
5064                         &rt5677->pdata.jd2_gpio);
5065         device_property_read_u32(dev, "realtek,jd3-gpio",
5066                         &rt5677->pdata.jd3_gpio);
5067 }
5068
5069 static struct regmap_irq rt5677_irqs[] = {
5070         [RT5677_IRQ_JD1] = {
5071                 .reg_offset = 0,
5072                 .mask = RT5677_EN_IRQ_GPIO_JD1,
5073         },
5074         [RT5677_IRQ_JD2] = {
5075                 .reg_offset = 0,
5076                 .mask = RT5677_EN_IRQ_GPIO_JD2,
5077         },
5078         [RT5677_IRQ_JD3] = {
5079                 .reg_offset = 0,
5080                 .mask = RT5677_EN_IRQ_GPIO_JD3,
5081         },
5082 };
5083
5084 static struct regmap_irq_chip rt5677_irq_chip = {
5085         .name = "rt5677",
5086         .irqs = rt5677_irqs,
5087         .num_irqs = ARRAY_SIZE(rt5677_irqs),
5088
5089         .num_regs = 1,
5090         .status_base = RT5677_IRQ_CTRL1,
5091         .mask_base = RT5677_IRQ_CTRL1,
5092         .mask_invert = 1,
5093 };
5094
5095 static int rt5677_init_irq(struct i2c_client *i2c)
5096 {
5097         int ret;
5098         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
5099
5100         if (!rt5677->pdata.jd1_gpio &&
5101                 !rt5677->pdata.jd2_gpio &&
5102                 !rt5677->pdata.jd3_gpio)
5103                 return 0;
5104
5105         if (!i2c->irq) {
5106                 dev_err(&i2c->dev, "No interrupt specified\n");
5107                 return -EINVAL;
5108         }
5109
5110         ret = regmap_add_irq_chip(rt5677->regmap, i2c->irq,
5111                 IRQF_TRIGGER_RISING | IRQF_TRIGGER_FALLING | IRQF_ONESHOT, 0,
5112                 &rt5677_irq_chip, &rt5677->irq_data);
5113
5114         if (ret != 0) {
5115                 dev_err(&i2c->dev, "Failed to register IRQ chip: %d\n", ret);
5116                 return ret;
5117         }
5118
5119         return 0;
5120 }
5121
5122 static void rt5677_free_irq(struct i2c_client *i2c)
5123 {
5124         struct rt5677_priv *rt5677 = i2c_get_clientdata(i2c);
5125
5126         if (rt5677->irq_data)
5127                 regmap_del_irq_chip(i2c->irq, rt5677->irq_data);
5128 }
5129
5130 static int rt5677_i2c_probe(struct i2c_client *i2c,
5131                     const struct i2c_device_id *id)
5132 {
5133         struct rt5677_platform_data *pdata = dev_get_platdata(&i2c->dev);
5134         struct rt5677_priv *rt5677;
5135         int ret;
5136         unsigned int val;
5137
5138         rt5677 = devm_kzalloc(&i2c->dev, sizeof(struct rt5677_priv),
5139                                 GFP_KERNEL);
5140         if (rt5677 == NULL)
5141                 return -ENOMEM;
5142
5143         i2c_set_clientdata(i2c, rt5677);
5144
5145         rt5677->type = id->driver_data;
5146
5147         if (pdata)
5148                 rt5677->pdata = *pdata;
5149         else
5150                 rt5677_read_device_properties(rt5677, &i2c->dev);
5151
5152         /* pow-ldo2 and reset are optional. The codec pins may be statically
5153          * connected on the board without gpios. If the gpio device property
5154          * isn't specified, devm_gpiod_get_optional returns NULL.
5155          */
5156         rt5677->pow_ldo2 = devm_gpiod_get_optional(&i2c->dev,
5157                         "realtek,pow-ldo2", GPIOD_OUT_HIGH);
5158         if (IS_ERR(rt5677->pow_ldo2)) {
5159                 ret = PTR_ERR(rt5677->pow_ldo2);
5160                 dev_err(&i2c->dev, "Failed to request POW_LDO2: %d\n", ret);
5161                 return ret;
5162         }
5163         rt5677->reset_pin = devm_gpiod_get_optional(&i2c->dev,
5164                         "realtek,reset", GPIOD_OUT_HIGH);
5165         if (IS_ERR(rt5677->reset_pin)) {
5166                 ret = PTR_ERR(rt5677->reset_pin);
5167                 dev_err(&i2c->dev, "Failed to request RESET: %d\n", ret);
5168                 return ret;
5169         }
5170
5171         if (rt5677->pow_ldo2 || rt5677->reset_pin) {
5172                 /* Wait a while until I2C bus becomes available. The datasheet
5173                  * does not specify the exact we should wait but startup
5174                  * sequence mentiones at least a few milliseconds.
5175                  */
5176                 msleep(10);
5177         }
5178
5179         rt5677->regmap_physical = devm_regmap_init_i2c(i2c,
5180                                         &rt5677_regmap_physical);
5181         if (IS_ERR(rt5677->regmap_physical)) {
5182                 ret = PTR_ERR(rt5677->regmap_physical);
5183                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
5184                         ret);
5185                 return ret;
5186         }
5187
5188         rt5677->regmap = devm_regmap_init(&i2c->dev, NULL, i2c, &rt5677_regmap);
5189         if (IS_ERR(rt5677->regmap)) {
5190                 ret = PTR_ERR(rt5677->regmap);
5191                 dev_err(&i2c->dev, "Failed to allocate register map: %d\n",
5192                         ret);
5193                 return ret;
5194         }
5195
5196         regmap_read(rt5677->regmap, RT5677_VENDOR_ID2, &val);
5197         if (val != RT5677_DEVICE_ID) {
5198                 dev_err(&i2c->dev,
5199                         "Device with ID register %#x is not rt5677\n", val);
5200                 return -ENODEV;
5201         }
5202
5203         regmap_write(rt5677->regmap, RT5677_RESET, 0x10ec);
5204
5205         ret = regmap_register_patch(rt5677->regmap, init_list,
5206                                     ARRAY_SIZE(init_list));
5207         if (ret != 0)
5208                 dev_warn(&i2c->dev, "Failed to apply regmap patch: %d\n", ret);
5209
5210         if (rt5677->pdata.in1_diff)
5211                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
5212                                         RT5677_IN_DF1, RT5677_IN_DF1);
5213
5214         if (rt5677->pdata.in2_diff)
5215                 regmap_update_bits(rt5677->regmap, RT5677_IN1,
5216                                         RT5677_IN_DF2, RT5677_IN_DF2);
5217
5218         if (rt5677->pdata.lout1_diff)
5219                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
5220                                         RT5677_LOUT1_L_DF, RT5677_LOUT1_L_DF);
5221
5222         if (rt5677->pdata.lout2_diff)
5223                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
5224                                         RT5677_LOUT2_L_DF, RT5677_LOUT2_L_DF);
5225
5226         if (rt5677->pdata.lout3_diff)
5227                 regmap_update_bits(rt5677->regmap, RT5677_LOUT1,
5228                                         RT5677_LOUT3_L_DF, RT5677_LOUT3_L_DF);
5229
5230         if (rt5677->pdata.dmic2_clk_pin == RT5677_DMIC_CLK2) {
5231                 regmap_update_bits(rt5677->regmap, RT5677_GEN_CTRL2,
5232                                         RT5677_GPIO5_FUNC_MASK,
5233                                         RT5677_GPIO5_FUNC_DMIC);
5234                 regmap_update_bits(rt5677->regmap, RT5677_GPIO_CTRL2,
5235                                         RT5677_GPIO5_DIR_MASK,
5236                                         RT5677_GPIO5_DIR_OUT);
5237         }
5238
5239         if (rt5677->pdata.micbias1_vdd_3v3)
5240                 regmap_update_bits(rt5677->regmap, RT5677_MICBIAS,
5241                         RT5677_MICBIAS1_CTRL_VDD_MASK,
5242                         RT5677_MICBIAS1_CTRL_VDD_3_3V);
5243
5244         rt5677_init_gpio(i2c);
5245         rt5677_init_irq(i2c);
5246
5247         return snd_soc_register_codec(&i2c->dev, &soc_codec_dev_rt5677,
5248                                       rt5677_dai, ARRAY_SIZE(rt5677_dai));
5249 }
5250
5251 static int rt5677_i2c_remove(struct i2c_client *i2c)
5252 {
5253         snd_soc_unregister_codec(&i2c->dev);
5254         rt5677_free_irq(i2c);
5255         rt5677_free_gpio(i2c);
5256
5257         return 0;
5258 }
5259
5260 static struct i2c_driver rt5677_i2c_driver = {
5261         .driver = {
5262                 .name = "rt5677",
5263         },
5264         .probe = rt5677_i2c_probe,
5265         .remove   = rt5677_i2c_remove,
5266         .id_table = rt5677_i2c_id,
5267 };
5268 module_i2c_driver(rt5677_i2c_driver);
5269
5270 MODULE_DESCRIPTION("ASoC RT5677 driver");
5271 MODULE_AUTHOR("Oder Chiou <oder_chiou@realtek.com>");
5272 MODULE_LICENSE("GPL v2");